半導體結構及其形成方法
【專利摘要】一種半導體結構及其形成方法，所述半導體結構的形成方法包括：提供第一基底，在所述第一基底表面形成第一焊墊；在所述第一焊墊側壁表面形成第一側墻；提供第二基底，在所述第二基底表面形成第二焊墊；在所述第二焊墊側壁表面形成第二側墻；在第二焊墊表面形成第三焊墊；將第二基底與第一基底進行鍵合，使第一焊墊、第三焊墊和第二焊墊形成共晶鍵合。上述方法可以提高形成的半導體結構的性能。
【專利說明】
半導體結構及其形成方法
技術領域
[0001] 本發(fā)明涉及半導體技術領域，特別涉及一種半導體結構及其形成方法。
【背景技術】
[0002] 微機電系統(tǒng)（micro-electron-mechanical system，MEMS)作為起源于上世紀 90 年代的跨學科的先進制造技術，廣泛應用于改善人們生活質量、提高人們生活水平和增強 國力。微機電系統(tǒng)是利用半導體集成電路的微細加工技術，將傳感器、制動器、控制電路等 集成在微小芯片上的技術，也被稱為微納米技術。目前，在通信、汽車、光學、生物等領域獲 得了廣泛的應用。
[0003] 許多MEMS器件需要在真空環(huán)境下工作，以減少空氣阻力，因此引入了鍵合工藝， 在MEMS器件上形成蓋板，將MEMS器件置于蓋板與襯底形成的密閉空腔內?，F(xiàn)有技術中， 對MEMS器件進行封裝通常采用溫度較低的共晶鍵合（Eutectic bonding)工藝，例如 Al-Ge-Al工藝。但是由于金屬具有較高的延展的性，在進行鍵合的過程中，A1容易向兩側 發(fā)生延展。
[0004] 請參考圖1，為了避免A1在金屬鍵合過程中的延展現(xiàn)象，可以在基底10上形成具 有凹槽的鈍化層11，然后在凹槽內形成A1焊墊12,將蓋板20上的Ge焊墊21做成凸起形 狀，然后進行Al-Ge鍵合。由于凹槽兩側的鈍化層11對A1焊墊12有限制作用，從而能夠 控制A1焊墊12在鍵合過程中的延展現(xiàn)象。
[0005] 但是，現(xiàn)有技術為了降低工藝成本，往往直接在基底表面形成A1焊墊，從而使得 在Al-Ge鍵合過程中，A1發(fā)生延展，導致鍵合面的連接性能下降，從而影響鍵合的性能。

【發(fā)明內容】

[0006] 本發(fā)明解決的問題是提供一種半導體結構及其形成方法，提高所述半導體結構的 性能。
[0007] 為解決上述問題，本發(fā)明提供一種半導體結構的形成方法，包括：提供第一基底， 在所述第一基底表面形成第一焊墊；在所述第一焊墊側壁表面形成第一側墻；提供第二基 底，在所述第二基底表面形成第二焊墊；在所述第二焊墊側壁表面形成第二側墻；在第二 焊墊表面形成第三焊墊；將第二基底與第一基底進行鍵合，使第一焊墊、第三焊墊和第二焊 墊形成共晶鍵合。
[0008] 可選的，所述第三焊墊的面積小于第一焊墊、第二焊墊的面積。
[0009] 可選的，所述第三焊墊的面積為第一焊墊面積的60%~70% ;所述第三焊墊的面 積為第二焊墊面積的60%~70%。
[0010] 可選的，所述第三焊墊的體積與第一焊墊、第二焊墊總體積的比小于40%。
[0011] 可選的，所述第一側墻的形成方法包括：在所述第一基底和第一焊墊表面形成第 一側墻材料層之后，采用無掩膜刻蝕工藝去除位于第一基底表面和第一焊墊頂部表面的第 一側墻材料層，形成覆蓋第一焊墊側壁表面的第一側墻。
[0012] 可選的，所述第一側墻的材料為鍺、硅、錫、銦、氧化硅、氮化硅、氮氧化硅或無定形 碳。
[0013] 可選的，所述第一側墻的厚度為4000 /\~60()0 A,,
[0014] 可選的，同時形成所述第二側墻和第三焊墊。
[0015] 可選的，形成所述第二側墻和第三焊墊的方法包括：在所述第二基底和第二焊墊 表面形成第二側墻材料層；在位于第二焊墊頂部的第二側墻材料層表面形成掩膜層；以所 述掩膜層為掩膜，刻蝕第二側墻材料層，形成位于第二焊墊側壁表面的第二側墻以及位于 第二焊墊表面的第三焊墊，然后去除所述掩膜層。
[0016] 可選的，所述第二側墻材料層的材料為鍺、硅、錫或銦。
[0017] 可選的，所述第二側墻的厚度為4000羞~6000 第三焊墊的厚度為4000 A~6000 A。
[0018] 可選的，所述第一焊墊的材料為鋁、金、銅或銀，第二焊墊的材料為鋁、金、銅或銀。
[0019] 可選的，第一焊墊的厚度為10000 A~140000 A,第二焊墊的厚度為10000 A ~14()()()0 A。
[0020] 可選的，采用干法刻蝕工藝刻蝕所述第一側墻材料層。
[0021] 可選的，采用干法刻蝕工藝刻蝕所述第二側墻材料層。
[0022] 可選的，所述干法刻蝕工藝采用的刻蝕氣體包括：SF6、02和C 4FS，其中，SF6的流量 為 60sccm ~lOOsccm，02的流量為 200sccm ~400sccm，C 4F8的流量為 700sccm ~1 lOOsccm， 源功率為1000W~1500W，偏置功率為60W~100W，溫度為5°C~15°C，壓強為60mtorr~ 100mtorr〇
[0023] 可選的，所述第一焊墊的形成方法包括：在所述第一基底表面形成第一焊墊材料 層；在所述第一焊墊材料層表面形成第一圖形化掩膜層，所述第一圖形化掩膜層覆蓋部分 第一焊墊材料層表面；以所述第一圖形化掩膜層為掩膜，刻蝕所述第一焊墊材料層，形成第 一焊墊。
[0024] 可選的，所述第二焊墊的形成方法包括：在所述第二基底表面形成第二焊墊材料 層；在所述第二焊墊材料層表面形成第二圖形化掩膜層，所述圖形化掩膜層覆蓋部分第二 焊墊材料層表面；以所述第二圖形化掩膜層為掩膜，刻蝕所述第二焊墊材料層，形成第二焊 墊。
[0025] 可選的，鍵合過程的溫度為420°C~440°C，壓強為20千牛頓~30千牛頓。
[0026] 為解決上述問題，本發(fā)明的技術方案還提供一種采用上述方法形成的半導體結 構，包括：第一基底，所述第一基底表面具有第一焊墊；位于所述第一焊墊側壁表面的第一 側墻；第二基底，所述第二基底表面具有第二焊墊；位于所述第二焊墊側壁表面的第二側 墻；位于所述第二焊墊表面的第三焊墊；所述第一焊墊、第三焊墊和第二焊墊之間構成共 晶鍵合。
[0027] 與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：
[0028] 本發(fā)明的半導體結構的形成方法中，在第一基底上形成第一焊墊、位于第一焊墊 側壁表面的第一側墻；在第二基底形成第二焊墊、位于第二焊墊側壁表面的第二側墻以及 位于第二焊墊表面的第三焊墊；然后將第二基底與第一基底進行鍵合，使第一焊墊、第三焊 墊和第二焊墊形成共晶鍵合。所述第一側墻和第二側墻可以在鍵合過程中，避免所述第一 焊墊和第二焊墊向外側發(fā)生橫向延展，使得所述第一焊墊和第二焊墊的形貌不發(fā)生變化， 從而使形成的鍵合面的電阻得到控制。
[0029] 進一步的，第一側墻和第二側墻厚度為4000 A~6000 A,所述第一側墻和第二 側墻具有足夠的厚度和強度，在進行鍵合的過程中，能夠對第一焊墊和第二焊墊側壁進行 保護，并阻擋所述第一焊墊和第二焊墊在水平方向發(fā)生延展。
[0030] 進一步的，在對第一側墻材料層、第二側墻材料層進行刻蝕形成第一側墻和第二 側墻的過程中，采用的干法刻蝕工藝的刻蝕氣體不含有Cl 2，所以在刻蝕過程中不會對第一 焊墊、第二焊墊造成腐蝕，從而避免影響后續(xù)鍵合的質量。
[0031] 進一步的，所述第三焊墊的面積小于第二焊墊、第一焊墊的面積，使得在鍵合過程 中，未被第三焊墊覆蓋的部分第二焊墊可以與第一焊墊直接接觸，形成低電阻的金屬連接， 即便所述第三焊墊未被完全消耗，也能保證形成的鍵合面具有較低的電阻。具體的，所述第 三焊墊的面積可以為第二焊墊、第一焊墊面積的60 %~70%。
[0032] 進一步的，若要求后續(xù)鍵合過程形成低阻的電性連接，所述第三焊墊的面積和厚 度不能過小，如果所述第三焊墊的面積和厚度過小，在焊接過程中，不能形成有效的共晶鍵 合，會導致鍵合的連接不可靠；所述第三焊墊的面積和厚度也不能過大，如果所述第三焊墊 的面積和厚度過大，容易導致第三焊墊204在鍵合過程中沒有完全消耗，而第三焊墊本身 的電阻較大，會影響形成的鍵合面的電阻。在本發(fā)明的一個實施例中，所述第三焊墊的體積 與第一焊墊、第二焊墊總體積的比小于40%，可以確保所述第三焊墊在后續(xù)的鍵合過程中 能夠被完全消耗，從而形成低阻連接。
[0033] 本發(fā)明的技術方案的半導體結構包括：第一基底，位于第一基底表面的第一焊墊， 第一焊墊側壁表面的第一側墻；第二基底，位于第二基底表面的第二焊墊，第二焊墊側壁表 面的第二側墻，第二焊墊表面的第三焊墊；所述第一焊墊、第三焊墊和第二焊墊之間構成共 晶鍵合。所述第一側墻、第二側墻分別保護所述第一焊墊、第二焊墊的側壁，并且，限制所述 第一焊墊、第二焊墊向水平方向發(fā)生橫向延展，從而能夠較好的控制形成的鍵合面的形貌， 對鍵合面的電阻進行較為準確的控制。
[0034] 進一步的，所述第三焊墊的面積小于第二焊墊、第一焊墊的面積，具體的，可以為 第二焊墊、第一焊墊面積的60 %~70 %，使得鍵合后第一焊墊和第二焊墊可以直接接觸， 形成電性連接。
【附圖說明】
[0035] 圖1為本發(fā)明的現(xiàn)有技術鍵合過程的結構示意圖；
[0036] 圖2為MEMS加速度傳感器的封裝結構示意圖；
[0037] 圖3至圖10為本發(fā)明的實施例的半導體結構的形成過程的結構示意圖；
[0038] 圖11為鋁鍺共晶鍵合過程中的晶相成分變化示意圖。
【具體實施方式】
[0039] 如現(xiàn)有技術中所述，現(xiàn)有的鍵合工藝的鍵合性能較差。
[0040] 請參考圖2,為一個MEMS加速度傳感器的封裝結構示意圖，其中所述封裝工藝采 用的是Al-Ge-Al的共晶鍵合工藝，所述鍵合面為圖2中虛線圈出部分，包括第一鋁焊墊31、 鍺焊墊32和第二鋁焊墊33。
[0041] 請參考圖3,為圖2中虛線圈出部分的放大示意圖。形成所述封裝鍵合面的方法 包括：在第一基底30a表面形成第一鋁焊墊31 ;在第二基底30b表面形成第二鋁焊墊33和 位于所述第二鋁焊墊33表面的鍺焊墊32,然后進行鍵合。在壓力和高溫作用下，鍺焊墊32 與兩側的第一鋁焊墊31、第二鋁焊墊33形成AlGe共晶合金。為了形成低電阻的電性連接， 通常需要在鍵合過程中，將Ge完全消耗形成AlGe合金。但是由于在圖3的鍵合過程中，所 述第一鋁焊墊31、和第二鋁焊墊33容易向兩側延展，使得鍺焊墊32兩側的第一鋁焊墊31、 和第二鋁焊墊33的厚度下降，導致無法將鍺焊墊32完全消耗，從而使得最終形成的鍵合面 的電阻較高。
[0042] 本發(fā)明的實施例中，提供一種半導體結構的形成方法，在所述第一基底表面形成 第一焊墊；在所述第一焊墊側壁表面形成第一側墻；提供第二基底，在所述第二基底表面 形成第二焊墊；在所述第二焊墊側壁表面形成第二側墻；在第二焊墊表面形成第三焊墊； 將第二基底與第一基底進行鍵合，使第一焊墊、第三焊墊和第二焊墊形成共晶鍵合。所述 第一側墻和第二側墻可以在鍵合過程中，避免所述第一焊墊和第二焊墊向外側發(fā)生橫向延 展，使形成的鍵合面的電阻得到控制。
[0043] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明 的具體實施例做詳細的說明。
[0044] 請參考圖4,提供第一基底100,在所述第一基底100表面形成第一焊墊101。
[0045] 所述第一基底100為半導體襯底，所述第一基底100的材料包括硅、鍺、鍺化硅、砷 化鎵等半導體材料，所述基底100可以是體材料也可以是復合結構如絕緣體上硅。本領域 的技術人員可以根據(jù)第一基底100上形成的半導體器件選擇所述第一基底100的類型，因 此所述第一基底100的類型不應限制本發(fā)明的保護范圍。
[0046] 在本發(fā)明的其他實施例中，所述第一基底100包括半導體襯底和位于半導體襯底 上的器件層。所述半導體襯底和器件層內可以形成有半導體器件，金屬互連結構等，所述半 導體器件可以是晶體管、MEMS傳感器、電容等。
[0047] 在所述第一基底100的待鍵合面形成第一焊墊101。具體的，所述第一焊墊101的 形成方法包括：在所述第一基底100表面形成第一焊墊材料層；在所述第一焊墊材料層表 面形成第一圖形化掩膜層，所述第一圖形化掩膜層覆蓋部分第一焊墊材料層表面；以所述 第一圖形化掩膜層為掩膜，刻蝕所述第一焊墊材料層，形成第一焊墊101。本實施例中，以形 成兩個第一焊墊101作為示例。在本發(fā)明的其他實施例中，可以根據(jù)實際封裝需要，在所述 第一基底100表面形成若干第一焊墊101。
[0048] 所述第一焊墊101的材料為鋁、金、銅或銀。所述第一焊墊101的材料為金屬，具 有較好的延展性?？梢圆捎梦锢沓练e工藝形成所述第一焊墊材料層，所述物理沉積工藝可 以是濺射工藝、蒸鍍工藝或電鍍工藝。本實施例中，所述第一焊墊101的材料為鋁，采用濺 射工藝形成導電第一焊墊材料層，具體的，在濺射過程中，采用的濺射靶材為純Al，Ar作為 濺射氣體，沉積室壓強為8E-3Pa~10E-3Pa，Ar流量為1. 5E-2L/min~3E-2L/min，濺射功 率為200W~300W。可以通過濺射時間調整形成的第一焊墊材料層的厚度。
[0049] 本實施例中，形成的第一焊墊材料層的厚度為10000 A~140000 A,從而刻蝕 所述第一焊墊材料層形成的第一焊墊101的厚度為10000 A~140000 A。
[0050] 請參考圖5,在所述第一基底100和第一焊墊101表面形成第一側墻材料層102。
[0051] 所述第一側墻材料層102的材料為鍺、硅、錫、銦、氧化硅、氮化硅、氮氧化硅或無 定形碳等材料，所述第一側墻材料層102的材料與第一焊墊101的材料不同。
[0052] 本實施例中，所述第一側墻材料層102的材料為鍺，采用化學氣相沉積工藝形成 所述第一側墻材料層102,所述化學氣相沉積工藝采用的沉積氣體包括GeHdP Η 2,6通4的流 量為200sccm~lOOOsccm，氏的流量為200sccm~lOOOsccm，沉積溫度為600°C~900°C。
[0053] 所述第一側墻材料層102的厚度為4000 A~6000 A,使得后續(xù)在第一焊墊101 側壁表面形成的第一側墻具有足夠的厚度和強度，在進行鍵合的過程中，能夠對第一焊墊 101側壁進行保護，并阻擋所述第一焊墊101在水平方向發(fā)生延展。
[0054] 請參考圖6,在所述第一焊墊101側壁表面形成第一側墻103。
[0055] 所述第一側墻103的形成方法包括：在形成所述第一側墻材料層102 (請參考圖 5)之后，采用無掩膜刻蝕工藝去除位于第一基底100表面和第一焊墊101頂部表面的第一 側墻材料層102,形成覆蓋第一焊墊101側壁表面的第一側墻103。所述無掩膜刻蝕工藝為 干法刻蝕工藝，沿垂直于第一基底100表面的方向對所述第一側墻材料層102進行刻蝕至 第一基底100表面以及第一焊墊101的表面。
[0056] 本實施例中，采用干法刻蝕工藝進行上述無掩膜刻蝕，所述干法刻蝕工藝采用的 刻蝕氣體包括：SF 6、0jP C4FS，其中，流量為60sccm~lOOsccm，02的流量為200sccm~ 400sccm，C 4FS的流量為700sccm~1 lOOsccm，源功率為1000W~1500W，偏置功率為60W~ 100W，溫度為5°C~15°C，壓強為60mtor;r~lOOmtorr。所述刻蝕氣體對于第一側墻材料層 102具有較高的刻蝕選擇性。本實施例中，所述第一側墻材料層102的材料為鍺，而現(xiàn)有的 刻蝕工藝中，經(jīng)常采用含有(：1 2的刻蝕氣體對鍺進行干法刻蝕，但是C12對于金屬材料也具 有較高的腐蝕性。而本實施例中，所述干法刻蝕工藝采用的刻蝕氣體不含有Cl 2，所以在刻 蝕過程中不會對第一焊墊101造成腐蝕，從而避免影響后續(xù)鍵合的質量。
[0057] 在本發(fā)明的其他實施例中，還可以根據(jù)所述第一側墻材料層102的材料，選擇其 他不含Cl 2的刻蝕氣體。
[0058] 所述第一側墻103的厚度由最初的第一側墻材料層102的厚度決定，本實施例中， 所述第一側墻103的厚度為4000人~6000A,使得所述第一側墻103具有足夠的厚度和強 度，在進行鍵合的過程中，能夠對第一焊墊101側壁進行保護，并阻擋所述第一焊墊101在 水平方向發(fā)生延展。
[0059] 請參考圖7,提供第二基底200,在所述第二基底200表面形成第二焊墊201。
[0060] 所述第二基底200為半導體襯底，所述第二基底200的材料包括硅、鍺、鍺化硅、砷 化鎵等半導體材料，所述第二基底200可以是體材料也可以是復合結構如絕緣體上硅。本 領域的技術人員可以根據(jù)第二基底200上形成的半導體器件選擇所述第二基底200的類 型，因此所述第二基底200的類型不應限制本發(fā)明的保護范圍。
[0061] 在本發(fā)明的其他實施例中，所述第二基底200包括半導體襯底和位于半導體襯底 上的器件層。所述半導體襯底和器件層內可以形成有半導體器件，金屬互連結構等，所述半 導體器件可以是晶體管、MEMS傳感器、電容等。
[0062] 本實施例中，所述第二焊墊201的形成方法包括：在所述第二基底200表面形成第 二焊墊材料層；在所述第二焊墊材料層表面形成第二圖形化掩膜層，所述圖形化掩膜層覆 蓋部分第二焊墊材料層表面；以所述第二圖形化掩膜層為掩膜，刻蝕所述第二焊墊材料層， 形成第二焊墊201。所述第二焊墊201的數(shù)量與位置與第一焊墊101 (請參考圖6)的數(shù)量 和位置對應，便于后續(xù)進行鍵合。
[0063] 第二焊墊201的材料為鋁、金、銅或銀。本實施例中，所述第二焊墊201的材料與 第一焊墊101的材料相同，為鋁?？梢圆捎门c形成第一焊墊材料層相同的方法形成所述第 二焊墊材料層，在此不作贅述。
[0064] 本實施例中，形成的第二焊墊材料層的厚度為丨0000 A~丨40000 /\"從而刻蝕 所述第二焊墊材料層形成的第二焊墊201的厚度為100?)農(nóng)~1400001
[0065] 請參考圖8,在所述第二基底200和第二焊墊201表面形成第二側墻材料層202。
[0066] 后續(xù)所述第二側墻材料層202部分形成第二側墻，部分形成第三焊墊，用于進行 共晶鍵合。所述第二側墻材料層202的材料需要能夠與第一焊墊101 (請參考圖6)、第二焊 墊201的材料形成共晶合金。所述第二側墻材料層202的材料為鍺、硅、錫或銦。本實施例 中，所述第二材料層202的材料為鍺，后續(xù)在鍵合過程中，與第一焊墊101、第二焊墊201的 材料形成錯鍺合金。
[0067] 本實施例中，所述第二側墻材料層202的材料為鍺，采用化學氣相沉積工藝形成 所述第二側墻材料層202,所述化學氣相沉積工藝采用的沉積氣體包括GeHjP Η 2,6通4的流 量為200sccm~lOOOsccm，氏的流量為200sccm~lOOOsccm，沉積溫度為600°C~900°C。
[0068] 所述第二側墻材料層202的厚度為4000 A~6000 使得后續(xù)在第二焊墊201 側壁表面形成的第二側墻具有足夠的厚度和強度，在進行鍵合的過程中，能夠對第二焊墊 201側壁進行保護，并阻擋所述第二焊墊201在水平方向發(fā)生延展。
[0069] 并且所述第二側墻材料層202后續(xù)還用于形成第三焊墊，所述第三焊墊的厚度與 所述第二側墻材料層202的厚度一致。
[0070] 請參考圖9,.在所述第二焊墊201側壁表面形成第二側墻203,在第二焊墊201表 面形成第三焊墊204。
[0071] 本實施例中，同時形成所述第二側墻203和第三焊墊204。具體的，同時形成所 述第二側墻203和第三焊墊204的方法包括：在位于第二焊墊201頂部的第二側墻材料層 202(請參考圖8)表面形成掩膜層；以所述掩膜層為掩膜，刻蝕第二側墻材料層202,形成位 于第二焊墊201側壁表面的第二側墻203以及位于第二焊墊201表面的第三焊墊204,然后 去除所述掩膜層。
[0072] 采用干法刻蝕工藝刻蝕所述第二側墻材料層202,所述干法刻蝕工藝采用的刻蝕 氣體包括：SF 6、02和C4FS，其中，SF6的流量為60sccm~lOOsccm，0 2的流量為200sccm~ 400sccm，C4FS的流量為700sccm~1 lOOsccm，源功率為1000W~1500W，偏置功率為60W~ 100W，溫度為5°C~15°C，壓強為60mtor;r~lOOmtorr。所述刻蝕氣體對于第二側墻材料層 202具有較高的刻蝕選擇性。所述干法刻蝕工藝采用的刻蝕氣體不含有Cl 2，所以在刻蝕過 程中不會對第二焊墊201造成腐蝕，從而避免影響后續(xù)鍵合的質量。
[0073] 所述第二側墻203以及第三焊墊204的厚度由最初形成的第二側墻材料層202的 厚度決定，本實施例中，所述第二側墻203的厚度為4000 ~6000 A，第三焊墊204的厚 度為4000 A~6000人。所述第二側墻203具有足夠的厚度和強度，在進行鍵合的過程中， 能夠對第二焊墊201側壁進行保護，并阻擋所述第二焊墊201在水平方向發(fā)生延展。
[0074] 在本發(fā)明的其他實施例中，也可以分別形成所述第二側墻203和第三焊墊204。此 時，所述第二側墻203可以采用與第一側墻103相同的方法形成，所述第二側墻203的材料 可以是鍺、娃、錫、銦、氧化娃、氮化娃、氮氧化娃或無定形碳等材料。而所述第三焊墊204的 材料為鍺、硅、錫或銦等。
[0075] 為了避免所述第三焊墊204在鍵合過程中不能完全被消耗掉，而導致鍵合面電阻 較大，本實施例中，所述第三焊墊204的面積小于第二焊墊201、第一焊墊101的面積，使得 在鍵合過程中，未被第三焊墊204覆蓋的部分第二焊墊201可以與第一焊墊101直接接觸， 形成低電阻的金屬連接，即便所述第三焊墊204未被完全消耗，也能保證形成的鍵合面具 有較低的電阻。具體的，本實施例中，所述第三焊墊204的面積為第二焊墊201、第一焊墊 101面積的60%~70%。
[0076] 在本發(fā)明的實施例中，若要求后續(xù)鍵合過程形成低阻的電性連接，所述第三焊墊 204的面積和厚度不能過小，如果所述第三焊墊204的面積和厚度過小，在焊接過程中，不 能形成有效的共晶鍵合，會導致鍵合的連接不可靠；所述第三焊墊204的面積和厚度也不 能過大，如果所述第三焊墊204的面積和厚度過大，容易導致第三焊墊204在鍵合過程中沒 有完全消耗，而第三焊墊本身的電阻較大，會影響形成的鍵合面的電阻。在本發(fā)明的一個實 施例中，所述第三焊墊204的體積與第一焊墊101、第二焊墊201總體積的比小于40%，可 以確保所述第三焊墊204在后續(xù)的鍵合過程中能夠被完全消耗，從而形成低阻連接。
[0077] 請參考圖10,將第二基底200與第一基底100進行鍵合，使第一焊墊101、第三焊 墊204 (請參考圖9)和第二焊墊201形成共晶鍵合。
[0078] 本實施例中，所述第一焊墊101、第二焊墊201的參考為A1，第三焊墊204的材料 為Ge，所述共晶鍵合過程中，采用的鍵合溫度為420°C~440°C，壓力為20千牛頓~30千牛 頓。本實施例中，所述第三焊墊203被完全消耗，與第一焊墊101、第二焊墊201形成鋁鍺共 晶合金204a。請參考圖11，為鋁鍺共晶鍵合過程中的晶相成分變化示意圖。
[0079] 在本發(fā)明的其他實施例中，第一焊墊101、第二焊墊201以及第三焊墊204可以選 擇其他的材料，形成不同的共晶合金。例如，還可以形成Au-1 η、Cu-Sn、Au-Sn、Au-Ge、Au-S i 或Al-Si等其他共晶合金。
[0080] 在本發(fā)明的其他實施例中，在鍵合過程中，所述第三焊墊204也可以未被完全消 耗，使得所述第一焊墊101和第二焊墊201之間仍具有部分厚度的第三焊墊材料，雖然所述 第三焊墊材料的電阻較高，但是由于所述第三焊墊204的面積小于第一焊墊101和第二焊 墊201的面積，使得鍵合后第一焊墊101和第二焊墊201可以直接接觸，形成電性連接。所 以，即便所述第三焊墊204在鍵合過程中沒有被完全消耗，所述也能夠確保所述第一焊墊 101與第二焊墊201之間形成電性連接。
[0081] 在鍵合過程中，所述第一側墻103、第二側墻203分別保護所述第一焊墊101、第二 焊墊201的側壁，并且，限制所述第一焊墊101、第二焊墊201向水平方向發(fā)生橫向延展，從 而使得與第三焊墊204 (請參考圖9)兩側接觸的第一焊墊101和第二焊墊201的厚度和面 積不會發(fā)生變化，從而能夠較好的控制形成的共晶合金204a的組分比例，從而能夠對鍵合 后的電阻進行較為準確的控制。
[0082] 本發(fā)明的實施例中，還提供一種采用上述方法形成的半導體結構。
[0083] 請參考圖10,所述半導體結構包括：第一基底100,所述第一基底100表面具有第 一焊墊101 ;位于所述第一焊墊101側壁表面的第一側墻103 ;第二基底200,所述第二基底 200表面具有第二焊墊201 ;位于所述第二焊墊201側壁表面的第二側墻203 ;位于所述第 二焊墊201表面的第三焊墊204a ;所述第一焊墊101、第三焊墊204a和第二焊墊201之間 構成共晶鍵合。
[0084] 所述第一基底100為半導體襯底，所述第一基底100的材料包括硅、鍺、鍺化硅、砷 化鎵等半導體材料，所述基底100可以是體材料也可以是復合結構如絕緣體上硅。本領域 的技術人員可以根據(jù)第一基底100上形成的半導體器件選擇所述第一基底100的類型，因 此所述第一基底100的類型不應限制本發(fā)明的保護范圍。
[0085] 在本發(fā)明的其他實施例中，所述第一基底100包括半導體襯底和位于半導體襯底 上的器件層。所述半導體襯底和器件層內可以形成有半導體器件，金屬互連結構等，所述半 導體器件可以是晶體管、MEMS傳感器、電容等。
[0086] 所述第一焊墊101的材料為鋁、金、銅或銀。所述第一焊墊101的材料為金屬， 具有較好的延展性。本實施例中，所述第一焊墊101的材料為鋁，第一焊墊101的厚度為 1Q0QQ A-1400()0 Α〇
[0087] 所述第一側墻103的材料為鍺、硅、錫、銦、氧化硅、氮化硅、氮氧化硅或無定形碳 等材料，所述第一側墻103的材料與第一焊墊101的材料不同。本實施例中，所述第一側墻 103的材料為鍺，厚度為4000 Α~6000 Α,使得所述第一側墻103具有足夠的厚度和強度， 能夠對第一焊墊101側壁進行保護，并阻擋所述第一焊墊101在水平方向發(fā)生延展。
[0088] 第二焊墊201的材料為鋁、金、銅或銀。本實施例中，所述第二焊墊201的材料與 第一焊墊101的材料相同，為錯，第二焊墊201的厚度為1綱衡人~1400001。
[0089] 所述第二側墻203的材料為鍺、硅、錫或銦。本實施例中，所述第二側墻203的材 料為鍺。所述第二側墻203的厚度為4000 A~6000 A使得第二側墻203具有足夠的厚 度和強度，在阻擋所述第二焊墊201在水平方向發(fā)生延展。
[0090] 本實施例中，所述第三焊墊204a的材料為共晶合金，為鋁鍺共晶合金204a。在 本發(fā)明的其他實施例中，所述第三焊墊204a的材料還可以是Au-In、Cu-Sn、Au-Sn、Au-Ge、 Au-Si或Al-Si等其他共晶合金。
[0091] 在本發(fā)明的其他實施例中，所述第三焊墊204a可以包括單質層以及位于所述單 質層兩側的共晶層。所述單質層的材料為共晶層中的一種元素，可以是鍺、硅、錫或銦。
[0092] 所述第三焊墊204a的面積小于第二焊墊201、第一焊墊101的面積，具體的，可以 為第二焊墊201、第一焊墊101面積的60 %~70%，使得鍵合后第一焊墊101和第二焊墊 201可以直接接觸，形成電性連接。
[0093] 所述第一側墻103、第二側墻203分別保護所述第一焊墊101、第二焊墊201的側 壁，并且，限制所述第一焊墊101、第二焊墊201向水平方向發(fā)生橫向延展，從而能夠較好的 控制形成的鍵合面的形貌，對鍵合面的電阻進行較為準確的控制。
[0094] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本 發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所 限定的范圍為準。
【主權項】
1. 一種半導體結構的形成方法，其特征在于，包括： 提供第一基底，在所述第一基底表面形成第一焊墊； 在所述第一焊墊側壁表面形成第一側墻； 提供第二基底，在所述第二基底表面形成第二焊墊； 在所述第二焊墊側壁表面形成第二側墻； 在第二焊墊表面形成第=焊墊； 將第二基底與第一基底進行鍵合，使第一焊墊、第=焊墊和第二焊墊形成共晶鍵合。2. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第=焊墊的面積 小于第一焊墊、第二焊墊的面積。3. 根據(jù)權利要求2所述的半導體結構的形成方法，其特征在于，所述第=焊墊的面積 為第一焊墊面積的60%~70% ;所述第=焊墊的面積為第二焊墊面積的60%~70%。4. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第=焊墊的體積 與第一焊墊、第二焊墊總體積的比小于40%。5. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第一側墻的形成 方法包括：在所述第一基底和第一焊墊表面形成第一側墻材料層之后，采用無掩膜刻蝕工 藝去除位于第一基底表面和第一焊墊頂部表面的第一側墻材料層，形成覆蓋第一焊墊側壁 表面的第一側墻。6. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第一側墻的材料 為錯、娃、錫、銅、氧化娃、氮化娃、氮氧化娃或無定形碳。7. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第一側墻的厚度 為4000 A~6000 A。8. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，同時形成所述第二側 墻和第=焊墊。9. 根據(jù)權利要求8所述的半導體結構的形成方法，其特征在于，形成所述第二側墻和 第=焊墊的方法包括：在所述第二基底和第二焊墊表面形成第二側墻材料層；在位于第二 焊墊頂部的第二側墻材料層表面形成掩膜層；W所述掩膜層為掩膜，刻蝕第二側墻材料層， 形成位于第二焊墊側壁表面的第二側墻W及位于第二焊墊表面的第=焊墊，然后去除所述 掩膜層。10. 根據(jù)權利要求9所述的半導體結構的形成方法，其特征在于，所述第二側墻材料層 的材料為錯、娃、錫或銅。11. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第二側墻的厚度 為4縱0 A~㈱W畫，第S焊墊的厚度為斗(奶〇 A~6撕0 A。12. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第一焊墊的材料 為侶、金、銅或銀，第二焊墊的材料為侶、金、銅或銀。13. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，第一焊墊的厚度為 10000 A ~]40000 A，第二焊墊的厚度為 10000 A ~140000 A。14. 根據(jù)權利要求5所述的半導體結構的形成方法，其特征在于，采用干法刻蝕工藝刻 蝕所述第一側墻材料層。15. 根據(jù)權利要求9所述的半導體結構的形成方法，其特征在于，采用干法刻蝕工藝刻 蝕所述第二側墻材料層。16. 根據(jù)權利要求14或15所述的半導體結構的形成方法，其特征在于，所述干法刻蝕 工藝采用的刻蝕氣體包括：SFe、〇2和C aFs，其中，SFe的流量為eOsccm~lOOsccm，O 2的流量 為 200sccm ~400sccm，CaFs的流量為 700sccm ~1 lOOsccm，源功率為 1000 W ~1500W，偏置 功率為60W~100W，溫度為5°C~15°C，壓強為eOmtorr~lOOmtorr。17. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第一焊墊的形成 方法包括：在所述第一基底表面形成第一焊墊材料層；在所述第一焊墊材料層表面形成第 一圖形化掩膜層，所述第一圖形化掩膜層覆蓋部分第一焊墊材料層表面；W所述第一圖形 化掩膜層為掩膜，刻蝕所述第一焊墊材料層，形成第一焊墊。18. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，所述第二焊墊的形成 方法包括：在所述第二基底表面形成第二焊墊材料層；在所述第二焊墊材料層表面形成第 二圖形化掩膜層，所述圖形化掩膜層覆蓋部分第二焊墊材料層表面；W所述第二圖形化掩 膜層為掩膜，刻蝕所述第二焊墊材料層，形成第二焊墊。19. 根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，鍵合過程的溫度為 420°C~440°C，壓力為20千牛頓~30千牛頓。20. -種根據(jù)權利要求1至19中任一方法所形成的半導體結構，其特征在于，包括： 第一基底，所述第一基底表面具有第一焊墊； 位于所述第一焊墊側壁表面的第一側墻； 第二基底，所述第二基底表面具有第二焊墊； 位于所述第二焊墊側壁表面的第二側墻； 位于所述第二焊墊表面的第=焊墊； 所述第一焊墊、第=焊墊和第二焊墊之間構成共晶鍵合。
【文檔編號】H01L21/60GK105990165SQ201510053554
【公開日】2016年10月5日
【申請日】2015年2月2日
【發(fā)明人】伏廣才, 宣榮峰
【申請人】中芯國際集成電路制造(上海)有限公司