專利名稱：電流控制電路，led電流控制裝置和發(fā)光裝置的制作方法
技術領域：
本發(fā)明涉及電流控制電路、LED電流控制裝置和發(fā)光裝置，其中 所提供的電流值可以通過切換進行調(diào)整，更具體地，本發(fā)明涉及一種 電流控制電路、LED電流控制裝置和發(fā)光裝置，其中提供與多個設置值 10 的乘積相對應的電流值。
背景技術：
在例如便攜式電話的電子設備中，各種LED (發(fā)光二極管)用作 液晶顯示器(LCD)的背光或用戶界面。除了LED單純發(fā)光之外，LED 15 的發(fā)光強度或閃爍狀態(tài)可以依據(jù)設備的狀態(tài)或由用戶設置而改變。通 常，通過排列三種類型的LED，即"紅"、"綠"和"藍"，并通過調(diào)整 各個發(fā)光強度，實現(xiàn)這種視覺效果。
LED的發(fā)光強度依據(jù)所提供的電流量而改變，因此，為了表示期 望的顏色，需要有用于控制要提供給每一個LED的電流值的電流控制電 20 路。在這方面上，例如日本專利待審公開No, 2002-111786 (專利文獻l) 公開了一種發(fā)光設備，其中通過脈寬調(diào)制(P麗，下文也簡單地表示為 PWM方法)來控制要提供的電流值。
在P麗方法中，具有H (高)和L (低)電平的脈沖信號以每指定 周期而出現(xiàn)，而且僅在脈沖信號為H電平的時段內(nèi)向負載提供電流。因 25 此，H電平時段越長，所提供的電流變得越大。在P麗方法中，改變一 個周期中H電平時段的比率，即占空比，以控制要提供的電流值。
此外，為了展現(xiàn)更好的視覺效果，已經(jīng)提出根據(jù)用戶設置或來自 傳感器的信號，改變發(fā)光強度或整體色調(diào)。例如，日本專利待審公開 No. 2004-205669 (專利文獻2)公開了一種LED控制電路，其中根據(jù)語
30 音的聲壓等級來改變發(fā)光強度。
專利文獻l:日本專利待審公開No. 2002-111786 專利文獻2:日本專利待審公開No. 2004-205669

發(fā)明內(nèi)容
5 本發(fā)明要解決的問題
例如，便攜式電話的液晶顯示屏的亮度設置一般可以由用戶改
變。當把根據(jù)來自傳感器的信號而改變發(fā)光強度的配置添加到該便攜
式電話時，需要根據(jù)由用戶設置的值以及由傳感器信號設置的值而提
供電流。即，需要通過把兩個設置值相乘來確定占空比。此外，如果
10采用根據(jù)來自多個傳感器的信號來改變發(fā)光強度的配置，則需要通過 把與各個傳感器信號相對應的所有設置值相乘，來確定占空比。
在例如便攜式電話的電子設備中，從更簡單的電路配置和更低的 功耗的角度來看，每一個設置值是作為數(shù)字值而應用的，即作為比特 串而應用。因此，多個設置值的相乘需要至少能夠處理形成每一個設 15置值的比特數(shù)之和的乘法器。例如，為了將64級(6比特)的設置值彼 此相乘，需要12比特的乘法器。
因此，當通過把多個設置值相乘而確定占空比時，乘法器和存儲 區(qū)要以多比特來實現(xiàn)，而且電路配置變得復雜。
本發(fā)明旨在解決這些問題，其目的是提供一種電流控制電路、LED 20電流控制裝置和發(fā)光裝置，能夠以簡化的電路結構，提供根據(jù)多個設 置值的乘積的電流值。
解決問題的手段
根據(jù)一個方面，本發(fā)明提供了一種電流控制電路，用于從外 25 部接收多個設置值并提供根據(jù)所述多個設置值的乘積的電流值。根據(jù) 本發(fā)明的所述電流控制電路包括計數(shù)器電路，用于根據(jù)時鐘信號使 計數(shù)值遞增或遞減；多個解碼器電路，分別與所述多個設置值相對應； 組合部分，通過把從所述多個解碼器電路中輸出的多個提供命令相組 合，輸出驅(qū)動命令；以及驅(qū)動部分，通過根據(jù)從所述組合部分接收的 30所述驅(qū)動命令，間歇地驅(qū)動要提供的電流，來調(diào)整電流值；其中所述
多個解碼器電路中的每一個接收相應的設置值和所述計數(shù)值，并在所 述計數(shù)值呈現(xiàn)與所述設置值相對應的值的時段內(nèi)輸出提供命令；以及 所述組合部分從所述多個解碼器電路中的各個解碼器電路接收所述提 供命令，并在從所有的所述多個解碼器電路施加所述提供命令的時段 5 內(nèi)，輸出所述驅(qū)動命令。
優(yōu)選地，所述電流控制電路還向多個負載中的每一個提供電流， 接收針對各個負載而提供的多個設置值，并根據(jù)針對所述負載提供的 設置值的乘積，向每一個負載提供電流值，所述電流控制電路還包括-分別與所述多個負載相對應地設置的多個所述組合部分和多個所述驅(qū) 10 動部分；其中所述多個驅(qū)動部分中的每一個通過間歇地驅(qū)動要提供給
相應負載的電流，來調(diào)整電流值；以及所述多個組合部分中的每一個 通過把從所述多個解碼器電路中輸出的所述提供命令之中、通過接收 定向至與其自身相對應負載之設置值而輸出的提供命令相組合，來產(chǎn) 生驅(qū)動命令，并將所述驅(qū)動命令輸出至相應的驅(qū)動部分。 15 優(yōu)選地，所述多個設置值包括定向至兩個或更多個負載的設置
值，而且所述多個解碼器電路包括接收被定向至所述兩個或更多個
負載的設置值、并向與所述負載相對應的兩個或更多個組合部分輸出 同一個提供命令的解碼器電路。
優(yōu)選地，所述提供命令是重復地呈現(xiàn)高電平和低電平的脈沖信
20號，而且所述組合部分通過接收并獲得多個脈沖信號的邏輯乘積而產(chǎn)
生所述驅(qū)動命令。
優(yōu)選地，所述多個解碼器電路中的每一個根據(jù)其接收的所述設置 值的級數(shù)，使用形成所述計數(shù)值的多個比特中的必需比特數(shù)。
根據(jù)另一方面，本發(fā)明提供了一種LED電流控制裝置，包括電 25源；與所述電源相連的LED;以及與所述電源和所述LED串聯(lián)的電流控 制電路，用于從外部接收多個設置值并提供根據(jù)所述多個設置值的乘
積的電流值。所述電流控制電路包括計數(shù)器電路，用于根據(jù)時鐘信
號使計數(shù)值遞增或遞減；多個解碼器電路，用于接收所述多個設置值 中任意一個和所述計數(shù)值，并在由形成所述計數(shù)值的多個比特之中互 30不相同的一個、兩個或更多個比特表示的值呈現(xiàn)與所述設置值相對應
的值的時段內(nèi)，施加提供命令；組合部分，從所述多個解碼器電路接 收多個所述提供命令，并在從所有的所述多個解碼器電路施加所述提 供命令的時段內(nèi)，輸出驅(qū)動命令；以及驅(qū)動部分，根據(jù)從所述組合部 分接收的所述驅(qū)動命令，通過間歇地驅(qū)動要提供的電流，來調(diào)整電流 5值。
根據(jù)另一方面，本發(fā)明提供了一種電流控制電路，具有在電源電 壓與基準電壓之間與負載電路串聯(lián)連接的驅(qū)動晶體管、以及用于控制 所述驅(qū)動晶體管的導通的驅(qū)動控制電路，并用于通過調(diào)整所述驅(qū)動晶 體管的導通時間來控制流過所述負載電路的電流。其中所述驅(qū)動控制
10 電路具有多個脈沖產(chǎn)生電路，所述脈沖產(chǎn)生電路輸出具有第一占空比 的第一脈沖信號、并以不同于所述第一脈沖信號的周期輸出具有第二 占空比的第二脈沖信號，所述第一脈沖信號和所述第二脈沖信號是從 一個時鐘信號形成的，而且所述驅(qū)動控制電路根據(jù)通過所述第一和第 二脈沖信號的邏輯乘法而獲得的脈沖信號，驅(qū)動所述驅(qū)動晶體管。
15 優(yōu)選地，所述第一和第二脈沖信號的占空比可以基于互不相同的
命令信號而分別設置。
優(yōu)選地，所述多個脈沖產(chǎn)生電路包括 一個計數(shù)器電路，用于對 所述時鐘信號進行計數(shù)；第一解碼器電路，用于使用由所述計數(shù)器電 路產(chǎn)生的多個第一比特輸出，執(zhí)行與第一命令信號的比較；以及第二
20 解碼器電路，用于使用與第一解碼器電路中使用的所述多個第一比特 輸出不同的多個第二比特輸出，執(zhí)行與第二命令信號的比較。
根據(jù)另一方面，本發(fā)明提供了一種發(fā)光裝置，包括負載電路和電 流控制電路。所述負載電路包括顏色互不相同的多個LED元件，而且通 過使用多個驅(qū)動晶體管單獨地控制要流過每一個LED元件的電流。
25
本發(fā)明的效果
根據(jù)本發(fā)明，用于根據(jù)多個設置而產(chǎn)生提供命令的每一個解碼器 電路根據(jù)從相同計數(shù)器電路中輸出的計數(shù)值，產(chǎn)生提供命令。因此， 用于根據(jù)各個設置值而產(chǎn)生多個提供命令的基準產(chǎn)生裝置可以由一個 30計數(shù)器電路實現(xiàn)。此外，基于公共計數(shù)值而產(chǎn)生的提供命令具有彼此
成倍數(shù)的相位。因此，通過在組合部分把提供命令相組合，可以容易 地執(zhí)行把提供命令彼此組合的過程。因此，可以利用簡化的電路配置
來實現(xiàn)用于提供根據(jù)多個設置值的乘積的電流值的電流控制電路、LED 電流控制裝置和發(fā)光裝置。


圖1示出了根據(jù)實施例1的LED電流控制裝置的示意性配置。 圖2是根據(jù)實施例1的多個部分的時序圖。 圖3是根據(jù)實施例1的修改的多個部分的時序圖。 10 圖4示出了根據(jù)實施例2的LED電流控制裝置的示意性配置。 圖5是根據(jù)實施例2的多個部分的時序圖。 圖6示出了根據(jù)實施例3的LED電流控制裝置的示意性配置。 圖7是根據(jù)實施例3的多個部分的時序圖。
15 附圖標記描述
1、 2、 3電路控制裝置
4振蕩部分
6計數(shù)器電路
8電源節(jié)點
10與電路
12低位解碼器
13中位解碼器
14高位解碼器
101、 102、103電流控制電路
LED發(fā)光二極管
R限制電阻器
TR、 TR1、 TR2、 TR3晶體管
具體實施例方式
參考附圖詳細描述本發(fā)明的實施例。在附圖中，相同或相應的部
分由相同的附圖標記來表示，并不再重復對其的描述。 [實施例l]
參考圖l，根據(jù)實施例1的LED電流控制裝置1包括電流控制電路 101、電源節(jié)點8、發(fā)光二極管LED以及限制電阻器R。在電源節(jié)點8與地 5電勢之間，發(fā)光二極管LED、限制電阻器R和電流控制電路IOI串聯(lián)連接。
電流控制電路101接收兩個相互獨立的設置值，并利用根據(jù)這兩個 設置值的乘積的電流值來驅(qū)動發(fā)光二極管LED。電流控制電路101包括 晶體管TR、振蕩部分4、計數(shù)器電路6、低位解碼器12、高位解碼器14 以及與電路IO。
10 晶體管TR插入電源節(jié)點8和地電勢之間，響應于施加到其柵極的脈
沖信號，使電路導通或不導通，并調(diào)整要提供至發(fā)光二極管LED的電流 值。具體地，晶體管TR用作驅(qū)動部分。例如，晶體管TR由麗OS晶體管 來實現(xiàn)。
振蕩部分4以恒定周期產(chǎn)生時鐘脈沖，并將該脈沖輸出至計數(shù)器電
15 路6。
計數(shù)器電路6是遞增計數(shù)器或遞減計數(shù)器，并與從振蕩部分4接收 到的時鐘脈沖同步地使計數(shù)值逐比特地遞增或遞減。計數(shù)器電路6的計 數(shù)值包括低位解碼器12和高位解碼器14所需個數(shù)的比特，并以比特為 單元輸出計數(shù)值。在實施例1中，假定計數(shù)器電路6是遞增計數(shù)器而進 20 行描述的。
低位解碼器12接收從計數(shù)器電路6中輸出的計數(shù)值，把計數(shù)值低位
側的一個、兩個或更多個比特與從外部接收的設置值l進行比較，并依 據(jù)該值是否與設置值1匹配，輸出H電平或L電平的信號，作為提供命令。
高位解碼器14接收從計數(shù)器電路6中輸出的計數(shù)值，把計數(shù)值高位 25 側的一個、兩個或更多個比特與從外部接收的設置值2進行比較，并依 據(jù)該值是否與設置值2匹配，輸出H電平或L電平的信號，作為提供命令。
根據(jù)給定設置值的級數(shù)，確定低位解碼器12和高位解碼器14中所 需的比特數(shù)。作為示例，如果接收64級的設置值，則需要6比特，因為 64二26。
30 與電路10把從低位解碼器12中輸出的信號和從高位解碼器14中輸
出的信號相組合，并向晶體管TR的柵極施加驅(qū)動命令，以控制晶體管 TR的導通或不導通。具體地，與電路10對低位解碼器12與高位解碼器 14中輸出的信號進行邏輯乘法，并僅當?shù)臀唤獯a器12和高位解碼器14 輸出中的信號均為H電平時才輸出H電平信號。 5 例如，發(fā)光二極管LED是用作便攜式電話的用戶界面的LED，其發(fā)
光強度根據(jù)所提供的電流值而改變。
限制電阻器R旨在防止對發(fā)光二極管LED造成損害，并抑制過度涌 入電流。如果使用對過電流具有較高容限的發(fā)光二極管LED，或者如果 設置有其他保護功能，則不一定總是需要設置限制電阻器R。
10 設置值1和2主要作為針對規(guī)定級數(shù)的級值，并表示范圍在0至100%
內(nèi)的占空比。設置值1和2可以由用戶通過便攜式電話的數(shù)字鍵(未示 出)而給出，或響應于來自外部或內(nèi)部傳感器(未示出)的信號而給 出。通常，從外部或內(nèi)部傳感器給出的信號是模擬信號。在這種情況 下，模數(shù)轉換器(ADC)用于把信號轉換為將用作設置值的數(shù)字信號。
15 在下文中，詳細描述電流控制電路101的操作。在實施例1中，假
定設置值1可以在16級(4比特)的范圍內(nèi)設置，而且設置值2可以在64 級(6比特)的范圍內(nèi)設置。因此，計數(shù)器電路6輸出10比特的計數(shù)值。 低位解碼器12確定從計數(shù)器電路6輸出的計數(shù)值的低4比特是否與 設置值l的比特模式相匹配。低位解碼器12僅在該比特與設置值1的比
20特模式相匹配的時段內(nèi)，才輸出H電平，而在其他時段內(nèi)輸出L電平。 將具有16級可設置范圍的設置值1施加到低位解碼器12，因而該解 碼器可以接收"OOOO"、 "0001"、 ... "1111"等16個不同的二元符號模 式。因此，例如當要設置16級中的第二個(占空比為12.5%)時，把上 文提到的16個不同模式中包括的兩個模式(例如二元符號"0000"和
25 "0001")作為設置值1施加到低位解碼器12。
類似地，高位解碼器14確定計數(shù)器電路6輸出的計數(shù)值的高6比特 是否與設置值2的比特模式相匹配。高位解碼器14僅在該比特與設置值 2的比特模式相匹配的時段內(nèi)輸出H電平，而在其他時段內(nèi)輸出L電平。 將具有64級可設置范圍的設置值2施加到高位解碼器14，因而該解
30碼器可以接收"000000"、 "000001"、 ... "111111"等64個不同的二元
符號模式。因此，例如當要設置64級中的第16個(占空比為25%)時， 把上文提到的64個不同模式中包括的16個模式(例如二元符號 "000000"、 "000001"…"001111")作為設置值2施加到高位解碼器 14。把多個模式作為設置值而施加需要較多時間和復雜的處理。因此， 5 可以把具有二元符號"00xxxx"的形式的模式("x"可以是任意值-下文描述中相同)施加到高位解碼器14。
圖2是上述示例中多個部分的時序圖。為了簡明，在圖2中，計數(shù) 值以16進制符號表示，添加標志"h"以至少16進制符號。 圖2 (a)表示從計數(shù)器電路6輸出的計數(shù)值。 10 圖2 (b)表示從計數(shù)器電路6輸出的計數(shù)值的低位比特。
圖2 (c)表示從計數(shù)器電路6輸出的計數(shù)值的高位比特。 圖2 (d)表示從低位解碼器12輸出的信號。 圖2 (e)表示從高位解碼器14輸出的信號。 圖2 (f)表示從與電路10輸出的信號。 15 參考圖2 (a)，從計數(shù)器電路6輸出的計數(shù)值包括10個比特，并以
規(guī)定周期在16進制符號"000h"、 "001h"…、"3FFh"的范圍內(nèi)內(nèi)遞 增地進行計數(shù)。
參考圖2 (b)，以與計數(shù)器電路6輸出的計數(shù)值相同的周期，對低
位比特進行遞增計數(shù)。 20 參考圖2 (c)，以從計數(shù)器電路6輸出的計數(shù)值的16倍的更長周期
對高位比特進行遞增計數(shù)。
參考圖2 (d)，當計數(shù)值的低4比特是"0000"或"0001"時，例 如在"000h"、 "001h"以及"010h"、 "011h"的情況下，低位解碼器 12不考慮高位比特，而輸出H電平。因此，低位解碼器12產(chǎn)生以周期T1
25 產(chǎn)生規(guī)定的占空比。
參考圖2 (e)，當計數(shù)值的高6比特是"00xxxx",例如在"000h"、 "001h"、 ... "0FFh"的情況下，高位解碼器14不考慮低比特而輸出H 電平。因此，高位解碼器14以周期T2產(chǎn)生規(guī)定的占空比。
參考圖2 (f )，與電路10對從低位解碼器12輸出的信號和從高位解 30碼器14輸出的信號執(zhí)行邏輯乘法，并在低位解碼器12和高位解碼器14
均輸出H電平信號的時段內(nèi)，輸出H電平信號。
這里，低位解碼器12和高位解碼器14均基于從計數(shù)器電路6輸出的 計數(shù)值，產(chǎn)生脈沖信號。因此，當將計數(shù)器電路6的計數(shù)值計滿一周 (take a round)的時段(即計數(shù)值從"000h"至"3FFh"的時段) 5看作一個周期時，從低位解碼器12和高位解碼器14輸出的脈沖信號分 別與設置值1和2的占空比相匹配。此外，從高位解碼器14輸出的脈沖 信號的周期是從低位解碼器12輸出的脈沖信號的周期的倍數(shù)，因而脈 沖信號之間沒有周期或相位上的偏差。因此，從與電路10輸出的脈沖 信號的占空比與設置值1的占空比與設置值2的占空比的乘積相匹配。 10 結果，電流控制電路101可以向發(fā)光二極管LED提供根據(jù)設置值1
禾口2的乘積的電流值。
在上文中，描述了設置值1的占空比為12.5%且設置值2的占空比為 25%的示例。然而要注意的是，設置值1和2可以彼此獨立地設置，而且 不論被設置為何值，都能夠施加具有由這些值的乘積所確定的占空比 15 的脈沖信號。
根據(jù)本發(fā)明的實施例l，低位和高位解碼器基于形成了從同一計數(shù) 器電路輸出的計數(shù)值的比特，輸出根據(jù)設置值的脈沖信號。因此，與 根據(jù)彼此獨立的各個設置值產(chǎn)生脈沖信號的方法不同，這里僅需要簡 單地配置一個基準產(chǎn)生裝置。此外，由于根據(jù)公共計數(shù)值而產(chǎn)生的脈 20 沖信號具有一致的周期和匹配的相位，所以可以通過邏輯乘積運算， 容易地將脈沖信號彼此相乘。因此，可以實現(xiàn)利用簡化電路配置來提 供根據(jù)多個設置值的乘積的電流值的電流控制電路、以及包括該電路 的LED電流控制裝置。
此外，根據(jù)本發(fā)明的實施例l，可接收的設置值的級數(shù)是根據(jù)每一 25個解碼器中使用的比特數(shù)來確定的。此外，每一個解碼器中使用的比 特數(shù)是可以任意選擇的，因而可以實現(xiàn)其設計相對地不受到設置值的 級數(shù)約束的LED電流控制裝置。 [實施例l的修改]
可以對低位解碼器12和高位解碼器14進行配置，以使由對象比特 30表示的值轉換為數(shù)值，且將該數(shù)值與設置值進行比較。
在實施例l的修改中，如同實施例l中那樣，設置值l的可設置范圍
是16級(4比特)，而設置值2的可設置范圍是64級(6比特)。計數(shù)器電 路6輸出具有10比特的計數(shù)值。
根據(jù)實施例1的修改的低位解碼器12提取從計數(shù)器電路6接收到的 5計數(shù)值中的低4比特，作為內(nèi)部計數(shù)值。低位解碼器12在內(nèi)部計數(shù)值不 大于設置值1的時段內(nèi)輸出H電平，而在其他時段內(nèi)輸出L電平。
根據(jù)實施例1的修改的高位解碼器14提取從計數(shù)器電路6接收到的 計數(shù)值中的高6比特，作為內(nèi)部計數(shù)值。高位解碼器14在內(nèi)部計數(shù)值不 大于設置值2的時段內(nèi)輸出H電平，而在其他時段內(nèi)輸出L電平。 10 圖3是根據(jù)實施例1的修改的多個部分的時序圖。在圖3中，為了簡
明，以16進制符號表示計數(shù)值，添加標志"h"以指示16進制。
圖3 (a)示出了從計數(shù)器電路6輸出的計數(shù)值。
圖3 (b)示出了低位解碼器12的內(nèi)部計數(shù)值。
圖3 (c)示出了從低位解碼器12輸出的信號。 15 圖3 (d)示出了高位解碼器14的內(nèi)部計數(shù)值。
圖3 (e)示出了從高位解碼器14輸出的信號。
圖3 (f)示出了從與電路10輸出的信號。
參考圖3 (a)，計數(shù)器電路6根據(jù)從振蕩部分4接收到的時鐘脈沖， 以規(guī)定周期逐一地使計數(shù)值遞增。計數(shù)器電路6以規(guī)定周期、按照 20 "000h"、 "001h"、 ... "3FFh"的順序進行重復地遞增計數(shù)。由于計數(shù) 器電路6包括10個比特，所以該周期是振蕩部分4的周期的21。 (1024)倍。
參考圖3 (b)，低位解碼器12提取從計數(shù)器電路6輸出的計數(shù)值的 低4比特，因而低位解碼器12以規(guī)定周期、按照"0h"、 "lh"、…"Fh"
25 的順序重復地進行遞增計數(shù)。
例如，假定要設置16級中的第二個(占空比12.5%)。在該情況下， 給定"lh"作為設置值l。然后，低位解碼器12把設置值1與內(nèi)部計數(shù) 值進行比較，并僅在內(nèi)部計數(shù)值不大于設置值1的時段內(nèi)輸出H電平。 參考圖3 (c)，基于圖3 (b)所示的比較結果，低位解碼器12輸出 30具有占空比12. 5%的脈沖信號。從低位解碼器12輸出的脈沖信號的周期
與內(nèi)部計數(shù)值的周期一致。
參考圖3 (d)，高位解碼器14提取從計數(shù)器電路6輸出的計數(shù)值的 高6比特，因而高位解碼器14以規(guī)定周期、按照"00h"、 "01h"、…"3Fh" 的順序重復地進行遞增計數(shù)。 5 例如，假定要設置64級中的第16個(占空比25%)。在該情況下，
給定"0Fh"作為設置值2。然后，高位解碼器14把設置值2與內(nèi)部計數(shù) 值進行比較，并僅在內(nèi)部計數(shù)值不大于設置值2的時段內(nèi)輸出H電平。
參考圖3 (e)，基于圖3 (d)所示的比較結果，高位解碼器14輸出 具有占空比25%的脈沖信號。從高位解碼器14輸出的脈沖信號的周期與 10 從計數(shù)器電路6輸出的計數(shù)值的周期一致。
參考圖3 (f)，與電路10對從低位解碼器12輸出的信號和高位解碼 器14輸出的信號執(zhí)行邏輯乘法，并在低位解碼器12和高位解碼器14均 輸出H電平信號的時段內(nèi)輸出H電平信號。
通過上述操作，在一個周期中，即在計數(shù)值從"000h"變?yōu)?3FFh" 15的時段內(nèi)，與電路10把占空比是由設置值1設置的占空比與設置值2設 置的占空比的邏輯乘積而確定的脈沖信號施加到晶體管TR的柵極。
在上文中，描述了設置值1的占空比為12. 5%且設置值2的占空比為 25%的示例。設置值1和2可以獨立地設置，而且不論被設置為何值，都 能夠向晶體管TR的柵極提供具有由這些值的乘積所確定的占空比的脈 20 沖信號。
在上文中，描述了低位解碼器12和高位解碼器14分別在內(nèi)部計數(shù) 值不大于設置值1和設置值2的時段內(nèi)輸出H電平信號的示例。該配置不 是限制性的，而且可以使用當計數(shù)值大于設置值1或設置值2時輸出H 電平的配置。 25 [實施例2]
在上文的實施例l中，已經(jīng)描述了針對一個LED給出兩種設置的示 例。在實施例2中，描述向多個LED給出公共設置和單獨設置的示例。
參考圖4，根據(jù)實施例2的LED電流控制裝置2包括電流控制電路 102、電源節(jié)點8以及發(fā)光二極管LED.R、 LED.G和LED.B。在電源節(jié)點8 30和地電勢之間，分別連接發(fā)光二極管LED.R、 LED.G和LED.B，并由電流
控制電路102來驅(qū)動。
發(fā)光二極管LED. R、LED. G和LED. B是通過分別連接多個"紅"、"綠" 和"藍"LED而形成的，而且它們用于例如LED顯示屏的背光。通過調(diào) 整發(fā)光二極管LED.R、 LED.G和LED.B中每一個的發(fā)光強度，可以表示多 5 種色調(diào)。
電流控制電路102接收設置值1，作為發(fā)光二極管LED. R、 LED.G和 LED.B的公共設置，接收分別作為單獨設置的設置值2.1、 2.2和2.3， 并利用根據(jù)這些設置值的電流值來驅(qū)動發(fā)光二極管LED.R、 LED.G和 LED.B。電流控制電路102包括晶體管TR1、 TR2、 TR3;振蕩部分4; 10計數(shù)器電路6;低位解碼器12;高位解碼器14. 1、 14. 2和14.3;以及與 電路IO. 1、 10. 2和10. 3。
晶體管TR1、 TR2和TR3插入在電源節(jié)點8和地電勢之間，響應于向 其柵極施加的脈沖信號，使電路導通或不導通，并調(diào)整將分別提供至 發(fā)光二極管LED.R、 LED.G和LED.B的電流值。 15 低位解碼器12接收從計數(shù)器電路6輸出的計數(shù)值，把計數(shù)值的低位
側的一個、兩個或更多個比特與從外部接收的設置值l進行比較，并依 據(jù)該比特是否與設置值l相匹配，輸出H電平或L電平的信號。
高位解碼器14. 1、 14. 2和14. 3分別接收從計數(shù)器電路6輸出的計數(shù)
值，并分別把計數(shù)值的高位側的一個、兩個或更多個比特與從外部接 20收的設置值2. 1、 2. 2和2. 3進行比較，并依據(jù)該比特是否與設置值2. 1、
2.2和2. 3相匹配，輸出H電平或L電平的信號。
與電路IO. 1、 10. 2和10. 3對從低位解碼器12輸出的信號與從高位
解碼器14. 1、 14.2和14.3輸出的信號分別執(zhí)行邏輯乘法，并產(chǎn)生信號，
該信號僅在從低位解碼器12輸出的信、號與從高位解碼器14. 1、 14. 2和 2514.3輸出的信號都為H電平的時段內(nèi)才為H電平。與電路IO. 1、 10. 2和
10. 3把產(chǎn)生的信號分別施加到晶體管TR1、 TR2和TR3的柵極。
振蕩部分4和計數(shù)器部分6與實施例1中的相同，因而不再重復對其
的詳細描述。
圖5示出了根據(jù)實施例2的多個部分的時序圖。作為示例，設置值l 30的占空比為50%,而設置值2. 1、 2.2和2.3的占空比分別是25%、 50%和 75%。
圖5 (a)示出了從低位解碼器12輸出的信號。 圖5 (b) -5 (d)示出了從高位解碼器14. 1-14.3輸出的信號。 圖5 (e) -5 (g)示出了從與電路IO. 1-10.3輸出的信號。 5 參考圖5 (a)，低位解碼器12根據(jù)設置值1輸出脈沖信號，該脈沖
信號以恒定周期和規(guī)定的占空比(50%)而重復呈現(xiàn)H電平和L電平。 參考圖5 (b) -5 (d)，高位解碼器14. 1、 14.2和14.3根據(jù)設置值
2,1、 2.2和2. 3，分別輸出具有占空比25%、 50%和75%的脈沖信號。盡
管高位解碼器14. 1、 14.2和14.3產(chǎn)生彼此獨立的脈沖信號，然而脈沖 10 信號是基于從計數(shù)器電路6輸出的公共計數(shù)值而產(chǎn)生的，因而周期彼此一致。
參考圖5 (e) -5 (g)，與電路IO. 1、 10.2和10. 3分別輸出從低位 解碼器12輸出的信號與從高位解碼器14. 1、 14.2和14.3輸出的信號的 邏輯乘積。因此，與電路IO. 1、 10.2和10.3分別輸出占空比與設置值1 15 的占空比和設置值2. 1、 2.2和2.3的占空比的乘積相匹配的脈沖信號。 具體地，由與電路IO. 1、 10.2和10.3輸出的脈沖信號的占空比分別是 12.5%、 25%和37.5%。
如上所述，當獨立使用所產(chǎn)生的脈沖信號時，高位解碼器14. 1、 14. 2和14. 3基于計數(shù)值中包括的公共高位比特，分別產(chǎn)生脈沖信號。 20具體地，即使當彼此獨立地使用多個解碼器產(chǎn)生的脈沖信號時，也可 以把計數(shù)值中包括的比特共同地施加到多個解碼器。
根據(jù)本發(fā)明的實施例2，除了實施例l實現(xiàn)的效果外，還可以向各 個LED提供根據(jù)公共設置值和每一個LED的單獨設置值的電流值。因此， 當例如通過把多個發(fā)出不同顏色的LED相組合以給出顯示時，可以使用
25 公共設置值來控制整體強度，并且同時使用單獨設置值來控制整體色 調(diào)。因此，可以使用戶容易地進行設置等，而不會降低整體顯示效果。 此外，根據(jù)本發(fā)明的實施例2，接收公共設置值的低位解碼器向與 電路提供與各個LED相對應的輸出，因而不必提供在每一個LED電路中 設置用于接收公共設置值的解碼器。此外，接收單獨設置值的每一個
30高位解碼器均使用形成計數(shù)值的相同比特來產(chǎn)生脈沖信號。因此，相 比于使用互不相同的比特時，可以減少由計數(shù)器電路輸出的計數(shù)值的
比特數(shù)。因此，可以實現(xiàn)具有更簡化的電路配置的LED電流控制裝置。 [實施例3]
在實施例1中，描述了把兩個設置值施加到一個LED的示例。在實 5施例3中，將描述把三個設置值施加到一個LED的示例。
參考圖6，根據(jù)實施例3的LED電流控制裝置3包括電流控制電路 103、電源節(jié)點8、發(fā)光二極管LED以及限制電阻器R。發(fā)光二極管LED、 限制電阻器R和電流控制電路103串聯(lián)連接在電源節(jié)點8和地電勢之間。 電流控制電路103與實施例1中的LED電流控制裝置1的電流控制電 10 路1相對應，還額外地包括中位解碼器13。電流控制電路103接收相互 獨立的三個設置值，并利用根據(jù)三個設置值的乘積的電流值來驅(qū)動發(fā) 光二極管LED。
中位解碼器13接收從計數(shù)器電路6輸出的計數(shù)值，把低位解碼器12 或高位解碼器14未使用的一個、兩個或更多個中位比特與從外部接收 15的設置值3進行比較，并依據(jù)該比特是否與設置值2相匹配，輸出H電平 或L電平的信號。
與電路10接收從低位解碼器12、中位解碼器13和高位解碼器14輸 出的三個信號，對其執(zhí)行邏輯乘法，并產(chǎn)生僅在所有信號都位于H電平 的時段內(nèi)才具有H電平的信號。 20 除了這些以外，該實施例與實施例l相同，因而不再重復其詳細描述。
圖7是根據(jù)實施例3的多個部分的時序圖。作為示例，設置值l的占 空比為50%，設置值2的占空比為75%，而設置值3的占空比為25%。 圖7 (a)示出了從低位解碼器12輸出的信號。 25 圖7 (b)示出了從中位解碼器13輸出的信號。
圖7 (c)示出了從高位解碼器14輸出的信號。 圖7 (d)示出了從與電路10輸出的信號。
參考圖7 (a)，低位解碼器12根據(jù)設置值1輸出脈沖信號，該脈沖 信號以每恒定時段，重復呈現(xiàn)H電平和L電平。 30 參考圖7(b)，中位解碼器根據(jù)設置值3輸出占空比為75%的脈沖信
號。
參考圖7 (c)，高位解碼器根據(jù)設置值2輸出占空比為25%的脈沖信號。
參考圖7 (a) -7 (c)，從中位解碼器13輸出的脈沖信號的周期是 5從低位解碼器12輸出的脈沖信號的周期的4倍，而且從高位解碼器14 輸出的脈沖信號的周期是從中位解碼器13輸出的脈沖信號的周期的兩倍。
參考圖7 (d)，與電路10對分別從低位解碼器12、中位解碼器13
和高位解碼器14輸出的脈沖信號進行邏輯乘法運算并將輸出邏輯乘 10積。因此，與電路10輸出的脈沖信號具有通過把設置值1、 2和3的占空
比相乘而獲得的占空比。具體地，與電路10輸出的脈沖信號的占空比
是9. 375% O50%X75%X25%)。
如上所述，與電路10根據(jù)設置值1的占空比，接收從低位解碼器12
輸出的脈沖信號，根據(jù)設置值2的占空比，接收從高位解碼器14輸出的 15脈沖信號，根據(jù)設置值3的占空比，接收從中位解碼器13輸出的脈沖信
號，并基于其邏輯乘積而輸出脈沖信號。因此，與電路10向晶體管TR
的柵極施加的脈沖信號具有通過把所有設置值1、2和3的占空比相乘而
獲得的占空比。
因此，電流控制電路103可以從外部接收設置值1、 2和3，并利用 20 根據(jù)其相乘結果的電流來驅(qū)動發(fā)光二極管LED。
盡管描述了接收三個設置值并提供根據(jù)這些值的相乘結果的電流 的示例，然而本發(fā)明可以類似地應用于接收四個或更多個設置值并提 供根據(jù)這些值的相乘結果的電流的示例。
根據(jù)本發(fā)明的實施例3，除了實施例l獲得的效果外，還可以向LED 25提供根據(jù)三個或更多個設置值的電流值。因此，當LED的發(fā)光亮度由多 個設置值調(diào)整時，可以實現(xiàn)具有更為簡化的電路配置的LED電流控制裝置。
盡管在實施例1至3中描述了具有振蕩部分的電流控制電路，然而 該電路可以配置為從外部接收時鐘脈沖。 30 盡管詳細描述并示出了本發(fā)明，但是要清楚地理解，這只是說明和示例性的，而不應該視為限制性的，本發(fā)明的精神和范圍僅由所附 權利要求限定。
權利要求
1.一種電流控制電路，用于從外部接收多個設置值并提供根據(jù)所述多個設置值的乘積的電流值，所述電流控制電路包括計數(shù)器電路，用于根據(jù)時鐘信號使計數(shù)值遞增或遞減；多個解碼器電路，分別與所述多個設置值相對應；組合部分，通過把從所述多個解碼器電路中輸出的多個提供命令相組合，輸出驅(qū)動命令；以及驅(qū)動部分，通過根據(jù)從所述組合部分接收的所述驅(qū)動命令，間歇地驅(qū)動要提供的電流，來調(diào)整電流值；其中所述多個解碼器電路中的每一個接收相應的設置值和所述計數(shù)值，并在所述計數(shù)值呈現(xiàn)與所述設置值相對應的值的時段內(nèi)輸出提供命令；以及所述組合部分從所述多個解碼器電路中的各個解碼器電路接收所述提供命令，并在從所有的所述多個解碼器電路施加所述提供命令的時段內(nèi)，輸出所述驅(qū)動命令。
2. 根據(jù)權利要求l所述的電流控制電路，還用于向多個負載中的 每一個提供電流，接收針對各個負載而提供的多個設置值，并根據(jù)針 對所述負載提供的設置值的乘積，向每一個負載提供電流值，所述電20 流控制電路還包括分別與所述多個負載相對應地設置的多個所述組合部分和多個 所述驅(qū)動部分；其中所述多個驅(qū)動部分中的每一個通過間歇地驅(qū)動要提供給相應負 載的電流，來調(diào)整電流值；以及 25 所述多個組合部分中的每一個通過把從所述多個解碼器電路中 輸出的所述提供命令之中、通過接收定向至與其自身相對應負載之設 置值而輸出的提供命令相組合，來產(chǎn)生驅(qū)動命令，并將所述驅(qū)動命令 輸出至相應的驅(qū)動部分。
3. 根據(jù)權利要求2所述的電流控制電路，其中30 所述多個設置值包括定向至兩個或更多個負載的設置值；以及 所述多個解碼器電路包括解碼器電路，用于接收定向至所述兩 個或更多個負載的設置值，并向與所述負載相對應的兩個或更多個組 合部分輸出同一個提供命令。
4. 根據(jù)權利要求l所述的電流控制電路，其中5 所述提供命令是重復地呈現(xiàn)高電平和低電平的脈沖信號；以及所述組合部分通過接收并獲得多個脈沖信號的邏輯乘積，產(chǎn)生所 述驅(qū)動命令。
5. 根據(jù)權利要求l所述的電流控制電路，其中 所述多個解碼器電路中的每一個根據(jù)其接收的所述設置值的級10數(shù)，使用形成所述計數(shù)值的多個比特中的必需比特數(shù)。
6. —種LED電流控制裝置，包括電源；LED,與所述電源相連；以及電流控制電路，與所述電源和所述LED串聯(lián)連接，用于從外部接 15收多個設置值并提供根據(jù)所述多個設置值的乘積的電流值；其中 所述電流控制電路包括計數(shù)器電路，用于根據(jù)時鐘信號使計數(shù)值遞增或遞減， 多個解碼器電路，用于接收所述多個設置值中任意一個和所述計數(shù)值，并在由形成所述計數(shù)值的多個比特之中互不相同的一個、兩個 20或更多個比特表示的值呈現(xiàn)與所述設置值相對應的值的時段內(nèi)，施加提供命令，組合部分，從所述多個解碼器電路接收多個所述提供命令，并在 從所有的所述多個解碼器電路施加所述提供命令的時段內(nèi)，輸出驅(qū)動 命令，以及25 驅(qū)動部分，根據(jù)從所述組合部分接收的所述驅(qū)動命令，通過間歇地驅(qū)動要提供的電流，來調(diào)整電流值。
7. —種電流控制電路，具有在電源電壓與基準電壓之間與負載電 路串聯(lián)連接的驅(qū)動晶體管、以及用于控制所述驅(qū)動晶體管的導通的驅(qū) 動控制電路，并用于通過調(diào)整所述驅(qū)動晶體管的導通時間來控制流過30所述負載電路的電流，其中， 所述驅(qū)動控制電路具有多個脈沖產(chǎn)生電路，所述脈沖產(chǎn)生電路輸 出具有第一占空比的第一脈沖信號、并以不同于所述第一脈沖信號的 周期輸出具有第二占空比的第二脈沖信號，所述第一脈沖信號和所述 第二脈沖信號是從一個時鐘信號形成的，而且所述驅(qū)動控制電路根據(jù) 5 通過所述第一和第二脈沖信號的邏輯乘法而獲得的脈沖信號，驅(qū)動所 述驅(qū)動晶體管。
8.根據(jù)權利要求7所述的電流控制電路，其中 所述第一和第二脈沖信號的占空比可以基于互不相同的命令信 號而分別設置。 10 9，根據(jù)權利要求8所述的電流控制電路，其中所述多個脈沖產(chǎn)生電路具有 一個計數(shù)器電路，用于對所述時鐘信號進行計數(shù)， 第一解碼器電路，用于使用由所述計數(shù)器電路產(chǎn)生的多個第一比特輸出，執(zhí)行與第一命令信號的比較，以及 15 第二解碼器電路，用于使用與第一解碼器電路中使用的所述多個第一比特輸出不同的多個第二比特輸出，執(zhí)行與第二命令信號的比較。 IO.—種發(fā)光裝置，包括負載電路和電流控制電路，其中 所述電流控制電路具有在電源電壓與基準電壓之間與所述負載電路串聯(lián)連接的驅(qū)動晶體管、以及用于控制所述驅(qū)動晶體管的導通的 20驅(qū)動控制電路，并用于通過調(diào)整所述驅(qū)動晶體管的導通時間來控制流過所述負載電路的電流；所述驅(qū)動控制電路具有多個脈沖產(chǎn)生電路，所述脈沖產(chǎn)生電路輸出具有第一占空比的第一脈沖信號、并以不同于所述第一脈沖信號的周期輸出具有第二占空比的第二脈沖信號，所述第一脈沖信號和所述 25第二脈沖信號是從一個時鐘信號形成的，而且所述驅(qū)動控制電路根據(jù) 通過所述第一和第二脈沖信號的邏輯乘法而獲得的脈沖信號，控制所 述驅(qū)動晶體管；以及所述負載電路包括顏色互不相同的多個LED元件，并且通過使用 多個驅(qū)動晶體管，單獨地控制要流過每一個LED元件的電流。
全文摘要
一種計數(shù)器電路(6)與從振蕩部分(4)接收的時鐘脈沖同步地逐比特將計數(shù)值遞增。低位解碼器(12)接收從計數(shù)器電路(6)輸出的計數(shù)值，把低位側的比特與設置值1進行比較，并僅在該比特與設置值1的比特模式相匹配的時段內(nèi)輸出H電平。類似地，高位解碼器(14)把高位側的比特與設置值2進行比較，并僅在該比特與設置值2的比特模式相匹配的時段內(nèi)輸出H電平。與電路(10)在低位解碼器和高位解碼器(12、14)均輸出H電平的信號的時段內(nèi)，使晶體管(TR)導通。
文檔編號H01L33/00GK101176256SQ200680016068
公開日2008年5月7日 申請日期2006年6月23日 優(yōu)先權日2005年6月28日
發(fā)明者中尾重治, 長尾圭 申請人:羅姆股份有限公司