專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，該半導(dǎo)體裝置包括在半導(dǎo)體
基板上形成為條紋狀(stripe)的多個(gè)源極區(qū)域、和在該條紋狀的源極區(qū)域 之間的半導(dǎo)體基板上形成為條紋狀的多個(gè)柵電極。
10
背景技術(shù)：
對(duì)開關(guān)電源等中所使用的作為單個(gè)元件的功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)禾口 IGBT (Insulated Gate Bipolar Transistor)要求高速動(dòng)作特性以及低導(dǎo)通電阻特性。高速動(dòng)作特性由具有 15低電容特性的平面(planar)型構(gòu)造實(shí)現(xiàn)。
例如，下述專利文獻(xiàn)1所公開的平面型構(gòu)造的MOSFET如圖5所示， 包括在N型半導(dǎo)體基板1上形成為條紋狀的多個(gè)柵電極2、通過對(duì)該柵 電極2進(jìn)行自匹配地雙重?cái)U(kuò)散而形成的P—型基極層3以及N"型源極層4、 覆蓋柵電極2的層間絕緣膜5、和形成在該層間絕緣膜5上的由金屬膜構(gòu) 20 成的源電極(未圖示)。以沿著柵電極2的條紋狀形成有多個(gè)P—型基極層 3以及N+型源極層4。并且，在N"型源極層4上，在層間絕緣膜5形成有 遍及源極層4的整個(gè)長度方向的條紋狀接觸孔7。源電極進(jìn)入該接觸孔7， 與源極層4歐姆接合。
根據(jù)該構(gòu)造，如果將多個(gè)柵電極2公共連接，向該柵電極2施加規(guī)定 25閾值電壓以上的電壓，則可在基極層3的表面部分形成反轉(zhuǎn)層，使得半導(dǎo) 體基板l (漏極)與源極層4之間導(dǎo)通。這樣，可使晶體管動(dòng)作。 專利文獻(xiàn)l:特幵平8-321605號(hào)公報(bào)
然而，在如上所述的構(gòu)造中，由于接觸孔7的形成必須依賴于光刻法， 因此，相鄰的柵電極2之間的間隔受到接觸孔7的最小尺寸、和用于形成 30柵電極2以及接觸孔7的掩模對(duì)準(zhǔn)余量(margin)的限制。
因此，基于縮小柵電極2之間間隔的圖案的微細(xì)化存在限度，會(huì)阻礙
實(shí)現(xiàn)單位面積的柵極寬度(柵電極2與源極層4對(duì)置的部分的總延長)的 提高。因此，導(dǎo)通電阻的降低存在限度。
另一方面，認(rèn)為若縮小柵電極2的寬度，則可增加單位面積的柵電極 52的根數(shù)，從而可增加?xùn)艠O寬度，但這樣會(huì)提高柵電極2的電阻(柵極電 阻)，從而產(chǎn)生阻礙高速動(dòng)作的新問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種具有可在不犧牲動(dòng)作速度的情況下降低
10 導(dǎo)通電阻的構(gòu)造的半導(dǎo)體裝置及其制造方法。
本發(fā)明的半導(dǎo)體裝置包括半導(dǎo)體基板；多個(gè)源極區(qū)域，其在該半導(dǎo) 體基板上形成為條紋狀；多個(gè)柵電極，其在所述半導(dǎo)體基板上的所述條紋 狀的多個(gè)源極區(qū)域間形成為條紋狀；絕緣膜，其覆蓋所述源極區(qū)域以及柵 電極，并在與所述源極區(qū)域的長度方向相關(guān)的一部分規(guī)定區(qū)域上具有使源
15極區(qū)域局部露出的接觸孔；和源電極，其形成在該絕緣膜上，經(jīng)由所述接 觸孔與所述源極區(qū)域電連接。
根據(jù)該構(gòu)成，用于連接源極區(qū)域和源電極的接觸孔并未遍及條紋狀的 源極區(qū)域的全長而形成，只是在與源極區(qū)域的長度方向相關(guān)的一部分規(guī)定 區(qū)域形成為使源極區(qū)域局部露出。因此，在接觸孔附近以外的區(qū)域中，可
20 縮小柵電極間的間隔，而不會(huì)受到接觸孔的最小尺寸以及形成接觸孔用的 掩模對(duì)準(zhǔn)余量的限制，并且，也無需縮小柵電極的寬度。由此，可實(shí)現(xiàn)圖 案的微細(xì)化，在不會(huì)導(dǎo)致導(dǎo)通電阻增加的情況下可增大單位面積的柵極寬 度。從而，可實(shí)現(xiàn)導(dǎo)通電阻的降低，而不犧牲動(dòng)作速度。
由于源極區(qū)域在半導(dǎo)體基板上形成為條紋狀，因此，各部處于相互電
25連接的狀態(tài)，這樣，若部分地與源電極相接，則成為其整體與源電極電連
接的狀態(tài)。
優(yōu)選該源極區(qū)域根據(jù)需要而通過其表面的硅化物化等實(shí)施低電阻化 處理。由此，可進(jìn)一步降低導(dǎo)通電阻。
優(yōu)選所述接觸孔配置在所述源極區(qū)域的長度方向的端部。根據(jù)該構(gòu)
30 成，由于是在源極區(qū)域的端部釆取與源電極的接觸的構(gòu)造，因此，能有效
利用半導(dǎo)體基板的中央?yún)^(qū)域。
更優(yōu)選接觸孔僅配置在源極區(qū)域的長度方向的端部，由此，條紋狀的 柵電極能在更長的區(qū)域內(nèi)縮小鄰接?xùn)烹姌O的間隔，并且能增大其寬度。
作為其他構(gòu)成，還可采用僅在源極區(qū)域的長度方向中間部的規(guī)定位置 5 (例如中央部)設(shè)置接觸孔的構(gòu)成。
優(yōu)選在所述源極區(qū)域的長度方向隔開間隔地配置有多個(gè)所述接觸孔。 根據(jù)該構(gòu)成，可使源極區(qū)域與源電極之間的電連接更可靠。并且，由于在 接觸孔間的區(qū)域中，可在保持足夠的柵電極寬度的情況下減小鄰接?xùn)烹姌O 間的間隔，因此，可在不犧牲柵極電阻的情況下實(shí)現(xiàn)柵極寬度的增大化。 10 優(yōu)選所述柵電極包括位于所述接觸孔側(cè)方的寬度狹窄部、和比該寬
度狹窄部的寬度形成得寬的寬度寬闊部。根據(jù)該構(gòu)成，柵電極在接觸孔的 側(cè)方部，可按照確?？紤]了接觸孔的最小尺寸及形成接觸孔用的掩模對(duì)準(zhǔn) 余量的柵極間距離的方式被縮小寬度，另一方面，可在其他部分(優(yōu)選在 除了接觸孔的側(cè)方之外的整個(gè)區(qū)域)形成對(duì)能夠?qū)崿F(xiàn)充分的導(dǎo)通電阻的寬 15度進(jìn)行確保的寬度寬闊部。由此，可確保源極區(qū)域以及源電極間的電連接， 并且，在不犧牲柵極電阻的情況下縮小鄰接?xùn)烹姌O間的間隔，實(shí)現(xiàn)微細(xì)化， 由此，可實(shí)現(xiàn)柵極寬度的增大。
優(yōu)選對(duì)所述柵電極自匹配地形成有所述源極區(qū)域。根據(jù)該構(gòu)成，由于 自匹配地形成柵電極和源極區(qū)域，因此，在接觸孔的附近以外的區(qū)域，可 20 使柵電極間的間隔微細(xì)化至極限。
本發(fā)明的半導(dǎo)體裝置的制造方法包括在半導(dǎo)體基板上以條紋狀形成 多個(gè)柵電極的工序；以該柵電極為掩模，在所述半導(dǎo)體基板上以條紋狀形 成多個(gè)源極區(qū)域的工序；形成絕緣膜的工序，該絕緣膜覆蓋所述源極區(qū)域 以及柵電極，并在與所述源極區(qū)域的長度方向相關(guān)的一部分規(guī)定區(qū)域上具
25有使源極區(qū)域局部露出的接觸孔；和在該絕緣膜上，形成經(jīng)由所述接觸孔
與所述源極區(qū)域電連接的源電極的工序。
根據(jù)該方法，可制作上述構(gòu)造的半導(dǎo)體裝置。對(duì)該制造方法的發(fā)明， 也可實(shí)施與半導(dǎo)體裝置的發(fā)明同樣的變形。
本發(fā)明的上述或其他目的、特征以及效果，通過參照附圖及在下面描
30 述的實(shí)施方式的說明可進(jìn)一步明確。


圖1是表示本發(fā)明的一個(gè)實(shí)施方式所涉及的作為單個(gè)半導(dǎo)體元件的功
率MOSFET的柵電極等的配置的圖解俯視5 圖2是沿著圖1的剖面線II-n取得的剖視圖3是沿著圖i的剖面線m-iii取得的剖視圖4 (a) 4 (e)是用于說明所述功率MOSFET的制造工序的圖解 剖視圖5是用于說明現(xiàn)有技術(shù)所涉及的功率MOSFET的構(gòu)造的圖解剖視
io 圖。
圖中l(wèi)l一N型半導(dǎo)體基板；12 —柵電極；12A —硅化物層；13 — P一
型基極層；14一N"型源極區(qū)域；14A—硅化物層；15 —柵極絕緣膜；16 —
側(cè)壁；17 —層間絕緣膜；18 —源電極；19一P+型層；20 —接觸區(qū)域；21 — 接觸孔；25—Ti膜；121 —寬度狹窄部；122 —寬度寬闊部。
1具體實(shí)施例方式
圖1是表示本發(fā)明的一個(gè)實(shí)施方式所涉及的作為單個(gè)半導(dǎo)體元件的功
率MOSFET的柵電極等的配置的圖解俯視圖，圖2是沿著圖1的剖面線
n-n取得的剖視圖，圖3是沿著圖i的剖面線in-m取得的剖視圖。
20 該功率MOSFET包括N型半導(dǎo)體基板11、按照在該N型半導(dǎo)體基
板11上成為條紋圖案的方式形成的多個(gè)柵電極12、形成在該多個(gè)柵電極 12之間的半導(dǎo)體基板11的表層部且成為條紋圖案的多個(gè)1ST型源極區(qū)域 14、和按照包圍該源極區(qū)域14的方式形成的P—型基極層13。并且，該功 率MOSFET還包括介于半導(dǎo)體基板11與柵電極12之間的柵極絕緣膜
25 15、由覆蓋柵電極12的兩側(cè)面的絕緣膜構(gòu)成的側(cè)壁(sidewall) 16、覆蓋 柵電極12等的層間絕緣膜17、和配置在該層間絕緣膜17上的源電極18。 柵電極12例如由多晶硅膜形成，在其表面形成有用于低電阻化的硅 化物層12A。而且，在源極區(qū)域14的表面，形成有用于使該源極區(qū)域14 整體低電阻化的硅化物層14A。
30 源極區(qū)域14跨越鄰接的一對(duì)柵電極12而形成，在這一對(duì)柵電極12 之間與層間絕緣膜17及源電極18相接。若進(jìn)一步具體說明，則長條形狀 的源極區(qū)域14在其兩端以及中間部具有隔開間隔地形成的接觸區(qū)域20。 該接觸區(qū)域20是由離散配置地形成在層間絕緣膜17中的接觸孔21規(guī)定 的區(qū)域。即，在層間絕緣膜17上，在源極區(qū)域14的長度方向的端部形成
5 有接觸孔21，而且在其中間部也沿長度方向隔開間隔地形成有多個(gè)接觸孔 21。即，接觸孔21在與源極區(qū)域14的長度方向相關(guān)的一部分規(guī)定區(qū)域(接 觸區(qū)域20)，使源極區(qū)域14局部露出。
通過該接觸孔21，源電極18與源極區(qū)域14接合。在接觸區(qū)域20的 附近，源極區(qū)域14的露出區(qū)域?qū)挾?未被由柵電極12以及側(cè)壁16構(gòu)成
io的柵極構(gòu)造部覆蓋的區(qū)域的寬度)形成得比其他部分寬度寬。換而言之， 柵電極12在接觸區(qū)域20側(cè)方的區(qū)域具有寬度狹窄部121，在接觸區(qū)域20 的側(cè)方以外的區(qū)域具有寬度寬闊部122。當(dāng)然，寬度寬闊部122比寬度狹 窄部121寬度寬。
在接觸區(qū)域20中，在源極區(qū)域14內(nèi)形成有與P—型基極層13連接的 15P+型層19。該P(yáng)+型層19與源電極18相接，有助于P—型基極層13電位的 穩(wěn)定化。
如此構(gòu)成的功率MOSFET通過使多個(gè)柵電極12公共連接，并向該柵 電極12施加超過規(guī)定閾值電壓的控制電壓，可以在P—型基極層13的表層 部(柵電極12正下方的部分)形成反轉(zhuǎn)層(溝道)。由此，作為漏極區(qū)域 20 發(fā)揮功能的半導(dǎo)體基板11與源極區(qū)域14之間導(dǎo)通，從半導(dǎo)體基板11向 源極區(qū)域14流入漏極電流。該漏極電流通過源極區(qū)域到達(dá)接觸區(qū)域20， 并從該接觸區(qū)域20流入源電極18。
這樣，通過將形成為條紋狀的源極區(qū)域14用作漏極電流路徑，即使 將接觸區(qū)域20在源極區(qū)域14的長度方向上離散地配置，也能獲得良好的 25 晶體管動(dòng)作。
并且，由于部分地形成了接觸區(qū)域20，使得僅露出與源極區(qū)域14的 長度方向相關(guān)的一部分，因此，在接觸區(qū)域20附近以外的區(qū)域，可縮短 鄰接?xùn)烹姌O12間的間隔，而無需考慮接觸孔2的形成，并且可較寬地保 持柵電極12的寬度。即，可在不犧牲柵電極12'的寬度的情況下縮小柵電 30極12的間隔，結(jié)果，可實(shí)現(xiàn)高集成化。由此，可在不犧牲柵極電阻的情
況下增大單位面積的柵極寬度，從而可實(shí)現(xiàn)能以低導(dǎo)通電阻進(jìn)行高速動(dòng)作
的功率MOSFET。尤其是在本實(shí)施方式中，由于通過對(duì)柵電極12自匹配 地形成P—型基極層13以及N"型源極區(qū)域14，因此，可實(shí)現(xiàn)大幅度的微 細(xì)化，例如，可使單位面積的導(dǎo)通電阻為現(xiàn)有技術(shù)的約1/2。 5 并且，通過縮短鄰接?xùn)烹姌O12間的距離，可抑制由P—型基極層13與
N型半導(dǎo)體基板11的接合而形成的寄生電容，由此，還有助于高速動(dòng)作 化。而且，由于可增寬柵電極12的寬度，因此，能使在柵電極12正下方 鄰接的P—型基極層13間的間隔較大。從而，可抑制JFET電阻，可有助 于降低導(dǎo)通電阻。
io 進(jìn)而，在本實(shí)施方式中，由于在源極區(qū)域14設(shè)置硅化物層14來實(shí)現(xiàn)
其低電阻化，因此，源極區(qū)域14作為漏極電流的路徑良好地發(fā)揮作用。
由此，可進(jìn)一步實(shí)現(xiàn)導(dǎo)通電阻的降低。
這樣，可同時(shí)實(shí)現(xiàn)一般成為互斥事件的超高速動(dòng)作以及低導(dǎo)通電阻，
例如，在應(yīng)用于DC-DC轉(zhuǎn)換器等時(shí)，能大幅度提高其效率。 15 而且，在接觸區(qū)域20中，由于充分確保了鄰接?xùn)烹姌O12間的距離，
因此，接觸孔21可具有足夠的尺寸，并且，可利用光刻法，使接觸孔21
形成在所希望的位置上。
圖4 (a) 4 (e)是用于說明所述功率MOSFET的制造工序的剖視
圖。首先，如圖4 (a)所示，在半導(dǎo)體基板ll上，柵極絕緣膜(氧化膜) 2015以及柵電極12形成為條紋圖案。這些圖案當(dāng)然是包括與接觸區(qū)域20
的側(cè)方對(duì)應(yīng)的寬度狹窄部121和除此之外的寬度寬闊部122的圖案。柵極
絕緣膜15例如由膜厚為100 1500A的硅氧化膜構(gòu)成。而且，柵電極12
例如由膜厚為1000 10000A的多晶硅膜構(gòu)成，寬度寬闊部122的寬度例
如為2.80pm左右。
25 下面，以柵電極12為掩模，自匹配地向半導(dǎo)體基板11導(dǎo)入P型雜質(zhì)
(溝道擴(kuò)散)，并且，同樣以柵電極12為掩模，自匹配地導(dǎo)入N型雜質(zhì)(源 極擴(kuò)散)，然后，進(jìn)行熱處理。由此，P型雜質(zhì)和N型雜質(zhì)在半導(dǎo)體基板 ll內(nèi)擴(kuò)散，以柵電極12間的區(qū)域?yàn)橹行臄U(kuò)散形成P—型基極層13，并且， 在其內(nèi)側(cè)的區(qū)域，以柵電極12間的區(qū)域?yàn)橹行臄U(kuò)散形成N"型源極區(qū)域14。
30 P—型基極層13例如從半導(dǎo)體基板11的表面擴(kuò)散至0.65)xm的深度，W型
源極區(qū)域14從半導(dǎo)體基板11的表面擴(kuò)散至0.35pm的深度。雜質(zhì)的擴(kuò)散 距離在半導(dǎo)體基板11上的各個(gè)區(qū)域是一定的，因此，P—型基極層13以及 N"型源極區(qū)域14相對(duì)于形成為條紋圖案的多個(gè)柵電極12，形成為自匹配 的條紋圖案。
5 接著，如圖4 (b)所示，在柵電極12的側(cè)壁部被覆形成側(cè)壁16。該
側(cè)壁16的形成可在通過CVD (化學(xué)氣相沉積)法于整個(gè)面形成了氧化膜 (例如膜厚為2500A)之后，通過進(jìn)行各向異性蝕刻來實(shí)現(xiàn)。側(cè)壁16沿 半導(dǎo)體基板11表面的方向上的寬度例如為0.20pm左右。
接著，如圖4 (c)所示，例如，通過濺射法在整個(gè)面上形成Ti膜25
io (例如，膜厚為100 3000A)。在該狀態(tài)下，若進(jìn)行燈退火處理(RTA: Rapid Thermal Annealing。例如，在600 80(TC下處理30秒鐘)，則如圖 4 (d)所示，柵電極12的表層部被硅化物化，形成由TiSi構(gòu)成的硅化物 層12A。與此同時(shí)，源極區(qū)域14的表面與Ti膜25相接的區(qū)域被硅化物化， 形成由TiSi構(gòu)成的硅化物層14A。然后，例如通過利用了 NH4OH以及&02
15的選擇性蝕刻，除去Ti膜25 (硅化物層12A、 14A以外的部分)，進(jìn)而進(jìn) 行第二次燈退火處理(例如，在700 1000。C下處理20秒鐘)。由此，硅 化物層12A、 14A (例如，膜厚為0.15pm左右)完全被硅化物化。
然后，如圖4 (e)所示，例如通過CVD法形成覆蓋整個(gè)面的層間絕 緣膜17 (例如，膜厚為1000 10000A的硅氧化膜)。之后，通過光刻法，
20 在接觸區(qū)域20 (參照?qǐng)D1以及圖3)開口形成接觸孔21，進(jìn)而，在層間絕 緣膜17上形成源電極18 (例如鋁)，從而可獲得參照?qǐng)D1 圖3說明過的 構(gòu)造的功率MOSFET。
以上，對(duì)本發(fā)明的一個(gè)實(shí)施方式進(jìn)行了說明，但本發(fā)明還能以其他方 式實(shí)施。例如，在所述實(shí)施方式中，對(duì)接觸區(qū)域20設(shè)置在源極區(qū)域14的
25 端部以及中間部的構(gòu)成進(jìn)行了說明，但也可將接觸區(qū)域20僅設(shè)置在源極 區(qū)域14的端部，或者僅設(shè)置在中間部。而且，可不必對(duì)每一個(gè)源極區(qū)域 14設(shè)置多個(gè)接觸區(qū)域20，也可僅設(shè)置一個(gè)接觸區(qū)域20。還有，在所述實(shí) 施方式中，對(duì)利用N型半導(dǎo)體基板1構(gòu)成N溝道型功率MOSFET的例子 進(jìn)行了說明，但也可構(gòu)成P溝道型的功率MOSFET，作為使各部的導(dǎo)電性
30分別反轉(zhuǎn)的構(gòu)成。進(jìn)而，在所述實(shí)施方式中，對(duì)在柵電極12以及源極區(qū)
域14上形成有硅化物層12A、 14A的例子進(jìn)行了說明，但也可不必設(shè)置 這些硅化物層。另外，在所述實(shí)施方式中，說明了對(duì)功率MOSFET應(yīng)用 本發(fā)明的例子，但本發(fā)明還可應(yīng)用于其他的MOSFET、 MOSFET以外的 元件(例如，IGBT等)中。
雖然對(duì)本發(fā)明的實(shí)施方式進(jìn)行了詳細(xì)說明，但這些只是為了便于理解 本發(fā)明的技術(shù)內(nèi)容的具體例，本發(fā)明并非限定于這些具體例進(jìn)行解釋，本 發(fā)明的精神以及范圍僅由權(quán)利要求來限定。
該申請(qǐng)與2005年6月3日向日本專利局提出的特愿2005-164301號(hào)對(duì)
應(yīng)，該申請(qǐng)的全部內(nèi)容通過在此引用而組合到本發(fā)明中。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括半導(dǎo)體基板；多個(gè)源極區(qū)域，其在該半導(dǎo)體基板上形成為條紋狀；多個(gè)柵電極，其在所述半導(dǎo)體基板上的所述條紋狀的多個(gè)源極區(qū)域間形成為條紋狀；絕緣膜，其覆蓋所述源極區(qū)域以及柵電極，并在與所述源極區(qū)域的長度方向相關(guān)的一部分規(guī)定區(qū)域上具有使源極區(qū)域局部露出的接觸孔；和源電極，其形成在該絕緣膜上，經(jīng)由所述接觸孔與所述源極區(qū)域電連接。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述接觸孔配置在所述源極區(qū)域的長度方向端部。15
3.根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，在所述源極區(qū)域的長度方向上，隔開間隔地配置有多個(gè)所述接觸孔。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述柵電極包括位于所述接觸孔側(cè)方的寬度狹窄部、和比該寬度狹 窄部的寬度形成得寬的寬度寬闊部。20
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，相對(duì)所述柵電極自匹配地形成所述源極區(qū)域。
6. —種半導(dǎo)體裝置的制造方法，包括 在半導(dǎo)體基板上以條紋狀形成多個(gè)柵電極的工序；以該柵電極為掩模，在所述半導(dǎo)體基板上以條紋狀形成多個(gè)源極區(qū)域 25 的工序；形成絕緣膜的工序，該絕緣膜覆蓋所述源極區(qū)域以及柵電極，并在與 所述源極區(qū)域的長度方向相關(guān)的一部分規(guī)定區(qū)域上具有使源極區(qū)域局部 露出的接觸孔；和在該絕緣膜上，形成經(jīng)由所述接觸孔與所述源極區(qū)域電連接的源電極 30 的工序。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，包括半導(dǎo)體基板；多個(gè)源極區(qū)域，其在該半導(dǎo)體基板上形成為條紋狀；多個(gè)柵電極，其在所述半導(dǎo)體基板上的所述條紋狀的多個(gè)源極區(qū)域間形成為條紋狀；絕緣膜，其覆蓋所述源極區(qū)域以及柵電極，并在與所述源極區(qū)域的長度方向相關(guān)的一部分規(guī)定區(qū)域上具有使源極區(qū)域局部露出的接觸孔；和源電極，其形成在該絕緣膜上，經(jīng)由所述接觸孔與所述源極區(qū)域電連接。
文檔編號(hào)H01L29/78GK101176210SQ20068001608
公開日2008年5月7日 申請(qǐng)日期2006年4月10日 優(yōu)先權(quán)日2005年6月3日
發(fā)明者吉持賢一 申請(qǐng)人:羅姆股份有限公司