專利名稱：多重操作模式的非易失性存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子可編程及可擦除非易失性存儲(chǔ)器及包括該存儲(chǔ)器的集成電路，換言之，涉及支持編程、擦除及讀取該存儲(chǔ)器的多種算法的元件結(jié)構(gòu)。
背景技術(shù)：
包括閃速存儲(chǔ)器的電子可編程及可擦除非易失性存儲(chǔ)器目前用于許多用途。例如標(biāo)準(zhǔn)EEPROM等以浮動(dòng)?xùn)艦橹鞯募夹g(shù)，或例如公知的各種氧-氮-氧化物存儲(chǔ)器單元(像是SONOS單元及NROM)等區(qū)域電荷陷獲結(jié)構(gòu)通常皆可多次編程及擦除。閃速存儲(chǔ)器技術(shù)根據(jù)其存儲(chǔ)數(shù)據(jù)或代碼的使用而分成很多種。因此，已經(jīng)發(fā)展出所謂數(shù)據(jù)閃速存儲(chǔ)器及所謂代碼閃速存儲(chǔ)器的市場(chǎng)分割。
數(shù)據(jù)閃速存儲(chǔ)器具有數(shù)種特征(1)高密度存儲(chǔ)；(2)快速頁(yè)編程速度(例如每頁(yè)16位)；(3)快速頁(yè)讀取速度。數(shù)據(jù)閃速存儲(chǔ)器通常用于大量存儲(chǔ)用途，其中所存儲(chǔ)的數(shù)據(jù)可以包括數(shù)碼相機(jī)所產(chǎn)生的影像文件，閃速存儲(chǔ)卡里的文件及目錄結(jié)構(gòu)，如MP3文件等聲音文件及將模擬信號(hào)采樣的數(shù)字采樣文件；及用于其他存儲(chǔ)用途，其中大部分的編程、擦除及讀取作業(yè)包括相當(dāng)多數(shù)據(jù)組的數(shù)據(jù)使用模式。三個(gè)可以符合數(shù)據(jù)閃速存儲(chǔ)器市場(chǎng)需求的代表性存儲(chǔ)器結(jié)構(gòu)包括NAND(Toshiba/Samsung)，AG-AND(Renesas)及PHINES(Macronix，請(qǐng)參考Yeh，et al.，PHINESa Novel Low PowerProgram/Ease，Small Pitch，2-Bit per Cell Flash Memory，2002IEDM，p.931-934，及美國(guó)專利第6,690,601號(hào))。在上述的結(jié)構(gòu)里，以浮動(dòng)?xùn)艦橹鞯腘AND結(jié)構(gòu)可被視為數(shù)據(jù)閃速存儲(chǔ)器目前的主流結(jié)構(gòu)。
代碼閃速存儲(chǔ)器具有多個(gè)特征，包括(1)快速位(8位)編程速度；及(2)快速的單一位感應(yīng)隨機(jī)存儲(chǔ)器存取時(shí)間。代碼閃速存儲(chǔ)器通常用于存儲(chǔ)例如像個(gè)人電腦及移動(dòng)電話等裝置的電腦指令及參數(shù)等數(shù)據(jù)，其中大部分編程、擦除及讀取作業(yè)包括相對(duì)小型數(shù)據(jù)組的數(shù)據(jù)使用模式，如電腦程序里面指令及子程序段的更新及參數(shù)組的設(shè)定及變更等數(shù)值?？梢苑洗a閃速存儲(chǔ)器市場(chǎng)需求的三個(gè)代表性存儲(chǔ)器結(jié)構(gòu)包括NOR(Intel，AMD；請(qǐng)參考美國(guó)專利第6,370,062號(hào))，DINOR，分離柵及NROM(請(qǐng)參考美國(guó)專利第5,768,192號(hào))。在上述結(jié)構(gòu)里，以浮動(dòng)?xùn)艦橹鞯腘OR結(jié)構(gòu)可被視為目前代碼閃速存儲(chǔ)器的主流。雖然已經(jīng)有人提出利用NROM存儲(chǔ)器存儲(chǔ)代碼及數(shù)據(jù)兩者，但是NROM的操作算法被認(rèn)為更適合作為代碼閃速存儲(chǔ)技術(shù)。
一般而言，數(shù)據(jù)閃速存儲(chǔ)器及代碼閃速存儲(chǔ)器的差別在于編程、擦除及讀取數(shù)據(jù)的操作算法，以及用于操作算法的存儲(chǔ)器單元結(jié)構(gòu)。因此，無(wú)法做到以傳統(tǒng)閃速存儲(chǔ)器技術(shù)結(jié)合代碼及數(shù)據(jù)閃速存儲(chǔ)器的目的。許多現(xiàn)有技術(shù)仍依賴兩個(gè)芯片，一個(gè)用于代碼閃速存儲(chǔ)，另一個(gè)供數(shù)據(jù)閃速存儲(chǔ)使用，以提供這些功能。更新的技術(shù)則依賴一個(gè)芯片，芯片具有多個(gè)不同存儲(chǔ)器單元結(jié)構(gòu)的陣列，一個(gè)為代碼閃速存儲(chǔ)使用，另一個(gè)供數(shù)據(jù)閃速存儲(chǔ)使用，以提供這些功能。結(jié)果造成以電路板上的系統(tǒng)空間成本高，芯片數(shù)量大及設(shè)計(jì)難度高。
因此，需要提供在單一芯片的相同存儲(chǔ)器陣列上結(jié)合閃速存儲(chǔ)器以達(dá)到代碼與數(shù)據(jù)存儲(chǔ)目的的系統(tǒng)及方法。
閃速存儲(chǔ)器技術(shù)的另一趨勢(shì)為數(shù)據(jù)存儲(chǔ)密度不斷增加。浮動(dòng)?xùn)牛鐦?biāo)準(zhǔn)EEPROM，通常為高導(dǎo)電結(jié)構(gòu)，因而每個(gè)浮動(dòng)?xùn)啪哂袉我淮鎯?chǔ)數(shù)據(jù)區(qū)。區(qū)域電荷陷獲結(jié)構(gòu)，像是已知在各種如SONOS單元及NROM里的氧-氮-氧化層存儲(chǔ)器單元，可存儲(chǔ)多位在電荷陷獲結(jié)構(gòu)的不同部位里，且因此每個(gè)電荷陷獲結(jié)構(gòu)具有多個(gè)存儲(chǔ)數(shù)據(jù)區(qū)。多級(jí)單元算法結(jié)構(gòu)使每個(gè)存儲(chǔ)數(shù)據(jù)區(qū)有二個(gè)以上的門限電壓狀態(tài)。例如，具四個(gè)門限電壓狀態(tài)的多級(jí)單元算法在存儲(chǔ)數(shù)據(jù)區(qū)存儲(chǔ)了二位，而具八個(gè)門限電壓狀態(tài)的多級(jí)單元算法在存儲(chǔ)數(shù)據(jù)區(qū)存儲(chǔ)了三位。
因此，需要提供具支持較高數(shù)據(jù)存儲(chǔ)密度的多級(jí)單元算法的閃速存儲(chǔ)器。

發(fā)明內(nèi)容
各種具體實(shí)施例里，數(shù)據(jù)存儲(chǔ)于存儲(chǔ)器陣列的電荷存儲(chǔ)非易失性存儲(chǔ)器單元中。非易失性存儲(chǔ)器單元根據(jù)為引起各種載流子的移動(dòng)過(guò)程以達(dá)成編程目的所施加的電信號(hào)進(jìn)行數(shù)據(jù)存儲(chǔ)。
不同載流子移動(dòng)過(guò)程可用于數(shù)據(jù)存儲(chǔ)的各種模式。例如，在一個(gè)用途里，有一種載流子移動(dòng)過(guò)程對(duì)于代碼閃速存儲(chǔ)器而言為最佳狀態(tài)，而對(duì)于數(shù)據(jù)閃速存儲(chǔ)器而言另一種載流子移動(dòng)過(guò)程則為最佳。另一實(shí)施例則以門限電壓范圍來(lái)實(shí)施多級(jí)單元存儲(chǔ)器。針對(duì)不同載流子移動(dòng)過(guò)程施加門限電壓范圍內(nèi)不同的電壓值。
位于存儲(chǔ)器陣列內(nèi)以不同載流子移動(dòng)過(guò)程編程的不同非易失性存儲(chǔ)器單元具有相同的單元結(jié)構(gòu)。當(dāng)在存儲(chǔ)器陣列的相同非易失性存儲(chǔ)器單元內(nèi)切換不同載流子移動(dòng)過(guò)程時(shí)，施加電信號(hào)以重新設(shè)定非易失性存儲(chǔ)器單元?；蛘呤?，一旦以特定載流子移動(dòng)過(guò)程編程特定存儲(chǔ)器單元可以一直由相同載流子移動(dòng)過(guò)程進(jìn)行編程。
存儲(chǔ)器陣列內(nèi)每個(gè)非易失性存儲(chǔ)器單元在襯底內(nèi)具有第一溝道端點(diǎn)、溝道、及第二溝道端點(diǎn)，且具有第一介質(zhì)層、電荷陷獲結(jié)構(gòu)及重疊于溝道的第二介質(zhì)層，及柵極端點(diǎn)。電荷陷獲結(jié)構(gòu)具有氮化硅，Al2O3，HfOx，ZrOx或其他金屬氧化物。在另一具體實(shí)施例里，電荷存儲(chǔ)結(jié)構(gòu)為浮動(dòng)?xùn)拧?br> 載流子移動(dòng)過(guò)程例如由空穴注入、帶間隧道效應(yīng)感應(yīng)熱空穴注入(BTBTHH)、電子注入、溝道熱電子注入(CHE)及溝道初始二級(jí)電子注入(CHISEL)進(jìn)行編程。在相同陣列里實(shí)施的不同載流子移動(dòng)過(guò)程通過(guò)空穴注入及電子注入進(jìn)行編程，提供帶間隧道效應(yīng)感應(yīng)熱空穴注入(BTBTHH)及溝道初始二級(jí)電子(CHISEL)注入進(jìn)行編程。
一些具體實(shí)施例在半導(dǎo)體襯底上設(shè)有控制器電路。一些具體實(shí)施例在與存儲(chǔ)器陣列連接的半導(dǎo)體襯底上具有SRAM陣列及用戶可編程的處理器。
一個(gè)具體實(shí)施例是在半導(dǎo)體襯底上有存儲(chǔ)器陣列及控制器電路，施加電信號(hào)引起各種載流子移動(dòng)過(guò)程的集成電路元件。另一具體實(shí)施例為一種制造集成電路元件的方法，其通過(guò)提供半導(dǎo)體襯底，在襯底上形成存儲(chǔ)器陣列，及提供與存儲(chǔ)器陣列連接的控制器電路實(shí)現(xiàn)。一種方法實(shí)例包括向存儲(chǔ)器陣列施加電信號(hào)以引起不同載流子移動(dòng)過(guò)程，達(dá)到編程存儲(chǔ)器陣列內(nèi)數(shù)據(jù)之目的。
各種具體實(shí)施例可經(jīng)由不同的載流子移動(dòng)過(guò)程提高、降低及重設(shè)一個(gè)或多個(gè)單元的門限電壓。例如，門限電壓經(jīng)由溝道熱電子(CHE)注入或溝道初始二級(jí)電子(CHISEL)注入升高，門限電壓經(jīng)帶間隧道效應(yīng)熱空穴(BTBTHH)注入降低，及門限電壓經(jīng)溝道擦除操作重設(shè)。


圖1為具有存儲(chǔ)器陣列的集成電路的方框圖，其中存儲(chǔ)器陣列根據(jù)不同數(shù)據(jù)使用模式存儲(chǔ)數(shù)據(jù)；圖2為具有存儲(chǔ)器陣列的單芯片系統(tǒng)(system-on-a-chip))的方框圖，其中存儲(chǔ)器陣列根據(jù)不同數(shù)據(jù)使用模式存儲(chǔ)數(shù)據(jù)；圖3為非易失性電荷存儲(chǔ)單元的方框圖，其中非易失性電荷存儲(chǔ)單元經(jīng)不同載流子移動(dòng)過(guò)程進(jìn)行數(shù)據(jù)編程；圖4為閃速存儲(chǔ)器單元的布局，其中閃速存儲(chǔ)器經(jīng)不同載流子移動(dòng)過(guò)程進(jìn)行數(shù)據(jù)編程；圖5A及圖5B說(shuō)明經(jīng)一種載流子移動(dòng)過(guò)程進(jìn)行存儲(chǔ)器單元的編程；圖6A及圖6B說(shuō)明經(jīng)另一種載流子移動(dòng)過(guò)程進(jìn)行存儲(chǔ)器單元編程；圖7說(shuō)明擦除過(guò)程；圖8示出了以不同偏壓進(jìn)行圖7的擦除過(guò)程；圖9及圖10示出了利用載流子移動(dòng)過(guò)程進(jìn)行存儲(chǔ)器單元的多電荷存儲(chǔ)區(qū)的編程；圖11及圖12示出了經(jīng)另一種載流子移動(dòng)過(guò)程進(jìn)行存儲(chǔ)器單元的多電荷存儲(chǔ)區(qū)的編程；圖13示出了通過(guò)不同載流子移動(dòng)過(guò)程切換特定存儲(chǔ)器單元的編程的擦除程序；圖14A說(shuō)明二個(gè)狀態(tài)的門限電壓狀態(tài)；圖14B至圖14D說(shuō)明至少四個(gè)狀態(tài)的門限電壓狀態(tài)；及圖15為集成電路的詳細(xì)圖示，包括經(jīng)不同載流子移動(dòng)過(guò)程存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器陣列。
主要元件符號(hào)說(shuō)明102，202 存儲(chǔ)器陣列100，200 集成電路103，203 外圍電路204 SRAM存儲(chǔ)器205 用戶可編程處理器300 半導(dǎo)體襯底301 第一溝道端點(diǎn)302 第二溝道端點(diǎn)303 柵結(jié)構(gòu)310 第一介質(zhì)層311 區(qū)域電荷陷獲結(jié)構(gòu)312 第二介質(zhì)層305，315 區(qū)域BL1-BL3 位線401，402，403埋藏式擴(kuò)散線404，405，406導(dǎo)電線WL1-WL3 字線901，1001，1101，1201第一位902，1002，1102，1202第二位1500 存儲(chǔ)器陣列1501 列解碼器1502 字線1503 行解碼器
1504位線1505總線1506方塊1507數(shù)據(jù)總線1509狀態(tài)機(jī)1511數(shù)據(jù)輸入結(jié)構(gòu)1512數(shù)據(jù)輸出線具體實(shí)施方式
圖1說(shuō)明本發(fā)明技術(shù)的一個(gè)具體實(shí)施例，一種包括用于代碼閃速存儲(chǔ)器及數(shù)據(jù)閃速存儲(chǔ)器的存儲(chǔ)器陣列102的集成電路100。因此，用于代碼閃速存儲(chǔ)器及用于數(shù)據(jù)閃速存儲(chǔ)器的數(shù)據(jù)可以同時(shí)存儲(chǔ)于單一存儲(chǔ)器陣列，而不是在不同的存儲(chǔ)器陣列或在不同集成電路上。集成電路100可以甚至具有多個(gè)存儲(chǔ)器陣列，每個(gè)存儲(chǔ)器陣列能夠供代碼閃速存儲(chǔ)器及供數(shù)據(jù)閃速存儲(chǔ)器陣列同時(shí)存儲(chǔ)數(shù)據(jù)。集成電路100上的外圍電路103包括代碼及數(shù)據(jù)閃速控制器，控制器執(zhí)行用于對(duì)應(yīng)代碼閃速存儲(chǔ)器及數(shù)據(jù)閃速存儲(chǔ)器用途的數(shù)據(jù)使用模式的第一及第二操作算法。陣列102內(nèi)的存儲(chǔ)器單元具有基本上相同的結(jié)構(gòu)，不論存儲(chǔ)器單元是否根據(jù)第一或第二操作算法進(jìn)行數(shù)據(jù)存儲(chǔ)。第一及第二操作算法不同，以有效地支持單一集成電路元件里不同的數(shù)據(jù)使用模式。
圖1所示的集成電路可包括其他未示于圖中的組件。例如，圖2說(shuō)明具有用于代碼閃速存儲(chǔ)器及數(shù)據(jù)閃速存儲(chǔ)器的存儲(chǔ)器陣列202的單芯片系統(tǒng)(SOC)集成電路200，及圖1所述代碼及數(shù)據(jù)閃速控制器的外圍電路203。集成電路200也包括SRAM存儲(chǔ)器204及用戶可編程處理器205(例如通用處理器或數(shù)字信號(hào)處理器)。其他組件(未示出)，例如數(shù)據(jù)及指令總線、輸入/輸出通訊電路、場(chǎng)可編程邏輯陣列等可以形成于相同的芯片上。在其他具體實(shí)施例里，存儲(chǔ)器陣列202的控制器可以利用處理器205、特殊用途邏輯，或其組合實(shí)施而得。
圖3說(shuō)明根據(jù)各具體實(shí)施例適用于存儲(chǔ)器陣列的存儲(chǔ)器單元結(jié)構(gòu)。形成于半導(dǎo)體襯底300內(nèi)的存儲(chǔ)器單元結(jié)構(gòu)包括作為源極或漏極的第一溝道端點(diǎn)301、作為源極或漏極的第二溝道端點(diǎn)302，及位于第一溝道端點(diǎn)301及第二溝道端點(diǎn)302之間的溝道區(qū)。電荷存儲(chǔ)結(jié)構(gòu)包括第一介質(zhì)層310、區(qū)域電荷陷獲結(jié)構(gòu)311，及覆蓋溝道區(qū)且部分覆蓋第一溝道端點(diǎn)301及第二溝道端點(diǎn)302的第二介質(zhì)層312。柵結(jié)構(gòu)303覆蓋電荷存儲(chǔ)結(jié)構(gòu)。一些具體實(shí)施例里，第一介質(zhì)層310的厚度大于約1nm但小于約20nm，更佳為大約6或7nm。第二介質(zhì)層312在一些具體實(shí)施例里的尺寸相仿。在另一例示性具體實(shí)施例里，第一介質(zhì)層310，區(qū)域電荷陷獲結(jié)構(gòu)311及第二介質(zhì)層312的厚度分別為55埃，60埃及90埃。
典型的陣列實(shí)施例里，第一溝道端點(diǎn)301經(jīng)位線連接至電壓VS，第二溝道端點(diǎn)302經(jīng)另一位線連接至電壓VD，而柵結(jié)構(gòu)303經(jīng)字線連接至電壓VG。已經(jīng)形成溝道區(qū)的襯底連接至電壓VB。存儲(chǔ)器陣列的操作算法施加電壓或偏壓給這些端點(diǎn)以進(jìn)行編程、擦除及讀取操作。
電荷存儲(chǔ)結(jié)構(gòu)包括一層如具體實(shí)施例所述延伸溝道寬度的氮化硅層，該氮化硅層存儲(chǔ)區(qū)域電荷陷獲的數(shù)據(jù)。在其他具體實(shí)施例里，除氮化硅以外的電荷陷獲材料也可以使用，例如氧化鋁(Al2O3)、氧化鉌(HfOx)、氧化鎬(ZrOx)或其他金屬氧化物也可以用以形成存儲(chǔ)器單元。同樣地，在其他具體實(shí)施例里，電荷陷獲材料可以是并不延伸于溝道上的整個(gè)寬度，包括例如相鄰于第一溝道端點(diǎn)301的電荷陷獲材料區(qū)袋及相鄰于第二溝道端點(diǎn)302的電荷陷獲材料區(qū)袋。
如圖3所示，區(qū)域電荷陷獲使得電荷存于區(qū)域305及區(qū)域315中的一個(gè)單一電荷存儲(chǔ)區(qū)，或是區(qū)域305，315兩個(gè)區(qū)域，使每個(gè)單元具多個(gè)電荷存儲(chǔ)區(qū)。根據(jù)用于不同數(shù)據(jù)使用模式或用于多重單元操作的第一及第二操作算法，電荷進(jìn)出存儲(chǔ)器陣列的存儲(chǔ)器單元里的區(qū)域電荷陷獲區(qū)域。在其他具體實(shí)施例里，電荷存儲(chǔ)結(jié)構(gòu)可以包括浮動(dòng)?xùn)拧?br> 圖4為如圖3所示的存儲(chǔ)器單元陣列的布局。圖4所示的存儲(chǔ)器陣列包括位線BL1-BL3，包括在第一方向上實(shí)質(zhì)彼此平行配置的埋藏?cái)U(kuò)散線401，402及403。電荷存儲(chǔ)結(jié)構(gòu)(未示出)形成于襯底上數(shù)條埋藏式擴(kuò)散線之間。包括導(dǎo)電線404，405，406的字線WL1-WL3重疊于電荷存儲(chǔ)結(jié)構(gòu)上，并且在第二方向上實(shí)質(zhì)彼此平行，其中第二方向與第一方向垂直。陣列里的存儲(chǔ)器單元利用三井技術(shù)或其他技術(shù)形成，得以在襯底內(nèi)的溝道區(qū)施加偏壓，如一些具體實(shí)施例的操作算法所需。因此，舉例而言，存儲(chǔ)器陣列分成數(shù)組單元，該單元組具有用于所選操作算法的數(shù)量及配置(字線，區(qū)段等)。每個(gè)單元組形成于獨(dú)立的p型井。獨(dú)立的p-型井形成于p-型襯底的深n-型井里面。在該三井結(jié)構(gòu)里，獨(dú)立p-型井必要時(shí)可供存儲(chǔ)器陣列的操作。在一些具體實(shí)施例里，陣列布局包括隔離結(jié)構(gòu)，例如STI(淺槽隔離)隔離結(jié)構(gòu)。在一些具體實(shí)施例里，陣列布局包括連通用的接觸及金屬線。
圖4中標(biāo)記為單元A，單元B，單元C及單元D的存儲(chǔ)器單元是形成位線、電荷存儲(chǔ)結(jié)構(gòu)及字線的過(guò)程步驟的結(jié)構(gòu)。存儲(chǔ)器單元通過(guò)顯示每個(gè)單元存儲(chǔ)二位的垂直分隔線概略說(shuō)明。在其他具體實(shí)施例里，可以存儲(chǔ)每個(gè)單元一位。在另外的具體實(shí)施例里，非易失性存儲(chǔ)器單元里每個(gè)單元存儲(chǔ)二個(gè)以上的位。
一組過(guò)程步驟用以形成存儲(chǔ)器陣列，以致形成存儲(chǔ)器陣列的多個(gè)位線及形成存儲(chǔ)器陣列的多個(gè)字線。根據(jù)一組過(guò)程步驟形成位線及字線時(shí)，位線及字線的大小必要時(shí)可以通過(guò)簡(jiǎn)單改變掩模的外觀尺寸而改變，但不用改變形成陣列的過(guò)程步驟。在具有多重陣列的具體實(shí)施例里，多重陣列里也通過(guò)過(guò)程步驟形成陣列隔離結(jié)構(gòu)及陣列間隔。在一些具體實(shí)施例里，多重陣列之間的陣列隔離結(jié)構(gòu)及間隔也可以改變，而不改變過(guò)程步驟。
在多重陣列的具體實(shí)施例里，過(guò)程步驟也同時(shí)在多重存儲(chǔ)器陣列里形成電荷存儲(chǔ)結(jié)構(gòu)，使得陣列里的存儲(chǔ)器單元可以基本上相同，例如可以形成不同厚度的存儲(chǔ)器單元或不同介質(zhì)層組合。
集成電路的控制器可執(zhí)行數(shù)據(jù)使用的第一及第二模式或多重單元操作的操作算法。在本發(fā)明的具體實(shí)施例里，數(shù)據(jù)使用的第一及第二模式分別對(duì)應(yīng)數(shù)據(jù)閃速存取及代碼閃速存取。圖5A，圖5B，圖6A及圖6B說(shuō)明引起不同載流子移動(dòng)過(guò)程以編程數(shù)據(jù)的第一及第二操作算法。根據(jù)該具體實(shí)施例，存儲(chǔ)器單元結(jié)構(gòu)基本上相同，不論編程存儲(chǔ)器單元數(shù)據(jù)的載流子移動(dòng)是否特殊。用于例如數(shù)據(jù)閃速存取的數(shù)據(jù)使用模式的代表性第一操作算法對(duì)應(yīng)典型用于PHINES機(jī)構(gòu)的操作算法，但是在各具體實(shí)施例里則用于多重載流子移動(dòng)過(guò)程。
根據(jù)該第一操作算法，利用帶間隧道效應(yīng)感應(yīng)熱空穴注入完成編程。因此，如圖5A所示，左側(cè)位通過(guò)施加六伏特給源極、施加零伏特給漏極、施加負(fù)五伏特給柵極而襯底接地的方式進(jìn)行編程。這誘導(dǎo)具有足以跳越隧穿介質(zhì)層的能量的熱空穴進(jìn)入位于存儲(chǔ)器單元的左側(cè)電荷陷獲結(jié)構(gòu)。如圖5B所示，右側(cè)位通過(guò)施加六伏特給漏極、零伏特給源極、負(fù)五伏特給柵極而襯底接地的方式進(jìn)行編程。此誘導(dǎo)具有足以跳越隧穿介質(zhì)層的能量的熱空穴進(jìn)入存儲(chǔ)器單元右側(cè)電荷陷獲結(jié)構(gòu)。根據(jù)利用反向讀取操作的操作算法讀取二位。反向讀取例如包括當(dāng)讀取左側(cè)位時(shí)，施加1.6V讀取電壓給右側(cè)。同理，當(dāng)讀取右側(cè)位時(shí)，施加1.6V讀取電壓給左側(cè)。其他編程及擦除技術(shù)也可以用于實(shí)施于PHINES型存儲(chǔ)器單元的操作算法，如美國(guó)專利第6,690,601號(hào)所述。其他存儲(chǔ)器單元及其他操作算法也可以使用。
用于例如代碼閃速存取的數(shù)據(jù)使用模式的代表性第二操作算法對(duì)應(yīng)典型用于每單元二位的NROM結(jié)構(gòu)的操作算法，但是在其他具體實(shí)施例其用于多重載流子移動(dòng)過(guò)程。
根據(jù)該第二操作算法，利用溝道初始二級(jí)電子(CHISEL)注入完成編程。因此，如圖6A所示，左側(cè)位通過(guò)施加五伏特給源極、施加零伏特給漏極、施加十伏特給柵極而負(fù)三伏特給襯底的方式進(jìn)行編程。此誘導(dǎo)襯底內(nèi)具有足以跳越隧穿介質(zhì)層的能量的二級(jí)熱電子進(jìn)入位于存儲(chǔ)器單元左側(cè)的電荷陷獲結(jié)構(gòu)。如圖6B所示，右側(cè)位通過(guò)施加五伏特給漏極、零伏特給源極、十伏特給柵極及負(fù)三伏特給襯底的方式進(jìn)行編程。此誘導(dǎo)具有足以跳越隧穿介質(zhì)層的能量的熱電子進(jìn)入位于存儲(chǔ)器單元右側(cè)的電荷陷獲結(jié)構(gòu)。根據(jù)利用反向讀取操作的操作算法讀取二位。反向讀取例如包括當(dāng)讀取左側(cè)位時(shí)，施加1.6V讀取電壓給右側(cè)。同理，當(dāng)讀取右側(cè)位時(shí)，施加1.6V讀取電壓給左側(cè)。其他編程及擦除技術(shù)也可以用于實(shí)施于NROM型存儲(chǔ)器單元的操作算法。其他存儲(chǔ)器單元及其他操作算法也可以使用。
利用負(fù)柵極電壓，電場(chǎng)誘導(dǎo)電子隧穿(也公知為F-N穿隧)，其致使電流從柵極隧穿至電荷陷獲結(jié)構(gòu)。擦除操作將二位同時(shí)擦除。不論編程存儲(chǔ)器單元的載流子移動(dòng)過(guò)程為何，該擦除動(dòng)作重新設(shè)定存儲(chǔ)器單元的門限電壓。因此，在存儲(chǔ)器陣列的特定非易失性存儲(chǔ)器單元里切換不同載流子移動(dòng)過(guò)程前，控制器電路的邏輯施加電信號(hào)以對(duì)特定非易失性存儲(chǔ)器單元里進(jìn)行擦除操作。
圖7示出用于通過(guò)在柵極施加相當(dāng)高負(fù)偏壓并且襯底上施加相當(dāng)高正偏壓所引起的擦除操作的電場(chǎng)輔助電子隧穿。存儲(chǔ)器單元內(nèi)的兩位都同時(shí)在所說(shuō)明的實(shí)例中通過(guò)使襯底接地及施加負(fù)21伏特給柵極但使源極及漏極浮動(dòng)的方式進(jìn)行擦除。其他可能的偏壓例如包括施加10伏特給襯底及負(fù)11伏特給柵極，但使源極及漏極浮動(dòng)；使柵極接地并施加21伏特給襯底，但使源極及漏極浮動(dòng)。
圖8示出圖7當(dāng)襯底接地但源極及漏極浮動(dòng)的擦除過(guò)程。圖中的不同曲線對(duì)應(yīng)施加給柵極的不同偏壓。柵極上負(fù)偏壓大小增加時(shí)，使存儲(chǔ)器單元達(dá)平衡的時(shí)間便縮短。因此，當(dāng)柵極偏壓從負(fù)18伏特變動(dòng)到負(fù)21伏特時(shí)，門限電壓便從零迅速地升到平衡門限電壓。不曾用過(guò)的存儲(chǔ)器單元的開(kāi)始門限電壓為0伏特。
圖9及圖10示出根據(jù)圖5A及圖5B的載流子移動(dòng)過(guò)程，將空穴加到電荷陷獲結(jié)構(gòu)的編程過(guò)程。圖9示出一部份存儲(chǔ)器單元的編程。圖10示出另一部份存儲(chǔ)器單元的編程。圖9及圖l0共用相同的電壓X軸，以便比較存儲(chǔ)器單元不同部分的編程。然而，圖9及圖10的時(shí)間軸不同，說(shuō)明編程第一位及編程第二位的速度不同。圖9的時(shí)間軸從0到200微秒。圖10的時(shí)間軸為0到100微秒。圖9及圖10中的不同點(diǎn)代表不同位，雖然如果利用多重單元算法，則每個(gè)點(diǎn)實(shí)際上可以存儲(chǔ)多個(gè)位。圖9顯示第一位901及第二位902的曲線。圖10顯示第一位1001及第二位1002的曲線。
二個(gè)位開(kāi)始時(shí)處于被擦除的狀態(tài)。圖9里，第一位被編程。由于反向讀取的第二位效應(yīng)，因此門限電壓不僅因被編程位降低，而且也因其他保持被擦除狀態(tài)的位降低。在編程第一位后，與第一位有關(guān)的門限電壓從3伏特降到約1.6伏特，而與第二位有關(guān)的門限電壓從3伏特降到約2.3伏特。圖10里，第二位被編程。與第一及第二位二者有關(guān)的門限電壓降到1.2伏特。如果第二位繼續(xù)編程，則與第一位有關(guān)及與第二位有關(guān)的門限電壓繼續(xù)下降，雖然與第二位有關(guān)的門限電壓下降更快。如圖9及圖10的時(shí)間軸所示，編程第二位比編程第一位更快。
圖11及圖12示出根據(jù)圖6A及圖6B所示的載流子移動(dòng)過(guò)程，將電子加到電荷陷獲結(jié)構(gòu)的編程過(guò)程。圖11示出存儲(chǔ)器單元的一部份的編程。圖12示出存儲(chǔ)器單元的另一部份的編程。圖11及圖12也共用同一電壓軸，以便比較不同存儲(chǔ)器單元部分的編程。圖11及圖12的時(shí)間軸皆為0-0.5微秒。圖11及圖12的不同點(diǎn)表示不同的位，雖然利用多重單元運(yùn)算，每個(gè)點(diǎn)實(shí)際上可能存儲(chǔ)多個(gè)位。圖11顯示第一位1101及第二位1102的曲線。圖12顯示第一位1201及第二位1202。
二個(gè)位開(kāi)始時(shí)處于被擦除狀態(tài)。圖11里，第一位被編程。由于反向讀取的第二位效應(yīng)，因此門限電壓不僅對(duì)于被編程位升高，而且也因其他保持被擦除狀態(tài)的位升高。在編程第一位后，與第一位有關(guān)的門限電壓從3伏特升到約4.7伏特，而與第二位有關(guān)的門限電壓從3伏特升到約3.5伏特。圖12里，第二位被編程。與第一及第二位二者有關(guān)的門限電壓升到5.0伏特。
圖13示出類似圖8所示的擦除程序。然而，不同于圖8的擦除程序，圖13的擦除程序在通過(guò)空穴或電子編程的存儲(chǔ)器單元上進(jìn)行。通過(guò)空穴編程的單元的門限電壓及通過(guò)電子編程的單元的門限電壓在約一到十秒后會(huì)收斂至約3V。
圖15為支持不同載流子移動(dòng)以進(jìn)行編程，例如代碼及數(shù)據(jù)閃速存儲(chǔ)器或多重單元操作的集成電路的簡(jiǎn)化方框圖。集成電路包括利用用于代碼存儲(chǔ)的區(qū)域電荷陷獲存儲(chǔ)器單元實(shí)施的存儲(chǔ)器陣列1500。列解碼器1501連接多個(gè)沿著存儲(chǔ)器陣列1500的列向排置的字線1502。行解碼器1503連接多個(gè)沿著存儲(chǔ)器陣列1500的行向排置的位線1504?？偩€1505提供位址給行解碼器1503及列解碼器1501。方塊1506的感應(yīng)放大器及數(shù)據(jù)輸入結(jié)構(gòu)經(jīng)由數(shù)據(jù)總線1507連接到行解碼器1503。數(shù)據(jù)經(jīng)數(shù)據(jù)輸入線1511從集成電路上的輸入/輸出端口或從集成電路內(nèi)/外的其他數(shù)據(jù)源提供給方塊1506的數(shù)據(jù)輸入結(jié)構(gòu)。數(shù)據(jù)經(jīng)數(shù)據(jù)輸出線1512從方塊1506的檢測(cè)放大器提供給集成電路上的輸入/輸出端口，或提供給集成電路內(nèi)或外的其他數(shù)據(jù)目的。
芯片上也包括用于控制讀取、編程及擦除陣列1500內(nèi)存儲(chǔ)器單元的機(jī)制。這些機(jī)制包括參與元件操作的讀取/擦除/編程電壓源(例如包括電荷泵電路、電壓調(diào)節(jié)器、電分配器等)，如連接集成電路上其他電路的方塊1509所示。在各實(shí)施例里，可利用公知技術(shù)如電荷泵、電壓調(diào)節(jié)器、電壓分配器等實(shí)施供應(yīng)電壓來(lái)源，以在讀取、擦除及編程過(guò)程中提供各種電壓，包括負(fù)電壓。
狀態(tài)機(jī)1509可以是公知的特殊用途邏輯電路。在其他具體實(shí)施例里，控制器包括可在相同集成電路上實(shí)施的通用處理器，執(zhí)行電腦程序以控制元件的操作。特殊用途的邏輯電路及通用處理器的組合可以作為狀態(tài)機(jī)。
圖14A，圖14B，圖14C及圖14D分別為對(duì)應(yīng)1位、2位、3位及4位的起始狀態(tài)示意圖。圖14A示出二重起始狀態(tài)操作的示意圖。其有二個(gè)狀態(tài)，1狀態(tài)1401及0狀態(tài)1402。圖14B示出四重門限電壓狀態(tài)操作的示意圖。其有四個(gè)狀態(tài)11狀態(tài)1411，10狀態(tài)1412，01狀態(tài)1413，00狀態(tài)1414。圖14C示出8重門限電壓操作的示意圖。其有八個(gè)狀態(tài)，其中四個(gè)示于圖中111狀態(tài)1421，110狀態(tài)1422，001狀態(tài)1423及000狀態(tài)1424。圖14D示出15重門限電壓操作的示意圖。其有十五個(gè)狀態(tài)，其中四個(gè)狀態(tài)示圖中1111狀態(tài)1431，1110狀態(tài)1432，0001狀態(tài)1433及0000狀態(tài)1434。圖14B，圖14C及圖14D的起始狀態(tài)示意圖顯示用于多重單元，在電荷存儲(chǔ)結(jié)構(gòu)的每個(gè)電荷存儲(chǔ)區(qū)域各種可能的實(shí)施。不同的載流子移動(dòng)過(guò)程可以用于門限電壓區(qū)域的不同部分。例如經(jīng)空穴注入進(jìn)行編程的載流子移動(dòng)過(guò)程可以以較低門限電壓編程起始狀態(tài)，經(jīng)電子注入進(jìn)行編程的載流子移動(dòng)過(guò)程可以以較高門限電壓編程起始狀態(tài)，而重設(shè)操作可以中間門限電壓編程起始狀態(tài)。
雖然本發(fā)明已參照較佳實(shí)施例加以描述，應(yīng)該理解的是，本發(fā)明并不限于其詳細(xì)描述的內(nèi)容。替換及修改已在前述中建議，并且其他替換及修改是本領(lǐng)域的技術(shù)人員容易想到的。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實(shí)質(zhì)上相同于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā)明實(shí)質(zhì)上相同結(jié)果的皆不脫離本發(fā)明的精神范圍。因此，所有這些替換及修改皆落入在發(fā)明所附的權(quán)利要求書及其等價(jià)界定的范圍中。
權(quán)利要求
1.一種集成電路元件，包括半導(dǎo)體襯底；位于襯底上的存儲(chǔ)器陣列，其中該存儲(chǔ)器陣列包括多個(gè)電荷存儲(chǔ)、非易失性存儲(chǔ)器單元，該非易失性存儲(chǔ)器單元根據(jù)所施加的電信號(hào)存儲(chǔ)數(shù)據(jù)，該電信號(hào)至少引起第一載流子移動(dòng)過(guò)程以編程存儲(chǔ)器陣列的數(shù)據(jù)或引起第二載流子移動(dòng)過(guò)程以編程存儲(chǔ)器陣列的數(shù)據(jù)；及控制器電路，連接至存儲(chǔ)器陣列，其中該控制器電路包括邏輯，用以施加引起該第一載流子移動(dòng)過(guò)程的電信號(hào)以編程存儲(chǔ)器陣列中數(shù)據(jù)以及施加引起該第二載流子移動(dòng)過(guò)程的電信號(hào)以編程存儲(chǔ)器陣列中的數(shù)據(jù)。
2.如權(quán)利要求1所述的集成電路元件，其中就數(shù)據(jù)使用的第一模式而言，該邏輯施加電信號(hào)以引起該第一載流子移動(dòng)過(guò)程；就數(shù)據(jù)使用的第二模式而言，邏輯施加第二電信號(hào)以引起該第二載流子移動(dòng)過(guò)程。
3.如權(quán)利要求1所述的集成電路元件，其中該存儲(chǔ)器陣列具有門限電壓范圍，該邏輯施加電信號(hào)以在該門限電壓范圍的第一部分內(nèi)引起該第一載流子移動(dòng)方式，及該邏輯施加電信號(hào)以在該門限電壓范圍的第二部分內(nèi)引起該第二載流子移動(dòng)方式。
4.如權(quán)利要求1所述的集成電路元件，其中為了在該存儲(chǔ)器陣列的特定非易失性存儲(chǔ)器單元內(nèi)切換該第一載流子移動(dòng)過(guò)程及該第二載流子移動(dòng)過(guò)程，該控制器電路的該邏輯施加電信號(hào)以對(duì)特定非易失性存儲(chǔ)器單元進(jìn)行重設(shè)。
5.如權(quán)利要求1所述的集成電路元件，其中該存儲(chǔ)器陣列內(nèi)的該非易失性存儲(chǔ)器單元分別包括位于襯底內(nèi)的第一溝道端點(diǎn)、溝道及第二溝道端點(diǎn)、第一介質(zhì)層、電荷陷獲結(jié)構(gòu)及覆蓋溝道的第二介質(zhì)層，以及柵極端點(diǎn)。
6.如權(quán)利要求1所述的集成電路元件，其中該存儲(chǔ)器陣列中該非易失性存儲(chǔ)器單元分別包括位于襯底內(nèi)的第一溝道端點(diǎn)、溝道及第二溝道端點(diǎn)、第一介質(zhì)層、電荷陷獲結(jié)構(gòu)及覆蓋溝道的第二介質(zhì)層以及柵極端點(diǎn)，且其中該電荷陷獲結(jié)構(gòu)包括氮化硅、氧化鋁(Al2O3)、氧化鉌(HfOx)、氧化鎬(ZrOx)或其他金屬氧化物中的至少一種。
7.如權(quán)利要求1所述的集成電路元件，其中該存儲(chǔ)器陣列中根據(jù)引起該第一載流子移動(dòng)過(guò)程的電信號(hào)存儲(chǔ)數(shù)據(jù)的該非易失性存儲(chǔ)器單元和該存儲(chǔ)器陣列中根據(jù)引起該第二載流子移動(dòng)過(guò)程的電信號(hào)存儲(chǔ)數(shù)據(jù)的該非易失性存儲(chǔ)器單元具有相同的單元結(jié)構(gòu)。
8.如權(quán)利要求1所述的集成電路元件，其中該第一載流子移動(dòng)方式包括通過(guò)空穴注入進(jìn)行編程。
9.如權(quán)利要求1所述的集成電路元件，其中該第一載流子移動(dòng)方式包括通過(guò)帶間隧道效應(yīng)感應(yīng)熱空穴注入進(jìn)行編程。
10.如權(quán)利要求1所述的集成電路元件，其中該第二載流子移動(dòng)方式包括通過(guò)電子注入進(jìn)行編程。
11.如權(quán)利要求1所述的集成電路元件，其中該第二載流子移動(dòng)過(guò)程包括通過(guò)溝道熱電子注入(CHE)進(jìn)行編程。
12.權(quán)利要求1所述的集成電路元件，其中該第二載流子移動(dòng)過(guò)程包括通過(guò)溝道初始二級(jí)電子注入(CHISEL)進(jìn)行編程。
13.如權(quán)利要求1所述的集成電路元件，其中該第一載流子移動(dòng)過(guò)程包括通過(guò)空穴注入進(jìn)行編程，而該第二載流于移動(dòng)過(guò)程包括通過(guò)電子注入進(jìn)行編程。
14.如權(quán)利要求1所述的集成電路元件，其中該第一載流子移動(dòng)過(guò)程包括通過(guò)帶間隧道效應(yīng)感應(yīng)熱空穴注入(BTBTHH)進(jìn)行編程，而該第二載流子移動(dòng)過(guò)程包括通過(guò)溝道初始二級(jí)電子注入(CHISEL)進(jìn)行編程。
15.如權(quán)利要求1所述的集成電路元件，其中該控制器電路位于半導(dǎo)體襯底上。
16.如權(quán)利要求1所述的集成電路元件，其在與該存儲(chǔ)器陣列連接的該半導(dǎo)體襯底上包括SRAM陣列及用戶可編程處理器。
17.如權(quán)利要求1所述的集成電路元件，其中該第一載流子移動(dòng)過(guò)程通過(guò)溝道熱電子注入使至少一個(gè)存儲(chǔ)器單元的門限電壓升高。
18.如權(quán)利要求1所述的集成電路元件，其中該第一載流子移動(dòng)過(guò)程通過(guò)溝道起始襯底熱電子注入使至少一個(gè)存儲(chǔ)器單元的門限電壓升高。
19.如權(quán)利要求1所述的集成電路元件，其中該第二載流子移動(dòng)過(guò)程通過(guò)帶間隧道效應(yīng)感應(yīng)熱空穴注入使至少一個(gè)存儲(chǔ)器單元的門限電壓降低。
20.如專利范圍第1所述的集成電路元件，其中至少一個(gè)存儲(chǔ)器單元的門限電壓經(jīng)溝道擦除操作重設(shè)。
21.如權(quán)利要求1所述的集成電路元件，其中第一載流子移動(dòng)過(guò)程通過(guò)溝道熱電子注入或溝道起始襯底熱電子注入使至少一個(gè)存儲(chǔ)器單元的門限電壓升高，該第二載流子移動(dòng)過(guò)程通過(guò)帶間隧道效應(yīng)感應(yīng)熱空穴注入使至少一個(gè)存儲(chǔ)器單元的門限電壓降低，至少一個(gè)存儲(chǔ)器單元的門限電壓經(jīng)溝道擦除操作進(jìn)行重設(shè)。
22.一種以多重載流子移動(dòng)過(guò)程編程集成電路元件的存儲(chǔ)器陣列內(nèi)數(shù)據(jù)的方法，包括施加電信號(hào)給電荷存儲(chǔ)、非易失性存儲(chǔ)器單元的存儲(chǔ)器陣列，引起第一載流子移動(dòng)方式以編程該存儲(chǔ)器陣列內(nèi)數(shù)據(jù)；及施加電信號(hào)給該電荷存儲(chǔ)、非易失性存儲(chǔ)器單元的存儲(chǔ)器陣列，引起第二載流子移動(dòng)過(guò)程以編程該存儲(chǔ)器陣列內(nèi)數(shù)據(jù)。
23.一種制造集成電路元件的方法，其包括提供半導(dǎo)體襯底；在襯底上形成存儲(chǔ)器陣列，該存儲(chǔ)器陣列包括多個(gè)電荷存儲(chǔ)、非易失性存儲(chǔ)器單元，用以根據(jù)電信號(hào)存儲(chǔ)電荷，該電信號(hào)至少引起第一載流子移動(dòng)過(guò)程以編程該存儲(chǔ)器陣列內(nèi)數(shù)據(jù)及引起第二載流子移動(dòng)過(guò)程以編程該存儲(chǔ)器陣列內(nèi)數(shù)據(jù)；及提供連接該存儲(chǔ)器陣列的控制器電路，該控制器電路包括邏輯，該邏輯施加電信號(hào)以引起該第一載流子移動(dòng)過(guò)程繼而編程該存儲(chǔ)器陣列內(nèi)的數(shù)據(jù)及施加電信號(hào)以引起該第二載流子移動(dòng)過(guò)程繼而編程該存儲(chǔ)器陣列內(nèi)的數(shù)據(jù)。
全文摘要
本發(fā)明公開(kāi)了以不同載流子移動(dòng)編程存儲(chǔ)器陣列。在一個(gè)實(shí)施例里，存儲(chǔ)器單元根據(jù)數(shù)據(jù)使用的模式，例如代碼閃速存儲(chǔ)及數(shù)據(jù)閃速存儲(chǔ)，以特定載流子移動(dòng)進(jìn)行編程。在另一實(shí)施例里，存儲(chǔ)器單元根據(jù)多級(jí)單元結(jié)構(gòu)中欲被編程特定門限電壓狀態(tài)，以特定載流子移動(dòng)編程。
文檔編號(hào)H01L29/792GK1937078SQ20061012129
公開(kāi)日2007年3月28日 申請(qǐng)日期2006年8月24日 優(yōu)先權(quán)日2005年9月23日
發(fā)明者呂函庭, 謝光宇 申請(qǐng)人:旺宏電子股份有限公司