專利名稱：并聯(lián)晶片嵌入式印刷電路板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印刷電路板，特別是涉及一種并聯(lián)晶片嵌入式(parallelchip embedded)印刷電路板及其制造方法。
背景技術(shù)：
隨著電路變得更加密集和高度集成化，電路板上用于安裝無源元件的空間日益缺乏。為了解決這個問題，趨勢是增加電路板中嵌入的元件數(shù)量。在電路板中形成無源元件的方法包括使用目前的基底材料，同時使用銅(Cu)布線，插入聚合物薄片并形成薄膜絕緣體，等等。
在現(xiàn)有技術(shù)中，該方法主要用于將普通無源元件制造成具有薄的形式。但是，傳統(tǒng)的嵌入方法可能出現(xiàn)以下問題。
首先，無源元件必須做薄，以便于將它們嵌入電路板中。將通常由陶瓷材料制成的無源元件做薄，增大了破碎和開裂的危險(圖1(a))。
其次，為了將具有涂層外電極的無源元件插入電路板之后將端子連接于外部，必須利用激光形成通孔。這造成成本增加，并且在嵌入小晶片時，晶片的尺寸可能小于激光打孔的公差，從而使得通過通孔連接是不可能的(圖1(b))。
第三，當(dāng)在電路板制造或處理過程中出現(xiàn)彎曲時，存在內(nèi)部電容器破壞的危險(圖1(c))。
第四，由于能實(shí)現(xiàn)嵌入的晶片的容量通常等于或小于100nF，因此不可能嵌入等于或大于100nF的高容量晶片。
第五，為了將晶片嵌入電路板中，必須形成空洞，并且為了插入幾個晶片，必須形成與晶片數(shù)量相同的空洞，導(dǎo)致加工成本增加。并且，由于一個嵌入式晶片需要兩個通孔，例如，如果一塊面板有1000個模塊，每個模塊中嵌入60個晶片，就需要形成總共120000個通孔。這大大增加了加工成本并延長了制造周期。
第六，當(dāng)對于晶片厚度來說公差較大時，不可能形成激光通孔；并且當(dāng)通孔的寬度與深度之比大于1∶1時，不會恰當(dāng)?shù)匦纬蓪盈B。
與印刷電路板中嵌入式晶片相關(guān)的現(xiàn)有技術(shù)包括，第一，通過激光通孔將嵌入式晶片上的電容器連接外部電極的方法，此方法存在增加制造成本和延長制造時間等問題；第二，將兩個或多個電容器并聯(lián)形成單個元件的工藝，此工藝的局限性是沒有公開的具體工藝將并聯(lián)晶片嵌入電路板。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種并聯(lián)晶片嵌入式印刷電路板及其制造方法，由此可以提高嵌入印刷電路板中的薄晶片的機(jī)械強(qiáng)度，能夠?qū)崿F(xiàn)高容量，嵌入式晶片和外部電路的位置公差可以變小，通孔處的不恰當(dāng)層疊可以避免，以及可以在低成本下進(jìn)行加工。
本發(fā)明的另外特征和優(yōu)點(diǎn)，部分在以下的描述中給出，部分將從說明書中明顯看出，或者可以通過實(shí)施本發(fā)明獲知。
本發(fā)明的一個方面是提供一種并聯(lián)晶片嵌入式印刷電路板的制造方法，該方法包括(a)使用至少一個導(dǎo)電件，通過并聯(lián)其上表面和下表面上具有電極或者電連接件的多個單元晶片以形成并聯(lián)晶片；(b)將并聯(lián)晶片一側(cè)的電極連接到第一塊板；以及(c)將并聯(lián)晶片另一側(cè)的電極連接到第二塊板。
此外，提供一種并聯(lián)晶片嵌入式印刷電路板的制造方法，該方法包括(d)通過將多個單元晶片安裝在與第一塊板連接的至少一個導(dǎo)電件上形成并聯(lián)晶片；(e)將在對應(yīng)于多個單元晶片的位置加工出至少一個空洞的第三塊板堆積到第一塊板上；以及(f)將第二塊板堆積在第三塊板上，并且將多個單元晶片電連接外部電路。
操作(a)或操作(b)還可以包括形成第三塊板，該第三塊板上被加工出對應(yīng)于并聯(lián)晶片尺寸的至少一個空洞，并且優(yōu)選地，該方法還可以包括在操作(b)和操作(c)之間，將第三塊板堆積到第一塊板上，使并聯(lián)晶片插入空洞中。
導(dǎo)電件可以是以下的任何一種或多種導(dǎo)電膏、導(dǎo)電聚合物膜、導(dǎo)電聚合物、雙向?qū)щ妿Ш蛯?dǎo)電環(huán)氧樹脂。第三塊板可以是上面形成有電路的銅覆層(CCL)。形成在第三塊板上的電路，可以優(yōu)選地電連接并聯(lián)晶片。
優(yōu)選地，空洞可以使用機(jī)械鉆孔或刨槽機(jī)(router)加工。
操作(a)到(c)中的任何一個還可以包括在第一塊板或第二塊板上連接并聯(lián)晶片的部分形成一個或多個通孔，并用導(dǎo)電膏填充該通孔?？梢詢?yōu)選的是，每個通孔形成在對應(yīng)于多個單元晶片的位置。
所述方法還可以包括通過將第一塊板或第二塊板壓向并聯(lián)晶片，使多個單元晶片和導(dǎo)電膏電連接。
操作(d)到(f)中的任何一個還可以包括在第一塊板上連接導(dǎo)電件的部分或者在第二塊板上連接多個單元晶片的部分形成一個或多個通孔，并且用導(dǎo)電膏填充該通孔。
所述方法還可以包括，在最后操作之后，從第一塊板或第二塊板的外部增加至少一個具有多個凸點(diǎn)的凸點(diǎn)銅箔，并且通過將該凸點(diǎn)銅箔壓向多個單元晶片而使多個單元晶片電連接該凸點(diǎn)銅箔。優(yōu)選地，多個凸點(diǎn)中的每一個可以形成在對應(yīng)于多個單元晶片的位置。
優(yōu)選地，電極可以形成在單元晶片的左側(cè)和右側(cè)，并且分別電連接到各個電極的部件可以分別連接到單元晶片的上表面和下表面。
本發(fā)明還提供一種具有并聯(lián)晶片嵌入式印刷電路板，包括在其上表面和下表面形成有電極或電連接件的多個單元晶片，電連接多個單元晶片上表面的第一導(dǎo)電件，以及電連接多個單元晶片下表面的第二導(dǎo)電件。
優(yōu)選地，第一導(dǎo)電件可以連接第一塊板，第二導(dǎo)電件可以連接第二塊板。優(yōu)選地，具有與并聯(lián)晶片尺寸對應(yīng)的空洞的第三塊板可以定位在第一塊板和第二塊板之間，并且并聯(lián)晶片插在空洞中。
第三塊板可以是上面形成有電路的銅覆層(CCL)，并且電路可以電連接并聯(lián)晶片。優(yōu)選地，在第一塊板或第二塊板上連接并聯(lián)晶片的部分可以形成一個或多個通孔，并且該通孔可以填充導(dǎo)電膏。優(yōu)選地，每個通孔形成在對應(yīng)于多個單元晶片的位置。
優(yōu)選地，具有多個凸點(diǎn)的至少一個凸點(diǎn)銅箔可以連接到第一塊板或第二塊板的外部，并且多個凸點(diǎn)可以插入第一塊板或第二塊板中。多個凸點(diǎn)中的每一個可以優(yōu)選地形成在對應(yīng)于多個單元晶片的位置。
第一導(dǎo)電件和第二導(dǎo)電件可以是以下的任何一種或多種導(dǎo)電膏、導(dǎo)電聚合物膜、導(dǎo)電聚合物、雙向?qū)щ妿Ш蛯?dǎo)電環(huán)氧樹脂。


結(jié)合附圖，從以下實(shí)施方式的描述中，本發(fā)明的這些和/或其它方面和優(yōu)點(diǎn)將變得清楚和更加容易理解。在附圖中圖1表示現(xiàn)有技術(shù)中的嵌入工藝問題的示意圖；圖2表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的并聯(lián)晶片組成的示意圖；圖3表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的其中電極按上/下結(jié)構(gòu)形成的晶片的示意圖；
圖4表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的用于在第三塊板中形成空洞的方法的示意圖；圖5表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的用于在第一或第二塊板中形成通孔的方法的示意圖；圖6表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的用于制造并聯(lián)晶片嵌入式印刷電路板的方法的流程圖；圖7表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的用于制造并聯(lián)晶片嵌入式印刷電路板的方法的示意圖；圖8表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖；圖9表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖；圖10表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖；圖11表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖；圖12表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖；圖13表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖；圖14表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖。
具體實(shí)施例方式
下面將詳細(xì)參考本發(fā)明的實(shí)施方式，其實(shí)施例表示在附圖中，其中所有附圖中的相同參考數(shù)字表示相同部分。為了解釋本發(fā)明，下面將參考

實(shí)施方式。
本發(fā)明的特征是提供一種低成本下嵌入薄晶片的技術(shù)，其主要特征將在下面說明。
圖2表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的并聯(lián)晶片組成的示意圖。圖2表示單元晶片10和導(dǎo)電件20。為了在對嵌入了晶片的板施加彎曲力時防止晶片的開裂和損壞，本發(fā)明的實(shí)施方式使用導(dǎo)電件20將并聯(lián)的多個單元晶片10嵌入，而不是嵌入單個高容量晶片。
在現(xiàn)有技術(shù)中，待嵌入的晶片的尺寸可能小于激光鉆孔的公差，從而不可能通過通孔實(shí)現(xiàn)電連接。但是，本發(fā)明的實(shí)施方式無論單元晶片10的尺寸如何都能電連接，因?yàn)檫@是將幾個小晶片10并聯(lián)形成一個單獨(dú)的并聯(lián)晶片。
因此，通過利用導(dǎo)電件20形成并聯(lián)晶片，多個單元晶片10的厚度公差可以消除；并且由于激光通孔的寬度可以遠(yuǎn)大于深度，因此還可以解決不恰當(dāng)層疊的問題。
圖3表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的其中電極按上/下結(jié)構(gòu)形成的晶片的示意圖。圖3表示出單元晶片10、電極12和通孔13。本發(fā)明實(shí)施方式中的嵌入式晶片的電極是上/下結(jié)構(gòu)，而不是左右結(jié)構(gòu)。為了在上/下結(jié)構(gòu)中分開電極，內(nèi)電極層通過通孔13連接，具有不同極性的電極12分別形成在上側(cè)和下側(cè)。
但是，具有上/下結(jié)構(gòu)的電極的單元晶片，用于構(gòu)成根據(jù)本發(fā)明特征的并聯(lián)晶片，可以不必按上述方式形成，可以按使電極分別形成在上表面和下表面上的任何其它方式形成。
為了使用諸如圖3所示的單元晶片構(gòu)成諸如圖2所示的并聯(lián)晶片，將多個單元晶片10的上表面和下表面的每個電極電連接。每個電極之間的電連接是利用導(dǎo)電件20實(shí)現(xiàn)的，優(yōu)選的是導(dǎo)電聚合物膜、導(dǎo)電聚合物、雙向?qū)щ妿Ш蛯?dǎo)電環(huán)氧樹脂，等等。
通過將單元晶片10排列在導(dǎo)電件20上，切割以形成并聯(lián)晶片，并且隨后插入板中，可以將高容量的晶片嵌入板中。而且，通過將導(dǎo)電件20連接到單元晶片的上表面和下表面，導(dǎo)電件20消除多個單元晶片的厚度公差，并且并聯(lián)晶片的機(jī)械強(qiáng)度可以通過連接在上表面和下表面的導(dǎo)電件20改進(jìn)。
圖4表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的、在第三塊板中形成空洞的方法的示意圖。圖4表示板50、空洞52和鉆頭54。為了根據(jù)本發(fā)明的實(shí)施方式將并聯(lián)晶片嵌入印刷電路板中，在板50上嵌入并聯(lián)晶片的部分形成空洞52，并且堆積板，從而將并聯(lián)晶片插入空洞52中。
使用機(jī)械鉆床或刨槽機(jī)可以形成根據(jù)本發(fā)明實(shí)施方式的空洞52。因此，與使用激光使晶片和外部電路之間電連接的現(xiàn)有方法相比，可以明顯降低成本。
即，當(dāng)使用通過連接幾個或幾十個單元晶片構(gòu)成的單獨(dú)并聯(lián)晶片時，可以通過單獨(dú)一輪鉆孔而不是幾輪或幾十輪激光鉆孔實(shí)現(xiàn)單元晶片與外部電路的電連接。并且，由于鉆孔的尺寸對應(yīng)于幾倍或幾十倍的單元晶片尺寸，因此可以通過很低精度的鉆孔形成令人滿意的空洞52。
這樣，由于現(xiàn)有技術(shù)中依賴激光鉆孔的工藝可以使用機(jī)械鉆孔或刨槽機(jī)54實(shí)現(xiàn)，因此可以減小與激光加工相關(guān)的成本。而且，如圖4所示，可以使用機(jī)械鉆孔或刨槽機(jī)54一次加工幾塊板，從而進(jìn)一步降低成本。即，一次可以嵌入多個晶片，而不必加工與嵌入式晶片數(shù)量相同的輪次，從而可以在低成本下進(jìn)行加工。
但是，本發(fā)明并不限于使用機(jī)械鉆孔或刨槽機(jī)形成空洞的情況?？梢岳斫獾氖牵部梢允褂闷渌愋偷你@孔工具獲得所需精度的空洞。
圖5表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的、在第一或第二塊板中形成通孔的方法的示意圖。圖5表示出了板30、通孔32和導(dǎo)電膏34。
為了降低成本，在本發(fā)明的實(shí)施方式中，嵌入式晶片與外部電路之間的電連接不是依賴激光通孔，而是在板30中加工出通孔32并填充導(dǎo)電膏34，以形成外部電路與嵌入式晶片之間的電連接通道。由于通孔32是并聯(lián)晶片的電連接通道，并聯(lián)晶片中連接多個單元晶片，因此明顯的是，通孔32可以通過足夠精度的機(jī)械鉆孔加工，而不用激光鉆孔。
并且，通過重疊多層板可以一次加工通孔32，如圖4的空洞所示?？梢允褂脵C(jī)械鉆孔的事實(shí)以及可以一次加工幾層的事實(shí)，使本發(fā)明實(shí)施方式體現(xiàn)出降低成本的特點(diǎn)。
圖6表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的、制造并聯(lián)晶片嵌入式印刷電路板的方法的流程圖，圖7表示根據(jù)本發(fā)明一個優(yōu)選實(shí)施方式的、制造并聯(lián)晶片嵌入式印刷電路板的方法的示意圖。圖7表示出并聯(lián)晶片1、單元晶片10、導(dǎo)電件20、第一塊板30、第二塊板40、通孔32和42、導(dǎo)電膏34和44、第三塊板50以及空洞52。
本發(fā)明的實(shí)施方式并聯(lián)多個單元晶片10而形成嵌入印刷電路板中的薄的高容量并聯(lián)晶片1，這不但解決了與嵌入式晶片的機(jī)械強(qiáng)度和容量限制相關(guān)的問題，而且通過在先前使用激光鉆孔的加工操作中使用機(jī)械鉆孔或刨槽機(jī)可以降低成本。在形成并聯(lián)晶片1后，基本模式是在其定位在第一塊板30和第二塊板40之間之后將其嵌入。
換言之，上表面和下表面上形成有電極的上/下結(jié)構(gòu)的多個單元晶片10，利用導(dǎo)電件20并聯(lián)連接形成并聯(lián)晶片(操作100)。這里，導(dǎo)電件20可以是導(dǎo)電聚合物膜、導(dǎo)電聚合物、雙向?qū)щ妿Ш蛯?dǎo)電環(huán)氧樹脂中的任何一種，或者是它們的組合。
本發(fā)明實(shí)施方式的導(dǎo)電件不但并聯(lián)聯(lián)接多個單元晶片10，而且還增大并聯(lián)晶片1的機(jī)械強(qiáng)度，解決現(xiàn)有嵌入技術(shù)中所用的薄晶片會被破壞等問題，并且還消除了多個單元晶片的厚度公差，便于并聯(lián)晶片的嵌入。
并且，如下所述，當(dāng)導(dǎo)電件使用膏中含有導(dǎo)電物質(zhì)的類型時，通過施加壓力實(shí)現(xiàn)電連接，因此在嵌入并聯(lián)晶片之后，可以在每個單獨(dú)的單元晶片和外部電路之間形成電連接。
接著，在通過連接多個單元晶片10構(gòu)成的并聯(lián)晶片1的一側(cè)形成的電極連接到第一塊板30(操作110)，另一側(cè)的電極連接到第二塊板40(操作120)。即，并聯(lián)晶片1定位在中間并嵌入印刷電路板中。
這里，優(yōu)選地，將厚度與并聯(lián)晶片1的高度相對應(yīng)的第三塊板50定位在第一塊板30和第二塊板40之間。這里，需要在第三塊板50上形成空洞52，在將并聯(lián)晶片1置于第一塊板30和第二塊板40之間時將并聯(lián)晶片1裝在空洞52中。
即，在形成并聯(lián)晶片1的操作過程中，或者在將并聯(lián)晶片1連接到第一塊板30的操作過程中，可以單獨(dú)形成第三塊板50，其中加工出與并聯(lián)晶片1尺寸對應(yīng)的空洞52(操作102)，并且在將并聯(lián)晶片1連接到第一塊板30之后，可以堆積第三塊板50(操作112)并且將第二塊板40堆放在第三塊板50上面，由此完成并聯(lián)晶片的嵌入。
第三塊板50可以是在一側(cè)或兩側(cè)形成有電路的銅覆層(CCL)。在這種情況下，第三塊板50上所形成的電路與并聯(lián)晶片1的電極可以根據(jù)需要電連接或電絕緣。
在第三塊板50上所形成的空洞52對應(yīng)于封裝并聯(lián)晶片1的空間，并且由于并聯(lián)晶片1是多個單元晶片10的連接，因此其尺寸可以是單元晶片10的尺寸的幾倍到幾十倍。這樣，優(yōu)選地，加工空洞52可以不必使用像現(xiàn)有技術(shù)一樣的激光打孔，而是通過機(jī)械鉆孔或刨槽機(jī)。這種加工方法的差別可以使加工容易并且成本降低，成為本發(fā)明的優(yōu)勢。
在將并聯(lián)晶片1形成在第一塊板30和第二塊板40之間的位置時，需要在第一塊板30或第二塊板40上形成一個或多個通孔32、42，并用導(dǎo)電膏34、44填充該通孔(操作122)。由于通孔32、42是電連接外部電路和并聯(lián)晶片1的通道，因此它們形成在并聯(lián)晶片1連接的部分；并且為了便于進(jìn)行打孔和填充過程，優(yōu)選地它們在連接并聯(lián)晶片1之前形成。
當(dāng)然，根據(jù)本發(fā)明的實(shí)施方式，加工通孔32、42以及填充導(dǎo)電膏34、44不必要在連接并聯(lián)晶片1之前進(jìn)行?？梢岳斫獾氖牵灰梢栽诓⒙?lián)晶片1與第一塊板30或第二塊板40上形成的外部電路之間實(shí)現(xiàn)電連接，這些可以在連接并聯(lián)晶片1之后進(jìn)行。
圖8表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖。圖8表示出并聯(lián)晶片1、單元晶片10、導(dǎo)電件20、第一塊板30、第二塊板40、第三塊板50、通孔32和42、內(nèi)部電路36和46以及外部電路38和48。
在本發(fā)明的另一個實(shí)施方式中，在第一塊板30或第二塊板40上加工出多個通孔32、42，用于分別實(shí)現(xiàn)形成并聯(lián)晶片1的多個單元晶片10與外部電路38、48之間的電連接。這樣，需要在對應(yīng)于多個單元晶片10的位置形成多個通孔32、42。而且，如圖8所示，在與多個通孔32、42對應(yīng)的位置形成外部電路38、48。
當(dāng)然，由于導(dǎo)電件20是導(dǎo)電的，所以圖8本身的組成不需要每個單元晶片10與外部電路38、48之間實(shí)現(xiàn)單獨(dú)電連接，但是當(dāng)導(dǎo)電件使用含有導(dǎo)電物質(zhì)的導(dǎo)電膏時，由于通過施加壓力實(shí)現(xiàn)電連接，所以在嵌入并聯(lián)晶片1之后，可以在每個單元晶片10和外部電路38、48之間實(shí)現(xiàn)電連接。
換言之，雖然在諸如圖8所示的組成中導(dǎo)電件20是不導(dǎo)電的，但當(dāng)?shù)谝粔K板30或第二塊板40被壓向并聯(lián)晶片1時，壓力施加在導(dǎo)電膏上，使其中所含的導(dǎo)電物質(zhì)被壓縮，從而實(shí)現(xiàn)導(dǎo)電。
當(dāng)導(dǎo)電件(雙向?qū)щ娔?也應(yīng)用在通過對諸如圖7所示的組成施加壓力實(shí)現(xiàn)導(dǎo)電的條件下，由于未形成與每個單元晶片10對應(yīng)的通孔，因此單位面積的作用力小于諸如圖8所示的組成，就存在通過施加壓力不可能實(shí)現(xiàn)電連接的可能性。并且，由于單元晶片通過一個通孔與外部電路電連接，因此沒有一個實(shí)質(zhì)數(shù)值用于通過施加壓力形成電連接。
因此，在每個單元晶片10和外部電路38、48之間形成單獨(dú)的電連接時，優(yōu)選地，在對應(yīng)于每個單元晶片10的位置形成通孔32、42并且填充導(dǎo)電膏34、44，此后在第一塊板30或第二塊板40上施加壓力(圖6的操作130)。并且，如圖8所示，內(nèi)部電路36、46和外部電路38、48對應(yīng)于每個單元晶片10和通孔32、42形成。
圖9表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖。圖9表示出并聯(lián)晶片1、單元晶片10、導(dǎo)電件20、第一塊板30、第二塊板40、第三塊板50、通孔32和42、內(nèi)部電路36和46以及外部電路38和48。
甚至在通過施加壓力實(shí)現(xiàn)導(dǎo)電的條件下使用導(dǎo)電件，如同圖8所示的實(shí)施方式，仍然存在不需要連接每個單元晶片10和外部電路38、48的情況下連接并聯(lián)晶片1和外部電路38、48的情況。在這種情況下，除了如圖7所示形成一個通孔的方法外，可以在對應(yīng)于每個單元晶片的位置形成通孔，并且在第一塊板30或第二塊板40上施加壓力可以實(shí)現(xiàn)單元晶片10與外部電路38、48之間的電連接，同時可以形成不對應(yīng)于每個單元晶片的外部電路38、48。
由于加壓過程每個單元晶片施加的作用力大于圖7所示的情況，因此提高了通過施加壓力實(shí)現(xiàn)電連接的可能性。
圖10表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖。圖10表示出并聯(lián)晶片1、單元晶片10、導(dǎo)電件20、第一塊板30、第二塊板40、第三塊板50、凸點(diǎn)銅箔60和凸點(diǎn)62。
此實(shí)施方式的特征在于，當(dāng)并聯(lián)晶片1定位在第一塊板30和第二塊板40之間并嵌入之后，每塊具有多個凸點(diǎn)62的凸點(diǎn)銅箔60，被從第二塊板40和第一塊板30的外部壓向并聯(lián)晶片1，從而使多個單元晶片10和凸點(diǎn)銅箔60電連接(圖6的操作140)。
具有多個凸點(diǎn)62的凸點(diǎn)銅箔(bumped copper foil)是本領(lǐng)域一般技術(shù)人員公知的制品，省略其詳細(xì)解釋。在此實(shí)施方式中，使用每塊具有多個凸點(diǎn)62的凸點(diǎn)銅箔，由此省略了以下過程在第一塊板30或第二塊板40上形成用于嵌入式晶片與外部電路之間電連接的通孔32、42，以及填充導(dǎo)電膏34、44。因此，可以更快地制造晶片嵌入式印刷電路板，并且成本低。
可以理解的是，可以應(yīng)用于第一塊板30和第二塊板40，使凸點(diǎn)銅箔60上突出的多個凸點(diǎn)62可以插入第一塊板30或第二塊板40中以連接到導(dǎo)電件20的、本領(lǐng)域一般技術(shù)人員所公知的任何類型的材料，都包括在本發(fā)明的范圍之內(nèi)。
而且，如圖8和圖9所示，為了使每個單元晶片10電連接凸點(diǎn)銅箔60，優(yōu)選地，在凸點(diǎn)銅箔60上對應(yīng)于并聯(lián)晶片1中所包括的多個單元晶片10的位置形成多個凸點(diǎn)62。
同時，通過根據(jù)本發(fā)明實(shí)施方式的制造并聯(lián)晶片嵌入式印刷電路板的方法制備的印刷電路板，如圖7(b)、圖8、圖9和圖10(b)所示，是其中嵌入有并聯(lián)晶片1的印刷電路板，其中的并聯(lián)晶片1包括第一導(dǎo)電件20，電連接到在上和下表面上形成有電極的多個單元晶片10的上表面電極；以及第二連接件20，電連接多個單元晶片的下表面電極。
圖11表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖，圖12表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路的橫截面圖。圖11和圖12表示出單元晶片10、導(dǎo)電膏22、第一塊板30、第二塊板40、第三塊板50、通孔32和42、外部電路38和48、凸點(diǎn)銅箔60和凸點(diǎn)62。
圖11和圖12表示本發(fā)明的不同實(shí)施方式，其中不是像前面的實(shí)施方式一樣形成并聯(lián)晶片而后嵌入板中，而是在多個單元晶片10制成并聯(lián)晶片的同時裝在板上。
這樣，為了制造如圖11或12所示的并聯(lián)晶片嵌入式印刷電路板，首先將導(dǎo)電膏22涂覆在第一塊板30上作為導(dǎo)電件，其中第一塊板30是CCL板。接著，使用SMT設(shè)備，將多個單元晶片10裝在涂覆有導(dǎo)電膏22的部分形成并聯(lián)晶片，其中多個單元晶片10并聯(lián)對齊。
以下的過程是干燥導(dǎo)電膏22并堆積絕緣板，如同前面的實(shí)施方式一樣。即，將在對應(yīng)于多個單元晶片10的位置加工出空洞的第三塊板50堆積在第一塊板30上，第二塊板40堆積在第三塊板50上，然后將多個單元晶片10電連接外部電路，完成印刷電路板。
單元晶片10和外部電路38、48之間的電連接，如同前面的實(shí)施方式一樣，可以通過鉆通孔32、42并填充導(dǎo)電膏完成，或者通過加壓具有多個凸點(diǎn)62的凸點(diǎn)銅箔60完成。
在圖11中，在第一塊板30上涂覆導(dǎo)電膏22的部分以及第二塊板40上連接多個單元晶片10的部分加工出通孔32、42，并且填充導(dǎo)電膏，從而電連接單元晶片10和外部電路38、48。
在圖12中，凸點(diǎn)銅箔60已經(jīng)連接，在與第一塊板30上涂覆導(dǎo)電膏22的部分以及第二塊板40上連接多個單元晶片10的部分具有一個或多個凸點(diǎn)62，并且加壓使單元晶片10和凸點(diǎn)銅箔60電連接，凸點(diǎn)銅箔60是外部電路38、48。
圖13表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖。圖13表示出單元晶片11、電極14、連接件15a和15b、導(dǎo)電件20、第一塊板30、通孔32、外部電路38、第二塊板40、第三塊板50、凸點(diǎn)銅箔60和凸點(diǎn)62。
在圖13所示的實(shí)施方式中，與圖11和12中涂覆導(dǎo)電膏22的那些不同，在導(dǎo)電件20連接到第一塊板30之后，安裝單元晶片11以形成并聯(lián)晶片。
即，諸如導(dǎo)電帶的導(dǎo)電件20裝到CCL板上，即第一塊板30，并且如同圖11和圖12所示，通過SMT將多個單元晶片11并聯(lián)對齊形成并聯(lián)晶片。
這里，可以使用任何晶片，它們具有形成在上表面和下表面或者左表面和右表面上的電極。但是，當(dāng)使用在左側(cè)和右側(cè)形成電極的晶片時，電極與連接件15a、15b連接，部分連接件15a、15b位于晶片的上表面和下表面，實(shí)現(xiàn)與在上和下表面形成電極的晶片具有等同的形式。
在使用連接件15a、15b實(shí)現(xiàn)與晶片的上和下表面形成電極等同的方式時，本領(lǐng)域一般技術(shù)人員清楚的是，那些連接件15a、15b必須應(yīng)用于由導(dǎo)電物質(zhì)制成的部分15a，而其余部分由絕緣物質(zhì)制成。
如同前面的實(shí)施方式一樣，以下過程用于堆積第三塊板50(絕緣板)，然后加壓具有多個凸點(diǎn)62的凸點(diǎn)銅箔60，從而完成與外部電路的電連接。
在圖11到13所示的實(shí)施方式中，作為導(dǎo)電件20，在CCL板上涂覆導(dǎo)電膏22或粘貼導(dǎo)電帶，而不是使用導(dǎo)電膜或雙向?qū)щ娔さ龋撕笫褂肧MT設(shè)備按并聯(lián)方式對齊晶片形成并聯(lián)晶片，然后在第一塊板30和第二塊板40上形成通孔32并且填充導(dǎo)電膏，或者加壓上面形成多個凸點(diǎn)62的凸點(diǎn)銅箔60，完成電連接。
圖14表示根據(jù)本發(fā)明另一個優(yōu)選實(shí)施方式的并聯(lián)晶片嵌入式印刷電路板的橫截面圖。圖14表示出單元晶片11、電極14、連接件15a和15b、導(dǎo)電件20、第一塊板30、第二塊板40、第三塊板50、凸點(diǎn)銅箔60和凸點(diǎn)62。
圖14所示的實(shí)施方式表示使用單元晶片11制造并聯(lián)晶片嵌入式印刷電路板的情況，其中的單元晶片11，例如典型的MLCC，其左側(cè)和右側(cè)形成電極14。
雖然單元晶片11的電極14形成在左側(cè)和右側(cè)的情況類似于單元晶片11的電極形成在上表面和下表面的情況，但由于晶片的電極形成在不同位置，通過將電極14連接到連接件15a、15b，形成與電極形成在上表面和下表面的情況相同的結(jié)構(gòu)。
在嵌入單元晶片11之后，與外部電路的電連接，如上所述，可以通過在第一塊板30和第二塊板40上形成通孔32并填充導(dǎo)電膏完成，或者通過加壓具有多個凸點(diǎn)62的凸點(diǎn)銅箔60完成。
此實(shí)施方式一般用于MLCC，也可以用于嵌入不同類型的晶片，例如電阻和電感等等。
根據(jù)如上構(gòu)成的本發(fā)明，可以在低成本下將晶片嵌入印刷電路板中，因?yàn)橐淮慰梢郧度攵鄠€單元晶片，并且在加工空洞或通孔時可以使用機(jī)械鉆孔或刨槽機(jī)代替激光鉆孔。同時利用單獨(dú)的多個單元晶片或者作為一個單獨(dú)的并聯(lián)晶片得到優(yōu)異的適用性，因?yàn)榍度肟梢栽诙鄠€實(shí)施方式中執(zhí)行。
并且，由于使用導(dǎo)電件并聯(lián)多個單元晶片，可以消除各個晶片之間的厚度差產(chǎn)生的公差，也可以提高并聯(lián)晶片的機(jī)械強(qiáng)度。此外，通過并聯(lián)容量有限的薄晶片，可以得到高容量(大于100nF)，從而可以以較薄的厚度制造和嵌入晶片。
由于嵌入式晶片和外部電路之間的電連接不是通過形成激光通孔(BVH)和層疊實(shí)現(xiàn)，而是通過機(jī)械加工通孔并填充導(dǎo)電膏實(shí)現(xiàn)的，因此BVH的深度可以大于其寬度，從而可以解決不恰當(dāng)層疊的問題。
雖然已經(jīng)參考特殊實(shí)施例詳細(xì)說明了本發(fā)明的精神，但實(shí)施例僅是用于解釋的目的，并不是限制本發(fā)明。本領(lǐng)域一般技術(shù)人員應(yīng)該認(rèn)識到，在不偏離本發(fā)明的范圍和精神的情況下可以改變或修改這些實(shí)施例。
權(quán)利要求
1.一種制造并聯(lián)晶片嵌入式印刷電路板的方法，所述方法包括(a)使用至少一個導(dǎo)電件，通過并聯(lián)其上表面和下表面形成有電極或電連接件的多個單元晶片而形成并聯(lián)晶片；(b)將并聯(lián)晶片一側(cè)的電極連接到第一塊板；以及(c)將并聯(lián)晶片另一側(cè)的電極連接到第二塊板。
2.一種制造并聯(lián)晶片嵌入式印刷電路板的方法，所述方法包括(d)通過將多個單元晶片安裝在與第一塊板連接的至少一個導(dǎo)電件上而形成并聯(lián)晶片；(e)將在對應(yīng)于多個單元晶片的位置加工出至少一個空洞的第三塊板堆積到第一塊板上；以及(f)將第二塊板堆積在第三塊板上，并且將多個單元晶片與外部電路電連接。
3.根據(jù)權(quán)利要求1所述的方法，其中所述操作(a)或所述操作(b)還包括形成第三塊板，所述第三塊板上被加工出對應(yīng)于并聯(lián)晶片尺寸的至少一個空洞，并且所述方法還包括在所述操作(b)和所述操作(c)之間，將第三塊板堆積到第一塊板上，使并聯(lián)晶片插入所述空洞中。
4.根據(jù)權(quán)利要求1或2所述的方法，其中導(dǎo)電件是以下的任何一種或多種導(dǎo)電膏、導(dǎo)電聚合物膜、導(dǎo)電聚合物、雙向?qū)щ妿Ш蛯?dǎo)電環(huán)氧樹脂。
5.根據(jù)權(quán)利要求2或3所述的方法，其中第三塊板是上面形成有電路的銅覆層。
6.根據(jù)權(quán)利要求5所述的方法，其中形成在第三塊板上的電路與并聯(lián)晶片電連接。
7.根據(jù)權(quán)利要求2或3所述的方法，其中空洞是使用機(jī)械鉆孔或刨槽機(jī)加工的。
8.根據(jù)權(quán)利要求1所述的方法，其中所述操作(a)到(c)中的任何一個還包括在第一塊板上或第二塊板上連接并聯(lián)晶片的部分形成一個或多個通孔，并用導(dǎo)電膏填充該通孔。
9.根據(jù)權(quán)利要求8所述的方法，其中每個通孔形成在與多個單元晶片對應(yīng)的位置。
10.根據(jù)權(quán)利要求8或9所述的方法，還包括通過將第一塊板或第二塊板壓向并聯(lián)晶片，使多個單元晶片和導(dǎo)電膏電連接。
11.根據(jù)權(quán)利要求2所述的方法，其中所述操作(d)到(f)中的任何一個還包括在第一塊板上連接導(dǎo)電件的部分或者在第二塊板上連接多個單元晶片的部分形成一個或多個通孔，并且用導(dǎo)電膏填充該通孔。
12.根據(jù)權(quán)利要求1或2所述的方法，還包括在最后操作之后，從第一塊板或第二塊板的外部增加具有多個凸點(diǎn)的至少一個凸點(diǎn)銅箔，并且通過將該凸點(diǎn)銅箔朝多個單元晶片加壓而使多個單元晶片電連接該凸點(diǎn)銅箔。
13.根據(jù)權(quán)利要求12所述的方法，其中多個凸點(diǎn)中的每一個形成在對應(yīng)于多個單元晶片的位置。
14.根據(jù)權(quán)利要求1或2所述的方法，其中電極形成在單元晶片的左側(cè)和右側(cè)，并且分別電連接到電極的部件分別連接到單元晶片的上表面和下表面。
15.一種具有嵌入式并聯(lián)晶片的印刷電路板，包括在其上表面和下表面上形成有電極或電連接件的多個單元晶片；電連接多個單元晶片的上表面的第一導(dǎo)電件；以及電連接多個單元晶片的下表面的第二導(dǎo)電件。
16.根據(jù)權(quán)利要求15所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中第一導(dǎo)電件連接第一塊板，第二導(dǎo)電件連接第二塊板。
17.根據(jù)權(quán)利要求15所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中第三塊板上具有與并聯(lián)晶片尺寸對應(yīng)的空洞，并且該第三塊板定位在第一塊板和第二塊板之間，使并聯(lián)晶片插在空洞中。
18.根據(jù)權(quán)利要求17所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中第三塊板是上面形成有電路的銅覆層，并且該電路電連接并聯(lián)晶片。
19.根據(jù)權(quán)利要求16所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中在第一塊板上或第二塊板上連接并聯(lián)晶片的部分形成有一個或多個通孔，并且用導(dǎo)電膏填充該通孔。
20.根據(jù)權(quán)利要求19所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中每個通孔形成在與多個單元晶片對應(yīng)的位置。
21.根據(jù)權(quán)利要求16所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中具有多個凸點(diǎn)的至少一個凸點(diǎn)銅箔連接到第一塊板或第二塊板的外部，并且多個凸點(diǎn)插入第一塊板或第二塊板中。
22.根據(jù)權(quán)利要求21所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中多個凸點(diǎn)中的每一個形成在與多個單元晶片對應(yīng)的位置。
23.根據(jù)權(quán)利要求15所述的具有嵌入式并聯(lián)晶片的印刷電路板，其中第一導(dǎo)電件和第二導(dǎo)電件是以下的任何一種或多種導(dǎo)電膏、導(dǎo)電聚合物膜、導(dǎo)電聚合物、雙向?qū)щ妿Ш蛯?dǎo)電環(huán)氧樹脂。
全文摘要
本發(fā)明涉及一種并聯(lián)晶片嵌入式印刷電路板及其制造方法。制造并聯(lián)晶片嵌入式印刷電路板的方法包括(a)使用至少一個導(dǎo)電件，通過并聯(lián)其上表面和下表面形成有電極或電連接件的多個單元晶片形成并聯(lián)晶片；(b)將并聯(lián)晶片一側(cè)的電極連接到第一塊板；以及(c)將并聯(lián)晶片另一側(cè)的電極連接到第二塊板。并聯(lián)晶片可以低成本地嵌入印刷電路板中，因?yàn)榭梢砸淮吻度攵鄠€單元晶片，并且可以在加工空洞或通孔時使用機(jī)械鉆床或刨槽機(jī)替代激光鉆孔。
文檔編號H01L21/48GK1893771SQ200610090468
公開日2007年1月10日 申請日期2006年6月27日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者安鎮(zhèn)庸, 柳彰燮, 曹碩鉉, 金俊成, 曹漢瑞 申請人:三星電機(jī)株式會社