專利名稱：一種防止dgs的像素電極結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種像素電極結(jié)構(gòu)及其制造方法，尤其涉及一種防止DGS的像素電極結(jié)構(gòu)及其制造方法。
背景技術(shù)：
近年來，隨著數(shù)字化電視的普及，傳統(tǒng)的CRT顯示由于其數(shù)字化困難，以及體積大，重量大，有輻射等缺點，已經(jīng)出現(xiàn)了被新一代顯示技術(shù)替代的趨勢，代表性的新顯示技術(shù)有PDP，OLED，LCD等。其中，LCD由于具有重量輕，體積薄，無輻射，耗電量小，顯示分辨率高等優(yōu)點，已開始大量普及，開始成為主流產(chǎn)品。
但是已有的LCD技術(shù)仍然有待提高。LCD顯示技術(shù)的陣列工藝普遍采用背溝道刻蝕(BCE)結(jié)構(gòu)與刻蝕阻斷(ES)結(jié)構(gòu)；其中BCE結(jié)構(gòu)由于其能減少Mask工藝次數(shù)，能減少溝道長度等優(yōu)點，在現(xiàn)階段被普遍采用，同時，為了提高開口率，增加工藝自由度(Margin)，采用了遮光柵(Shield Bar)結(jié)構(gòu)，但是由于在陣列制造工藝過程中，漏電極和Shield Bar之間的耦合作用，誘發(fā)柵線數(shù)據(jù)線短路(DGS)，形成壞點，減少良率，增加了生產(chǎn)成本。
根據(jù)圖1a、圖1b所示現(xiàn)有技術(shù)陣列平面結(jié)構(gòu)圖。該陣列結(jié)構(gòu)包括絕緣襯底；形成在絕緣襯底上的柵線1、柵電極2；形成在柵電極2上的柵絕緣層4；形成在柵絕緣層4的硅島3；漏電極6和源電極7形成在硅島3的上方；數(shù)據(jù)線5與源漏電極的漏電極6為一體結(jié)構(gòu)；鈍化層8形成在源漏電極之上，并覆蓋整個基板；鈍化層過孔9形成源電極7上的鈍化層上；像素電極10通過鈍化層過孔9與源電極7相連；柵線凸出部11與像素電極10共同構(gòu)成存儲電容。
其具體的制作工藝流程如圖2所示。如圖4所示，先在玻璃基板上沉積柵金屬層，通過普通光刻和刻蝕工藝形成柵線1(包括柵極凸出部11)、柵電極2和擋光條2a，如圖3a、3b所示；然后，沉積柵絕緣層4、半導(dǎo)體層(有源層與歐姆接觸層)，通過普通光刻和刻蝕工藝形成有源硅島3，如圖4a、4b所示；之后沉積源漏金屬薄膜，通過普通光刻和刻蝕形成源電極7和漏電極6，如圖5a、5b所示；隨后，沉積鈍化保護膜，并通過普通光刻和刻蝕形成鈍化層過孔9，如圖6a、6b所示；最后沉積像素電極薄膜，并通過光刻形成像素電極10，其中像素電極10通過鈍化層過孔9與漏電極6相連，即完成矩陣結(jié)構(gòu)的制作，如圖1a、1b所示。
上述制造方法及其有該制造方法形成的像素結(jié)構(gòu)，由于Shield Bar和漏電極間會形成電容，柵極與Shield Bar之間也會形成電容，誘發(fā)ESD，造成柵絕緣層被擊穿，形成DGS。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服現(xiàn)有技術(shù)的缺陷，提供一種改良的像素電極結(jié)構(gòu)及其制造方法，能夠有效減少DGS的發(fā)生幾率，能夠增大工藝自由度，減少工藝缺陷，提高成品率。
為了實現(xiàn)上述目的，本發(fā)明提供一種防止DGS的像素電極結(jié)構(gòu)，包括柵線、柵電極、柵絕緣層、半導(dǎo)體層、源漏電極、數(shù)據(jù)線及像素電極，且在漏電極與數(shù)據(jù)線連接處附近下方的半導(dǎo)體層上有一孔道，孔道中漏電極或數(shù)據(jù)線直接與柵絕緣層相連。
其中，所述孔道為長方形，或長方形與半圓形、橢圓形、三角形、圓弧形的結(jié)合。所述柵線、柵電極為AlNd、Al、Cu、Mo、MoW或Cr的單層膜，或者為AlNd、Al、Cu、Mo、MoW或Cr之一或任意所組成的復(fù)合膜。所述柵絕緣層為SiNx、SiOx或SiOxNy的單層膜，或者為SiNx、SiOx、SiOxNy之一或任意所組成的復(fù)合膜。所述源漏電極為Mo、MoW或Cr的單層膜，或者為Mo、MoW、Cr之一或任意組成復(fù)合膜。
為了實現(xiàn)上述目的，本發(fā)明同時也提供一種防止DGS的像素電極結(jié)構(gòu)的制造方法，包括步驟一，在基板上沉積柵金屬薄膜，然后通過掩膜和刻蝕形成柵線和柵電極；步驟二，在完成步驟一的基板上沉積柵絕緣薄膜，半導(dǎo)體薄膜，通過掩膜和刻蝕形成硅島，并同時在后續(xù)步驟形成數(shù)據(jù)線與漏電極連接處的附近位置的半導(dǎo)體層上形成一孔道；步驟三，在完成步驟二的基板上沉積源漏金屬薄膜，通過掩膜和刻蝕形成數(shù)據(jù)線和源漏電極；步驟四，在完成步驟三的基板上沉積鈍化保護薄膜，通過掩膜和刻蝕，形成鈍化層過孔和對溝道的保護；最后，在完成步驟四的基板上沉積像素電極薄膜，通過掩膜和刻蝕形成像素電極并通過過孔使像素電極與源電極接觸導(dǎo)通。
其中，所述步驟一中沉積得到的柵金屬薄膜為Mo/AlNd/Mo或AlNd/Mo金屬的復(fù)合膜，或者AlNd、Al、Cu之一或任意與Mo、MoW、Cr之一或任意所組成的復(fù)合膜。所述步驟二中沉積得到的柵絕緣薄膜為SiNx、SiOx或SiOxNy的單層膜或者SiNx、SiOx、SiOxNy之一或任意所組成的復(fù)合膜。所述步驟三中沉積得到源漏金屬薄膜為Mo、MoW或Cr的單層膜或Mo、MoW、Cr之一或任意組成復(fù)合膜。
本發(fā)明相對于現(xiàn)有技術(shù)，由于在在柵電極和Shield Bar之間的半導(dǎo)體層(包括有源層和歐姆接觸層)形成一個長方形孔道，該孔道使漏電極和ShieldBar之間形成串聯(lián)電容，提高了半導(dǎo)體層的抗擊穿能力，從而減少了DGS的發(fā)生幾率。


圖1a為現(xiàn)有技術(shù)像素結(jié)構(gòu)平面示意圖；圖1b是圖1a中A-A區(qū)域的截面圖；圖2為現(xiàn)有技術(shù)工藝流程圖；圖3a是現(xiàn)有技術(shù)形成柵線、柵電極和擋光條后的平面示意圖；圖3b是圖3a中B-B區(qū)域的截面圖；圖4a是現(xiàn)有技術(shù)形成柵絕緣層和硅島后的平面示意圖；圖4b是圖4a中C-C區(qū)域的截面圖；圖5a是現(xiàn)有技術(shù)形成數(shù)據(jù)線和源漏電極后的平面示意圖；圖5b是圖5a中D-D區(qū)域的截面圖；圖6a是現(xiàn)有技術(shù)形成鈍化層和鈍化層過孔后的平面示意圖；圖6b是圖6a中E-E區(qū)域的截面圖；圖7a顯示了本發(fā)明像素結(jié)構(gòu)平面示意圖；圖7b是圖7a中F-F區(qū)域的截面圖；圖8a是本發(fā)明形成柵線、柵電極和擋光條后的平面示意圖；圖8b是圖8a中G-G區(qū)域的截面圖；圖9a是本發(fā)明形成柵絕緣層、硅島和半導(dǎo)體層上形成長方形孔道后的平面示意圖；圖9b是圖9a中H-H區(qū)域的截面圖；圖10a是本發(fā)明形成數(shù)據(jù)線和源漏電極后的平面示意圖；圖10b是圖10a中I-I區(qū)域的截面圖；圖11a是本發(fā)明形成鈍化層和鈍化層過孔后的平面示意圖；圖11b是圖11a中J-J區(qū)域的截面圖。
圖中標(biāo)記1、柵線；2、柵電極；2a、擋光條；3、硅島；4、柵絕緣層；5、數(shù)據(jù)線；6、漏電極；6a、孔道；7、源電極；8、鈍化層；9、鈍化層過孔；10、像素電極；11、柵線凸出部。
具體實施例方式
如圖7a、7 b所示，本發(fā)明的像素電極結(jié)構(gòu)包括絕緣襯底；形成在絕緣襯底上的柵線1、柵電極2；形成在柵電極2上的柵絕緣層4；形成在柵絕緣層4的硅島3；漏電極6和源電極7形成在硅島3的上方；數(shù)據(jù)線5與源漏電極的漏電極6為一體結(jié)構(gòu)；鈍化層8形成在源漏電極之上，并覆蓋整個基板；鈍化層過孔9形成源電極7上的鈍化層上；像素電極10通過鈍化層過孔9與源電極7相連；柵線凸出部11與像素電極10共同構(gòu)成存儲電容，上述特征均與現(xiàn)有技術(shù)的像素結(jié)構(gòu)相同，其同現(xiàn)有技術(shù)的區(qū)別特征在于數(shù)據(jù)線靠近源電極7連接處下方的半導(dǎo)體層(或硅島3)上有一個孔道6a。孔道6a最好為長方形的規(guī)則形狀，當(dāng)然也可變通為其他形狀，如孔道主題為長方形，兩端附以半圓形、橢圓形、三角形、圓弧形或其他規(guī)則或不規(guī)則形狀。由于該孔道的存在，使得靠近漏電極的數(shù)據(jù)線(或者直接在樓電極上)在半導(dǎo)體層的孔道內(nèi)與柵絕緣層相連，使漏電極和Shield Bar之間形成串聯(lián)電容，提高了半導(dǎo)體層的抗擊穿能力；從而減少了DGS的發(fā)生幾率。
其中，柵線1和柵電極2可為AlNd、Al、Cu、Mo、MoW或Cr的單層膜，還可采用AlNd、Al、Cu中的之一或任意與Mo、MoW或Cr之一或任意所組成的復(fù)合膜，如Mo/AlND/Mo，AlNd/Mo。柵絕緣層3可為SiNx、SiOx或SiOxNy的單層膜或者SiNx、SiOx、SiOxNy之一或任意所組成的復(fù)合膜。源電極7和漏電極可為Mo、MoW或Cr的單層膜，或者為Mo、MoW、Cr之一或任意組成復(fù)合膜。
圖8a至11b給出了本發(fā)明的像素結(jié)構(gòu)的制作工藝流程的一個具體實施方式
。
首先，在玻璃基板上采用磁控濺射方法沉積柵金屬薄膜，柵金屬薄膜采用的為三層結(jié)構(gòu)的Mo/AlND/Mo(400/4000/600)，通過普通光刻和刻蝕工藝形成柵線1(包括柵極凸出部11)、柵電極2和擋光條2a，如圖8a和8b所示；本步驟中的柵金屬薄膜可為AlNd、Al、Cu、Mo、MoW或Cr的單層膜，還可采用AlNd、Al、Cu中的之一或任意與Mo、MoW或Cr之一或任意所組成的復(fù)合膜，如Mo/AlND/Mo，AlNd/Mo。
然后，沉積柵絕緣薄膜(4000的SiNx)、半導(dǎo)體薄膜(包括有源層(1800的非晶硅層)與歐姆接觸層(N+硅層500))，通過普通的掩膜刻蝕形成硅島3，并同時后續(xù)步驟形成數(shù)據(jù)線與漏電極連接位置處下方的半導(dǎo)體上形成一個長方形的孔道6a，并露出半導(dǎo)體層下方的柵絕緣層4，如圖9a、9b所示。
本步驟中的柵極絕緣薄膜可為SiNx、SiOx或SiOxNy的單層膜或者SiNx、SiOx、SiOxNy之一或任意所組成的復(fù)合膜。
接著，沉積源漏金屬薄膜，源漏金屬層采用Mo(2200)，通過普通光刻和刻蝕形成源電極7和漏電極6，其中半導(dǎo)體上的孔道中沉積的源漏金屬薄膜直接與柵絕緣層4接觸，如圖10a、10b所示；本步驟源漏金屬薄膜可為Mo、MoW或C r的單層膜，或者為Mo、MoW、Cr之一或任意組成復(fù)合膜。
隨后，沉積鈍化保護薄膜(2500 PVX)，并通過普通光刻和刻蝕形成鈍化層8和其上的過孔9，如圖11a、116b所示；最后，沉積像素電極薄膜(400的ITO)，并通過光刻形成像素電極10，其中像素電極10通過鈍化層過孔9與漏電極6相連，即完成矩陣結(jié)構(gòu)的制作，如圖7a、7b所示。
本發(fā)明由于在前序工藝中，在柵電極和Shield Bar之間的半導(dǎo)體層形成一個長方形孔道；隨后沉積源漏金屬薄膜，是靠近漏電極的數(shù)據(jù)線在半導(dǎo)體層的孔道內(nèi)與柵絕緣層相連，從而形成了漏電極和Shield Bar之間的串聯(lián)電容，提高了半導(dǎo)體層的抗擊穿能力，減少了DGS的發(fā)生幾率。
本發(fā)明的思想是通過在漏電極與柵線連接下方的半導(dǎo)體層形成孔道，從而提高漏電極和Shield Bar之間的串聯(lián)，并提高提高了半導(dǎo)體層的抗擊穿能力，減少了DGS的發(fā)生幾率。因此本發(fā)明的思想可以應(yīng)運到各種像素陣列結(jié)構(gòu)或該結(jié)構(gòu)的制造方法中去，本發(fā)明給出的具體實施方式
，應(yīng)視為本發(fā)明思想的一種具體方式。
同樣，以上說明及附示了本發(fā)明的特定實施方式，但不言自明，本發(fā)明還可以由本領(lǐng)域的技術(shù)人員進行各種變形來實施，如變換孔道的位置等。諸如此類變形了的實施方式等不能脫離本發(fā)明的技術(shù)思想來個別地理解，必須看作本發(fā)明包含的裝置和制造方法內(nèi)。
權(quán)利要求
1.一種防止DGS的像素電極結(jié)構(gòu)，包括柵線、柵電極、柵絕緣層、半導(dǎo)體層、源漏電極、數(shù)據(jù)線及像素電極，其特征在于在漏電極與數(shù)據(jù)線連接處附近下方的半導(dǎo)體層上有一孔道，孔道中漏電極或數(shù)據(jù)線直接與柵絕緣層相連。
2.根據(jù)權(quán)利要求1所述的像素電極結(jié)構(gòu)，其特征在于所述孔道為長方形，或長方形與半圓形、橢圓形、三角形、圓弧形的結(jié)合。
3.根據(jù)權(quán)利要求1所述的像素電極結(jié)構(gòu)，其特征在于所述柵線、柵電極為AlNd、Al、Cu、Mo、MoW或Cr的單層膜，或者為AlNd、Al、Cu、Mo、MoW或Cr之一或任意所組成的復(fù)合膜。
4.根據(jù)權(quán)利要求1所述的像素電極結(jié)構(gòu)，其特征在于所述柵絕緣層為SiNx、SiOx或SiOxNy的單層膜，或者為SiNx、SiOx、SiOxNy之一或任意所組成的復(fù)合膜。
5.根據(jù)權(quán)利要求1所述的像素電極結(jié)構(gòu)，其特征在于所述源漏電極為Mo、MoW或Cr的單層膜，或者為Mo、MoW、Cr之一或任意組成復(fù)合膜。
6.一種防止DGS的像素電極結(jié)構(gòu)的制造方法，其特征在于，包括步驟一，在基板上沉積柵金屬薄膜，然后通過掩膜和刻蝕形成柵線和柵電極；步驟二，在完成步驟一的基板上沉積柵絕緣薄膜，半導(dǎo)體薄膜，通過掩膜和刻蝕形成硅島，并同時在后續(xù)步驟形成數(shù)據(jù)線與漏電極連接處的附近位置的半導(dǎo)體層上形成一孔道；步驟三，在完成步驟二的基板上沉積源漏金屬薄膜，通過掩膜和刻蝕形成數(shù)據(jù)線和源漏電極；步驟四，在完成步驟三的基板上沉積鈍化保護薄膜，通過掩膜和刻蝕，形成鈍化層過孔和對溝道的保護；步驟五，在完成步驟四的基板上沉積像素電極薄膜，通過掩膜和刻蝕形成像素電極并通過過孔使像素電極與源電極接觸導(dǎo)通。
7.根據(jù)權(quán)利要求6所述的制造方法，其特征在于所述步驟一中沉積得到的柵金屬薄膜為Mo/AlNd/Mo或AlNd/Mo金屬的復(fù)合膜，或者AlNd、Al、Cu之一或任意與Mo、MoW、Cr之一或任意所組成的復(fù)合膜。
8.根據(jù)權(quán)利要求6所述的一種有源驅(qū)動TFT矩陣結(jié)構(gòu)制造方法，其特征在于所述步驟二中沉積得到的柵絕緣薄膜為SiNx、SiOx或SiOxNy的單層膜或者SiNx、SiOx、SiOxNy之一或任意所組成的復(fù)合膜。
9.根據(jù)權(quán)利要求6所述的一種有源驅(qū)動TFT矩陣結(jié)構(gòu)制造方法，其特征在于所述步驟三中沉積得到源漏金屬薄膜為Mo、MoW或Cr的單層膜或Mo、MoW、Cr之一或任意組成復(fù)合膜。
全文摘要
本發(fā)明提供了一種防止DGS的像素電極結(jié)構(gòu)，包括柵線、柵電極、柵絕緣層、半導(dǎo)體層、源漏電極、數(shù)據(jù)線及像素電極，其特征在于在漏電極與數(shù)據(jù)線連接處下方的半導(dǎo)體層上有一孔道，該孔道中漏電極或數(shù)據(jù)線直接與柵絕緣層相連。本發(fā)明同時還提供了一種防止DGS的像素電極結(jié)構(gòu)的制造方法，其主要是在基板上沉積柵絕緣薄膜，半導(dǎo)體薄膜，通過掩膜和刻蝕形成硅島時，在后續(xù)步驟形成數(shù)據(jù)線與漏電極連接處的附近位置的半導(dǎo)體層上形成一孔道。通過本發(fā)明的改良結(jié)構(gòu)和采用制造該改良結(jié)構(gòu)的工藝，能夠有效減少DGS的發(fā)生幾率，能夠增大工藝自由度，減少工藝缺陷，提高成品率。
文檔編號H01L23/52GK101093842SQ200610082969
公開日2007年12月26日 申請日期2006年6月23日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者陳旭 申請人:北京京東方光電科技有限公司, 京東方科技集團股份有限公司