專利名稱：多芯片堆疊的封裝方法及其封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種多芯片堆疊的封裝方法及其封裝結(jié)構(gòu)，特別是一種具有絕緣層及金屬層的基板，將兩芯片堆疊在絕緣層及金屬層、或金屬層之間，使得兩芯片達(dá)到高散熱及金屬屏蔽效果的封裝方法及其封裝結(jié)構(gòu)。
背景技術(shù)：
隨著電子工業(yè)的進(jìn)步與數(shù)字時(shí)代的來臨，消費(fèi)者對(duì)于電子產(chǎn)品的功能要求也日益增多，因此，如何突破半導(dǎo)體制造與集成電路設(shè)計(jì)的技術(shù)，以制造功能更為強(qiáng)大的高頻芯片，顯然已成為目前研究的重要課題。而對(duì)于采用高頻芯片的半導(dǎo)體封裝件而言，操作過程中往往會(huì)產(chǎn)生極為嚴(yán)重的電磁波問題，這是由于高頻芯片進(jìn)行運(yùn)算或傳輸時(shí)往往會(huì)產(chǎn)生很強(qiáng)的電磁波，而電磁波透過封裝膠體傳播至外界，造成周圍電子裝置的電磁干擾(EMI)問題，同時(shí)也可能降低此封裝件的電氣質(zhì)量與散熱性能，形成高頻半導(dǎo)體封裝件的一大問題。
一般現(xiàn)有的解決方法為將一金屬屏蔽覆蓋在封裝件外，并將金屬屏蔽接地，以解決電磁干擾的問題，然而金屬屏蔽具有重量過大與材料成本昂貴的缺點(diǎn)，并且接置方式難以進(jìn)行自動(dòng)化生產(chǎn)，顯然不符合封裝技術(shù)輕型化、低成本、高產(chǎn)量等發(fā)展趨勢(shì)，成為高頻芯片封裝上的一大障礙。
因此，如何研發(fā)一種可避免電磁波干擾的封裝方法及其封裝結(jié)構(gòu)，同時(shí)可兼顧高散熱、低成本與輕薄短小等封裝需求，成為相關(guān)領(lǐng)域所迫切需要解決的問題。
本發(fā)明人認(rèn)為上述缺點(diǎn)可以改善，并依據(jù)多年來從事此方面的相關(guān)經(jīng)驗(yàn)，悉心觀察研究，并配合理論加以運(yùn)用，從而提出一種設(shè)計(jì)合理且有效改善上述缺點(diǎn)的發(fā)明。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，主要在于提供一種避免電磁波干擾，并可兼顧高散熱、低成本與輕薄短小的封裝方法，使兩芯片達(dá)到高散熱及金屬屏蔽的效果，還可以簡(jiǎn)化現(xiàn)有抗電磁波干擾的制程并節(jié)省制作的成本。此外本發(fā)明另一個(gè)要解決的技術(shù)問題是還要提供一種將兩芯片堆疊在金屬層之間提升散熱及提高金屬屏蔽的封裝方法，以及二種多芯片堆疊的封裝結(jié)構(gòu)。為了解決上述技術(shù)問題，本發(fā)明提供一種多芯片堆疊的封裝方法，其步驟包括首先，提供一絕緣層(dielectric layer)；接著，在絕緣層上形成一金屬層(metal layer)，其中金屬層包括一導(dǎo)電跡線區(qū)(conducting trace area)及一遮蔽區(qū)(shieldingarea)；然后，在金屬層的導(dǎo)電跡線區(qū)上形成一焊罩層(solder mask)；接下來，使用封裝膠在焊罩層上封裝至少一第一芯片與至少一第二芯片，形成第一芯片的封裝體與第二芯片的封裝體，并使芯片與導(dǎo)電跡線區(qū)實(shí)現(xiàn)電連接；最后，彎折絕緣層與金屬層，使金屬層的遮蔽區(qū)表面與絕緣層表面分別與第一芯片的封裝體及第二芯片的封裝體連接。
為了解決上述技術(shù)問題，本發(fā)明提供一種多芯片堆疊之封裝方法，其步驟包括首先，提供一絕緣層(dielectric layer)；接著，在絕緣層上形成一金屬層(metal layer)，其中金屬層包括一導(dǎo)電跡線區(qū)(conducting trace area)及一遮蔽區(qū)(shielding area)；然后，在金屬層之導(dǎo)電跡線區(qū)上形成一焊罩層(solder mask)；接下來，使用封裝膠在焊罩層上封裝至少一第一芯片及至少一第二芯片，形成第一芯片的封裝體與第二芯片的封裝體，并使芯片與導(dǎo)電跡線區(qū)實(shí)現(xiàn)電連接；然后，移除遮蔽區(qū)下方的絕緣層；最后，彎折絕緣層與金屬層，使金屬層的遮蔽區(qū)的兩表面分別與第一芯片的封裝體及第二芯片的封裝體連接。
為了解決上述技術(shù)問題，本發(fā)明提供一種多芯片堆疊的封裝結(jié)構(gòu)，其包括一基板、一具有封裝體的第一芯片、及一具有封裝體的第二芯片。其中，基板包括一絕緣層(dielectric layer)、一金屬層(metal layer)及一焊罩層(soldermask)，其中金屬層包括分別形成在絕緣層上端的一導(dǎo)電跡線區(qū)(conductingtrace area)及一遮蔽區(qū)(shielding area)，并且焊罩層形成在金屬層的導(dǎo)電跡線區(qū)上。此外，第一芯片與導(dǎo)電跡線區(qū)電連接，其中第一芯片設(shè)置在焊罩層上，并且第一芯片的封裝體與金屬層的一表面連接，使第一芯片位于焊罩層與金屬層的遮蔽區(qū)之間。此外，第二芯片與導(dǎo)電跡線區(qū)電連接，其中第二芯片設(shè)置在焊罩層上，且第二芯片的封裝體與金屬層的另一表面連接，使第二芯片位于焊罩層與金屬層的遮蔽區(qū)之間。
為了解決上述技術(shù)問題，本發(fā)明提供一種多芯片堆疊的封裝結(jié)構(gòu)，其包括一基板、一具有封裝體的第一芯片、及一具有封裝體的第二芯片。其中，基板包括一絕緣層(dielectric layer)、一金屬層(metal layer)及一焊罩層(soldermask)，其中金屬層包括形成在絕緣層上的一導(dǎo)電跡線區(qū)(conducting tracearea)、及從導(dǎo)電跡線區(qū)向外延伸而出的一遮蔽區(qū)(shielding area)，并且焊罩層形成在金屬層的導(dǎo)電跡線區(qū)上。此外，第一芯片與導(dǎo)電跡線區(qū)電連接，其中第一芯片設(shè)置在焊罩層上，并且第一芯片的封裝體與絕緣層的一表面連接，使第一芯片位于焊罩層與絕緣層之間。此外，第二芯片與導(dǎo)電跡線區(qū)電連接，其中第二芯片設(shè)置在焊罩層上，且第二芯片的封裝體與金屬層的遮蔽區(qū)的表面連接，使第二芯片位于焊罩層與金屬層的遮蔽區(qū)之間。
綜上所述，采用本發(fā)明因使用一具有絕緣層及金屬層的基板，將兩芯片堆疊在絕緣層及金屬層之間、或金屬層之間，此方式不但可使得兩芯片達(dá)到高散熱及金屬屏蔽效果，而且可以簡(jiǎn)化現(xiàn)有抗電磁波干擾的制程并節(jié)省制作之成本。
為了進(jìn)一步了解本發(fā)明為達(dá)到預(yù)定目的所采取的技術(shù)、手段及效果，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，可由此深入及具體地了解本發(fā)明的目的、特征與特點(diǎn)，然而附圖僅供參考與說明，并非用以限制本發(fā)明。


圖1為本發(fā)明基帶與射頻芯片堆疊的封裝方法的第一實(shí)施例的流程圖；圖2為本發(fā)明基帶與射頻芯片堆疊的封裝結(jié)構(gòu)的第一實(shí)施例的絕緣層與金屬層彎折前的剖面示意圖；圖3為本發(fā)明基帶與射頻芯片堆疊的封裝結(jié)構(gòu)的第一實(shí)施例的絕緣層與金屬層彎折后的剖面示意圖；圖4為本發(fā)明的金屬層形成在絕緣層后的上視示意圖；圖5為本發(fā)明基帶與射頻芯片堆疊的封裝方法的第二實(shí)施例之流程圖；圖6為本發(fā)明基帶與射頻芯片堆疊的封裝結(jié)構(gòu)的第二實(shí)施例的絕緣層與金屬層彎折前的剖面示意圖；圖7為本發(fā)明基帶與射頻芯片堆疊的封裝結(jié)構(gòu)的第二實(shí)施例的絕緣層與金屬層彎折后的剖面示意圖。
其中，附圖標(biāo)記說明如下1絕緣層2金屬層3焊罩層4第一芯片5第二芯片6錫焊10 通孔20 導(dǎo)電跡線區(qū)21 遮蔽區(qū)40 封裝體50 封裝體200 焊墊201 導(dǎo)電跡線具體實(shí)施方式
請(qǐng)參考圖1至圖3，分別為本發(fā)明基帶與射頻芯片堆疊的封裝方法的第一實(shí)施例的流程圖、絕緣層與金屬層彎折前的剖面示意圖、以及絕緣層與金屬層彎折后的剖面示意圖。由圖1的流程圖結(jié)合圖2及圖3可知，本發(fā)明提供一種多芯片堆疊的封裝方法，其步驟包括首先，提供一絕緣層(dielectric layer)1(S100)；接著，在絕緣層1上形成一金屬層(metal layer)2，其中金屬層2包括一導(dǎo)電跡線區(qū)(conducting trace area)20及一遮蔽區(qū)(shielding area)21(S102)；然后，在金屬層2的導(dǎo)電跡線區(qū)20上形成一焊罩層(solder mask)3(S104)。
接下來，在焊罩層3上使用封裝膠(圖未示)封裝至少一第一芯片4及至少一第二芯片5，形成第一芯片4的封裝體40及第二芯片5的封裝體50，并使芯片4、5與導(dǎo)電跡線區(qū)20實(shí)現(xiàn)電連接(S106)。其中，第一芯片4可為一基帶芯片(base band chip)，第二芯片5可為一射頻芯片(RF chip)；或者，第一芯片4可為一射頻芯片(RF chip)，第二芯片5可為一基帶芯片(baseband chip)。此外，封裝第一芯片4或第二芯片5的方式包括有引線接合(wirebonding)、倒裝(Flip chip)或四方扁平無引腳封裝(Quad flat non-leadedpackage，QFN)，使芯片4、5與導(dǎo)電跡線區(qū)20實(shí)現(xiàn)電連接。
最后，彎折絕緣層1與金屬層2，使金屬層2的遮蔽區(qū)21表面與絕緣層1的表面分別與第一芯片4的封裝體40及第二芯片5的封裝體50連接(S108)。其中，絕緣層1與遮蔽層2通過粘合劑(圖未示)分別與第一芯片4的封裝體40及第二芯片5的封裝體50實(shí)現(xiàn)連接效果，并且該粘合劑可為導(dǎo)電粘合劑(conductive adhesive)、或者任何可產(chǎn)生電粘合的膠體即可。
請(qǐng)參考圖2及圖3，并配合圖4所示，本發(fā)明提供一種多芯片堆疊的封裝結(jié)構(gòu)，其包括一基板、一具有封裝體的第一芯片4、及一具有封裝體的第二芯片5。
此外，基板包括一絕緣層1、一金屬層2及一焊罩層3。其中，絕緣層1可為一柔性(flexible)PI基板(polyimide substrate)，并且絕緣層1上形成有復(fù)數(shù)個(gè)通孔(via hole)10，通孔10內(nèi)形成有相對(duì)應(yīng)的錫焊6。此外，金屬層2包括分別形成在絕緣層1上端的一導(dǎo)電跡線區(qū)20及一遮蔽區(qū)21，并且金屬層2進(jìn)一步包括復(fù)數(shù)個(gè)形成在導(dǎo)電跡線區(qū)20的焊墊200、以及復(fù)數(shù)個(gè)分別與相對(duì)應(yīng)的焊墊200與錫焊6電連接的導(dǎo)電跡線201。另外，焊罩層3形成在金屬層2的導(dǎo)電跡線區(qū)20上，而上述PI基板可根據(jù)布線時(shí)的電氣要求，以選擇導(dǎo)電跡線區(qū)20為單層或雙層。
此外，通過焊墊200及導(dǎo)電跡線201，第一芯片4與錫焊6電連接，使第一芯片4與導(dǎo)電跡線區(qū)20實(shí)現(xiàn)電連接。其中，第一芯片4設(shè)置在焊罩層3上，并且第一芯片4的封裝體40與絕緣層1的一表面連接，使第一芯片4位于焊罩層3與絕緣層1之間。
另外，通過焊墊200及導(dǎo)電跡線201，第二芯片5與錫焊6電連接，使第二芯片5與導(dǎo)電跡線區(qū)20實(shí)現(xiàn)電連接。其中，第二芯片5設(shè)置在焊罩層3上，并且第二芯片5的封裝體50與金屬層2的遮蔽區(qū)21的表面連接，使第二芯片5位于焊罩層3與金屬層2的遮蔽區(qū)21之間。
請(qǐng)參考圖5至圖7，分別為本發(fā)明基帶與射頻芯片堆疊的封裝方法的第二實(shí)施例的流程圖、絕緣層與金屬層彎折前的剖面示意圖、及絕緣層與金屬層彎折后的剖面示意圖。由圖5的流程圖結(jié)合圖6與圖7可知，本發(fā)明提供一種多芯片堆疊的封裝方法，其步驟包括首先，提供一絕緣層1(S200)；接著，在絕緣層1上形成一金屬層2，其中金屬層2包括一導(dǎo)電跡線區(qū)20及一遮蔽區(qū)21(S202)；然后，在金屬層2的導(dǎo)電跡線區(qū)20上形成一焊罩層3(S204)。
然后，在焊罩層3上使用封裝膠(圖未示)封裝至少一第一芯片4及至少一第二芯片5，以形成第一芯片4的封裝體40及第二芯片5的封裝體50，并使芯片4、5與該導(dǎo)電跡線區(qū)20實(shí)現(xiàn)電連接(S206)；然后，移除遮蔽區(qū)21下方的絕緣層1(S208)；最后，彎折絕緣層1及金屬層2，使金屬層1的遮蔽區(qū)21的兩表面分別與第一芯片4的封裝體40及該第二芯片5的封裝體50連接(S210)。
請(qǐng)參考圖6與圖7，本發(fā)明的第二實(shí)施例與第一實(shí)施例最大的不同在于第二實(shí)施例的金屬層2的遮蔽區(qū)21從導(dǎo)電跡線區(qū)20向外延伸而出。也就是說，第二實(shí)施例的絕緣層1并沒有形成于金屬層2的遮蔽區(qū)21。因此，第一芯片4的封裝體40與金屬層2的一表面連接，使第一芯片4位于焊罩層3與金屬層2的遮蔽區(qū)21之間；并且，第二芯片5的封裝體50與金屬層2的另一表面連接，使第二芯片5位于焊罩層3與金屬層2的遮蔽區(qū)21之間。也就是說，金屬層2的遮蔽區(qū)21設(shè)置在第一芯片4的封裝體40與第二芯片5的封裝體50之間，使得兩芯片4、5能達(dá)到高散熱及金屬屏蔽(避免兩芯片4、5相互干擾)的效果。
綜上所述，本發(fā)明使用一具有絕緣層1及金屬層2的基板，將兩芯片4、5堆疊在絕緣層1及金屬層2之間(如第一實(shí)施例所述)、或金屬層2之間(如第二實(shí)施例所述)，此方式不但可使得兩芯片4、5達(dá)到高散熱及金屬屏蔽效果，而且可以簡(jiǎn)化現(xiàn)有抗電磁波干擾的制程并節(jié)省制作之成本。
以上所述僅為本發(fā)明較佳的具體實(shí)施例的詳細(xì)說明與圖式，本發(fā)明的特征并非局限于此，并非用以限制本發(fā)明，本發(fā)明的保護(hù)范圍應(yīng)以下述權(quán)利要求為準(zhǔn)，凡依照本發(fā)明權(quán)利要求的精神及與其變化類似的實(shí)施例，皆應(yīng)包含于本發(fā)明的范疇之中，任何熟悉該項(xiàng)技藝者在本發(fā)明之領(lǐng)域內(nèi)，可輕易想到的變化或修飾皆為本發(fā)明專利范圍所涵蓋。
權(quán)利要求
1.一種多芯片堆疊的封裝方法，其特征在于，該方法包括提供一絕緣層；在該絕緣層上形成一金屬層，其中該金屬層包括一導(dǎo)電跡線區(qū)及一遮蔽區(qū)；在該金屬層的該導(dǎo)電跡線區(qū)上形成一焊罩層；在該焊罩層上使用一封裝膠以封裝至少一第一芯片及至少一第二芯片，以形成一第一芯片的封裝體及一第二芯片的封裝體，并使該芯片與該導(dǎo)電跡線區(qū)實(shí)現(xiàn)電連接；以及彎折該絕緣層及該金屬層，使該金屬層的該遮蔽區(qū)表面及該絕緣層表面分別與該第一芯片的封裝體及該第二芯片的封裝體連接。
2.如權(quán)利要求1所述的多芯片堆疊的封裝方法，其特征在于，所述絕緣層上形成有復(fù)數(shù)個(gè)通孔，并且該通孔內(nèi)形成有相對(duì)應(yīng)的錫焊。
3.如權(quán)利要求2所述的多芯片堆疊的封裝方法，其特征在于，所述金屬層包括復(fù)數(shù)個(gè)形成在該導(dǎo)電跡線區(qū)的焊墊、及復(fù)數(shù)個(gè)分別電連接于相對(duì)應(yīng)的該焊墊及該錫焊之間的導(dǎo)電跡線；該第一芯片與該第二芯片皆通過該焊墊及該導(dǎo)電跡線，與該錫焊電連接。
4.如權(quán)利要求1所述的多芯片堆疊的封裝方法，其特征在于，所述絕緣層與該遮蔽層通過一粘合劑分別與該第一芯片的封裝體及該第二芯片的封裝體實(shí)現(xiàn)連接效果。
5.一種多芯片堆疊之封裝方法，其特征在于，該方法包括提供一絕緣層；在該絕緣層上形成一金屬層，其中該金屬層包括一導(dǎo)電跡線區(qū)及一遮蔽區(qū)；在該金屬層的該導(dǎo)電跡線區(qū)上形成一焊罩層；使用封裝膠封裝至少一第一芯片及至少一第二芯片于該焊罩層上，形成一第一芯片的封裝體及一第二芯片的封裝體，并使該芯片與該導(dǎo)電跡線區(qū)實(shí)現(xiàn)電連接；移除該遮蔽區(qū)下方的該絕緣層；以及彎折該絕緣層及該金屬層，使該金屬層的該遮蔽區(qū)的兩表面分別與該第一芯片的封裝體及該第二芯片的封裝體連接。
6.一種多芯片堆疊的封裝結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括一基板，包括一絕緣層、一金屬層及一焊罩層，其中該金屬層包括分別形成在該絕緣層上端的一導(dǎo)電跡線區(qū)及一遮蔽區(qū)，并且該焊罩層形成在該金屬層的該導(dǎo)電跡線區(qū)上；至少一具有封裝體的第一芯片，與該導(dǎo)電跡線區(qū)電連接，其中該第一芯片設(shè)置在該焊罩層上，并且該第一芯片的封裝體與該金屬層的一表面連接，使該第一芯片位于該焊罩層與該金屬層的該遮蔽區(qū)之間；以及至少一具有封裝體的第二芯片，與該導(dǎo)電跡線區(qū)電連接，其中該第二芯片設(shè)置在該焊罩層上，并且該第二芯片的封裝體與該金屬層的另一表面連接，使該第二芯片位于該焊罩層與該金屬層的該遮蔽區(qū)之間。
7.如權(quán)利要求6所述的多芯片堆疊的封裝結(jié)構(gòu)，其特征在于，所述絕緣層上形成有復(fù)數(shù)個(gè)通孔，并且該通孔內(nèi)形成有相對(duì)應(yīng)的錫焊。
8.如權(quán)利要求7所述的多芯片堆疊的封裝結(jié)構(gòu)，其特征在于，所述金屬層包括復(fù)數(shù)個(gè)形成于該導(dǎo)電跡線區(qū)的焊墊、及復(fù)數(shù)個(gè)分別電連接于相對(duì)應(yīng)的該焊墊及該錫焊之間的導(dǎo)電跡線；因此，該第一芯片與該第二芯片皆通過該焊墊及該導(dǎo)電跡線，與該錫焊電連接。
9.如權(quán)利要求6所述的多芯片堆疊的封裝結(jié)構(gòu)，其特征在于，所述絕緣層與該遮蔽層通過一粘合劑分別與該第一芯片的封裝體或該第二芯片的封裝體實(shí)現(xiàn)連接效果。
10.一種多芯片堆疊之封裝結(jié)構(gòu)，其包括一基板，包括一絕緣層、一金屬層及一焊罩層，其中該金屬層包括形成在該絕緣層上的一導(dǎo)電跡線區(qū)、及從該導(dǎo)電跡線區(qū)向外延伸而出的一遮蔽區(qū)，并且該焊罩層形成在該金屬層的該導(dǎo)電跡線區(qū)上；至少一具有封裝體的第一芯片，與該導(dǎo)電跡線區(qū)電連接，其中該第一芯片設(shè)置在該焊罩層上，并且該第一芯片的封裝體與該絕緣層的一表面連接，使該第一芯片位于該焊罩層與該絕緣層之間；以及至少一具有封裝體的第二芯片，與該導(dǎo)電跡線區(qū)電連接，其中該第二芯片設(shè)置在該焊罩層上，并且該第二芯片的封裝體與該金屬層的該遮蔽區(qū)的表面連接，使該第二芯片位于該焊罩層與該金屬層的該遮蔽區(qū)之間。
全文摘要
一種多芯片堆疊的封裝結(jié)構(gòu)，其包括一基板、至少一第一芯片、及至少一第二芯片。基板具有絕緣層、金屬層及焊罩層，其中金屬層包括分別形成在絕緣層上端的一導(dǎo)電跡線區(qū)及一遮蔽區(qū)，焊罩層形成在金屬層的導(dǎo)電跡線區(qū)上。第一、二芯片分別與導(dǎo)電跡線區(qū)電連接，并分別設(shè)置在焊罩層上，其中第一芯片的封裝體與金屬層的一表面連接，使得第一芯片位于焊罩層與金屬層的遮蔽區(qū)之間；而第二芯片的封裝體與金屬層的另一表面連接，使得第二芯片位于焊罩層與金屬層的遮蔽區(qū)之間。
文檔編號(hào)H01L23/552GK101090080SQ200610082830
公開日2007年12月19日 申請(qǐng)日期2006年6月13日 優(yōu)先權(quán)日2006年6月13日
發(fā)明者胡朝雄 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司