專利名稱：像素電極的開關(guān)元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種開關(guān)元件，特別是涉及一種薄膜晶體管開關(guān)元件及其制造方法。
背景技術(shù)：
底柵極型(bottom-gate type)薄膜晶體管元件目前已經(jīng)被廣泛地應(yīng)用于薄膜晶體管液晶顯示器(TFT-LCD)中。請(qǐng)參閱圖1，其顯示傳統(tǒng)的底柵極型薄膜晶體管結(jié)構(gòu)100。此薄膜晶體管結(jié)構(gòu)100包括一基板110、一柵極120、一絕緣層130、一通道層(channel layer)140、一歐姆接觸層150以及一源/漏極層160/170。
隨著TFT-LCD的尺寸增加，包含薄膜晶體管柵極的金屬柵極線(metalgate line)就必須要符合低電阻的要求。由于銅和銅合金材料具有相當(dāng)?shù)偷碾娮?，所以是用來作為柵極材料的最佳選擇。
然而，在后續(xù)的等離子體程序中，銅經(jīng)常與一些自由基起反應(yīng)并生成氧化銅，因而增加電阻率。而且，銅容易擴(kuò)散而與硅形成硅化銅，嚴(yán)重影響TFT-LCD的可靠度。
在日本專利公開號(hào)2000-332015案中，揭示一種硅化銅層的形成方法。此方法是在富含硅的氮化物層與銅層之間形成一硅化銅層，以增加富含硅的氮化物層與銅層之間的附著力。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供一種用于顯示器的具有銅或銅合金柵極的薄膜晶體管元件，本發(fā)明還提供一種可以防止銅或銅合金柵極擴(kuò)散的薄膜晶體管元件，且不需要額外的光刻工藝。
該薄膜晶體管元件包括柵極，包括銅或銅合金且位于一基板上方；絕緣層，位于該柵極上方；第一硅化銅層，位于該柵極與該絕緣層之間；半導(dǎo)體層，位于該絕緣層上方；以及源/漏極，位于部分該半導(dǎo)體層上方。該像素電極的開關(guān)元件，更可包括像素電極，電連接于該源極或漏極。該像素電極的開關(guān)元件的第一硅化銅層順應(yīng)性地形成于柵極上方，厚度為5～100納米。
此像素電極的開關(guān)元件的該源/漏極可為銅或銅合金。其還可包括第二硅化銅層，位于該半導(dǎo)體層與該源/漏極之間。
進(jìn)一步的，本發(fā)明還提供一種制造前述晶體管元件的方法，主要包括下列步驟形成一柵極于一基板上方。對(duì)此柵極進(jìn)行一等離子處理，以形成第一硅化銅層于此柵極上方。其中，此等離子處理是于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
對(duì)此第一硅化銅層進(jìn)行一等離子處理，以增強(qiáng)此第一硅化銅層的阻障性質(zhì)。其中，此等離子處理是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
形成一絕緣層于此第一硅化銅層上方。形成一半導(dǎo)體層于此絕緣層上方。并且，形成一源/漏極于此半導(dǎo)體層上方。將源/漏極電連接于一像素電極。
本發(fā)明的方法還包括在此半導(dǎo)體層上方形成第二硅化銅層，使此第二硅化銅層置于此半導(dǎo)體層與此源/漏極之間。
其中，上述形成該第二硅化銅層的步驟包括形成一銅或銅合金層于該半導(dǎo)體層上方，并對(duì)此薄金屬銅層或銅合金層進(jìn)行一等離子處理以完全形成此第二硅化銅層。其中，此等離子處理是于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
對(duì)此第二硅化銅層進(jìn)行一等離子處理，以增強(qiáng)此第二硅化銅層的阻障性質(zhì)。其中，此等離子處理是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
在本發(fā)明中，此第一硅化銅層順應(yīng)性地形成于此柵極上。此基板包括玻璃基板。此柵極包括銅或銅合金。此絕緣層包括氧化硅、氮化硅、氮氧化硅、氧化鉭、或氧化鋁。此半導(dǎo)體層包括硅。此源/漏極包括銅或銅合金。
根據(jù)本發(fā)明的方法所形成的薄膜晶體管元件，不需要額外的光刻工藝，且可以防止銅柵極擴(kuò)散。
本發(fā)明的方法可以應(yīng)用在底柵極型(bottom-gate type)或頂柵極型(top-gate type)薄膜晶體管元件。當(dāng)源/漏極電連接于一像素電極時(shí)，可作為像素電極的開關(guān)元件。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，以下配合附圖以及優(yōu)選實(shí)施例，以更詳細(xì)地說明本發(fā)明。


圖1是現(xiàn)有薄膜晶體管結(jié)構(gòu)的剖面示意圖。
圖2A-2F是根據(jù)本發(fā)明第一實(shí)施例的薄膜晶體管結(jié)構(gòu)的工藝剖面示意圖。
圖3A-3H是根據(jù)本發(fā)明第二實(shí)施例的薄膜晶體管結(jié)構(gòu)的工藝剖面示意圖。
簡(jiǎn)單符號(hào)說明100、200、300～薄膜晶體管結(jié)構(gòu)；110、210～基板；120、220～柵極；130、230～絕緣層；140、240～通道層；150、250～歐姆接觸層；160、260～源極；170、270～漏極；225、225a、254、254a～等離子體處理；227～第一硅化銅；252～銅層；252a～第二硅化銅。
具體實(shí)施例方式
第一實(shí)施例依照本發(fā)明一優(yōu)選實(shí)施例，此方法包括下列主要步驟。
如圖2A所示，使用化學(xué)氣相沉積法、電化學(xué)電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一銅層(未顯示)，接著進(jìn)行一光刻蝕刻工藝，而形成一柵極220于一基板210上方。此基板210包括玻璃基板。此柵極220包括銅，且厚度約介于100與500納米之間。
如圖2B及2C所示，對(duì)此柵極220表面進(jìn)行一等離子處理225，以順應(yīng)性地形成第一硅化銅層227(CuSix)于此柵極220上方。其中，此等離子處理225是于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行，硅烷之中的硅與銅構(gòu)成的柵極220表面反應(yīng)而產(chǎn)生第一硅化銅層227，用來防止銅自柵極220擴(kuò)散至如圖2E所示的絕緣層230。此第一硅化銅層227的厚度約介于5與100納米之間。
如圖2D所示，對(duì)此第一硅化銅層227進(jìn)行一等離子處理225a。其中，此等離子處理225a是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行，氮?dú)馀c氨氣中的氮與第一硅化銅層227表面反應(yīng)而產(chǎn)生氮-硅鍵結(jié)，增進(jìn)第一硅化銅層227的阻障性質(zhì)。
如圖2E所示，先形成一絕緣層230于此第一硅化銅層227上方，然后形成一半導(dǎo)體層(未顯示)于此絕緣層230上。其中，此絕緣層230包括氧化硅、氮化硅、氮氧化硅、氧化鉭、或氧化鋁。而此半導(dǎo)體層例如包括經(jīng)由化學(xué)氣相沉積法所沉積的非晶硅層(amorphous silicon layer)與經(jīng)摻雜的硅層(impurity-doped silicon layer)。之后，通過傳統(tǒng)的光刻工藝圖案化上述半導(dǎo)體層而形成一通道層240以及一歐姆接觸層250。其中此歐姆接觸層250例如是摻雜n型離子(例如P或As)的硅層或是摻雜p型離子(例如B)的硅層，而此通道層240則是未摻雜的非晶硅層。
如圖2F所示，使用化學(xué)氣相沉積法、電化學(xué)電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一銅層(未顯示)于此歐姆接觸層250上，接著選擇性地蝕刻此銅層與此歐姆接觸層250至曝露出此通道層240的部分表面，以形成一由銅組成的源/漏極260/270于此半導(dǎo)體層上方，而可得到一薄膜晶體管結(jié)構(gòu)200。
第二實(shí)施例依照本發(fā)明另一優(yōu)選實(shí)施例，本發(fā)明的方法包括下列步驟。
如圖3A所示，使用化學(xué)氣相沉積法或電化學(xué)電鍍(electrochemicalplating；ECP)或物理氣相沉積法形成一銅層(未顯示)，接著進(jìn)行一光刻蝕刻工藝，而形成一柵極220于一基板210上方。此基板210包括玻璃基板。此柵極220包括銅，且厚度約介于100與500納米之間。
如圖3B及3C所示，對(duì)此柵極220表面進(jìn)行一等離子處理225，以順應(yīng)性地形成第一硅化銅層227(CuSix)于此柵極220上方。其中，此等離子處理225是于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行，硅烷之中的硅與銅構(gòu)成的柵極220表面反應(yīng)而產(chǎn)生第一硅化銅層227，用來防止銅自柵極220擴(kuò)散至如圖3E所示的絕緣層230。此第一硅化銅層227的厚度約介于5～100納米。
如圖3D所示，對(duì)此第一硅化銅層227進(jìn)行一等離子處理225a。其中，此等離子處理225a是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行，氮?dú)馀c氨氣中的氮與第一硅化銅層227表面反應(yīng)而產(chǎn)生氮-硅鍵結(jié)，增進(jìn)第一硅化銅層227的阻障性質(zhì)。
如圖3E所示，先形成一絕緣層230于此第一硅化銅層227上方，然后形成一半導(dǎo)體層(未顯示)于此絕緣層230上。其中，此絕緣層230包括氧化硅、氮化硅、氮氧化硅、氧化鉭、或氧化鋁。而此半導(dǎo)體層例如包括經(jīng)由化學(xué)氣相沉積法所沉積的非晶硅層(amorphous silicon layer)與經(jīng)摻雜的硅層(impurity-doped silicon layer)。之后，通過傳統(tǒng)的光刻工藝圖案化上述半導(dǎo)體層而形成一通道層240以及一歐姆接觸層250。其中此歐姆接觸層250例如是摻雜n型離子(例如P或As)的硅層或是摻雜p型離子(例如B)的硅層，而此通道層240則是未摻雜的非晶硅層。
接著，同樣如圖3E所示，使用化學(xué)氣相沉積法或電化學(xué)電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一銅層252于此歐姆接觸層250上。
如圖3F及3G所示，對(duì)此銅層252進(jìn)行一等離子處理254以完全形成一第二硅化銅層252a。其中，形成該第二硅化銅層的步驟包括形成一銅或銅合金層于該半導(dǎo)體層上方，并對(duì)此銅或銅合金層進(jìn)行一等離子處理，以使完全形成此第二硅化銅層，用于防止銅自如圖3H所示的源/漏極260/270擴(kuò)散至下方的基板。其中，此等離子處理254于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。此第二硅化銅層252a的厚度約介于5與100納米之間。
如圖3G所示，對(duì)此第二硅化銅層252a進(jìn)行一等離子處理254a，其中此等離子處理254a是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行，氮?dú)馀c氨氣中的氮與第二硅化銅層252a表面反應(yīng)而產(chǎn)生氮-硅鍵結(jié)，增進(jìn)第二硅化銅層252a的阻障性質(zhì)。
如圖3H所示，使用化學(xué)氣相沉積法或電化學(xué)電鍍(electrochemicalplating；ECP)或物理氣相沉積法形成一銅層(未顯示)于此第二硅化銅層252a上，接著選擇性地蝕刻此銅層、此第二硅化銅層252a、與此歐姆接觸層250至曝露出此通道層240的部分表面，以形成由銅組成的源/漏極260/270于此第二硅化銅層252a上方，而可得到一薄膜晶體管結(jié)構(gòu)300。
根據(jù)本發(fā)明的方法，不需要增加額外的光刻工藝，即可以防止銅柵極擴(kuò)散或以及銅源/漏極擴(kuò)散，而且可以應(yīng)用在底柵極型(bottom-gate type)或頂柵極型(top-gate type)薄膜晶體管元件。當(dāng)本發(fā)明的薄膜晶體管元件的源極或漏極電連接一像素電極時(shí)，則成為像素電極的開關(guān)元件，適用于顯示器，例如是液晶顯示器。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種像素電極的開關(guān)元件，適用于顯示器，包括柵極，包括銅或銅合金且位于一基板上方；絕緣層，位于該柵極上方；第一硅化銅層，位于該柵極與該絕緣層之間；半導(dǎo)體層，位于該絕緣層上方；以及源/漏極，位于部分該半導(dǎo)體層上方。
2.如權(quán)利要求1所述的像素電極的開關(guān)元件，還包括像素電極，電連接于該源極或漏極。
3.如權(quán)利要求1所述的像素電極的開關(guān)元件，其中該第一硅化銅層是順應(yīng)性地形成于柵極上方。
4.如權(quán)利要求1所述的像素電極的開關(guān)元件，其中該第一硅化銅層厚度為5～100納米。
5.如權(quán)利要求1所述的像素電極的開關(guān)元件，其中該源/漏極包括銅或銅合金。
6.如權(quán)利要求5所述的像素電極的開關(guān)元件，還包括第二硅化銅層，位于該半導(dǎo)體層與該源/漏極之間。
7.一種像素電極的開關(guān)元件的制造方法，包括形成銅或銅合金柵極于一基板上方；形成第一硅化銅層于該柵極上方；形成絕緣層于該第一硅化銅層上方；形成半導(dǎo)體層于該絕緣層上方；以及形成源/漏極于該半導(dǎo)體層上方。
8.如權(quán)利要求7所述的像素電極的開關(guān)元件的制造方法，還包括形成像素電極，電連接于該源極或漏極。
9.如權(quán)利要求7所述的像素電極的開關(guān)元件的制造方法，其中形成第一硅化銅層于該柵極上方步驟對(duì)該銅或銅合金柵極進(jìn)行等離子處理以形成該第一硅化銅層。
10.如權(quán)利要求9所述的像素電極的開關(guān)元件的制造方法，其中該等離子處理是于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
11.如權(quán)利要求7項(xiàng)述的像素電極的開關(guān)元件的制造方法，其中該第一硅化銅層是順應(yīng)性地形成于該柵極上方。
12.如權(quán)利要求7所述的像素電極的開關(guān)元件的制造方法，其中該第一硅化銅層厚度為5～100納米。
13.如權(quán)利要求7所述的像素電極的開關(guān)元件的制造方法，還包括該第一硅化銅層的后處理步驟。
14.如權(quán)利要求13所述的像素電極的開關(guān)元件的制造方法，其中該第一硅化銅層的后處理步驟是進(jìn)行等離子處理，且該等離子處理是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
15.如權(quán)利要求7所述的像素電極的開關(guān)元件的制造方法，其中該源/漏極包括銅或銅合金。
16.如權(quán)利要求15所述的像素電極的開關(guān)元件的制造方法，還包括形成第二硅化銅層于該半導(dǎo)體層上方，使該第二硅化銅層置于該半導(dǎo)體層與該源/漏極之間。
17.如權(quán)利要求16所述的像素電極的開關(guān)元件的制造方法，其中形成該第二硅化銅層的步驟包括形成銅或銅合金層于該半導(dǎo)體層上方，并對(duì)該銅或銅合金層進(jìn)行等離子處理，以完全形成該第二硅化銅層。
18.如權(quán)利要求17所述的像素電極的開關(guān)元件的制造方法，其中對(duì)該銅或銅合金層進(jìn)行等離子處理步驟是于含硅烷氣體的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
19如權(quán)利要求16所述的像素電極的開關(guān)元件的制造方法，還包括該第二硅化銅層的后處理步驟。
20.如權(quán)利要求19所述的像素電極的開關(guān)元件的制造方法，其中該該第二硅化銅層的后處理步驟是進(jìn)行等離子處理，且該等離子處理是于含氮?dú)馀c氨氣的反應(yīng)室內(nèi)，在180～370℃的溫度下進(jìn)行。
全文摘要
本發(fā)明揭示一種適用于顯示器的像素電極的開關(guān)元件及其制造方法，包括形成一柵極于一基板上方；形成第一硅化銅層于此柵極上方；形成一絕緣層于此第一硅化銅層上方；形成一半導(dǎo)體層于此絕緣層上方；以及形成一源/漏極于此半導(dǎo)體層上方。此方法還包括在此半導(dǎo)體層上方形成第二硅化銅層，使此第二硅化銅層置于此半導(dǎo)體層與此源/漏極之間。
文檔編號(hào)H01L21/3205GK1710706SQ20051007943
公開日2005年12月21日 申請(qǐng)日期2005年6月21日 優(yōu)先權(quán)日2005年6月21日
發(fā)明者方國(guó)龍, 蔡文慶, 李永祥, 林漢涂 申請(qǐng)人:友達(dá)光電股份有限公司