專利名稱：半導(dǎo)體堆棧結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體裝置及制法，特別是關(guān)于一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法。
背景技術(shù)：
當(dāng)今的電子產(chǎn)品已向多功能、高電性及高速運行的方向發(fā)展，為配合這一發(fā)展方向，半導(dǎo)體制造業(yè)積極研發(fā)能整合多個芯片或封裝件的半導(dǎo)體裝置，以便符合電子產(chǎn)品需求。
請參閱圖1，美國專利第5,222,014號揭示了一種半導(dǎo)體封裝件的堆棧結(jié)構(gòu)，其提供一上表面設(shè)有焊墊110的第一球柵數(shù)組(BGA)基板11，以便在該第一球柵數(shù)組基板11上接置半導(dǎo)體芯片10并形成包裹該半導(dǎo)體芯片10的封裝膠體13，然后再將另一完成封裝的第二球柵數(shù)組基板12，通過焊球14接置并電性連接到該焊墊110上，形成一半導(dǎo)體封裝件的堆棧結(jié)構(gòu)。
但是，在上述半導(dǎo)體封裝件堆棧結(jié)構(gòu)中，該第二球柵數(shù)組基板12電性連接到該第一球柵數(shù)組基板11焊墊110的數(shù)目，受該封裝膠體13的尺寸影響，從而降低了堆棧性，同時也限制了進行堆棧的封裝件類型及電性輸入/輸出(I/O)數(shù)目，即只能從焊墊110的布設(shè)限制來選擇特定的堆棧封裝件類型及電性輸入/輸出(I/O)配置，另外，在進行堆棧制程時，因受焊球14的高度限制，設(shè)在第一球柵數(shù)組基板11上的封裝膠體13的高度需要極小化(一般限制在0.3mm以下)，從而增加了制程的難度。
請參閱圖2，美國專利第6,828,664號揭示了另一種半導(dǎo)體封裝件堆棧結(jié)構(gòu)，其提供一上表面設(shè)有焊墊210的第一球柵數(shù)組基板21，以便在該第一球柵數(shù)組基板21上接置半導(dǎo)體芯片20，并使該半導(dǎo)體芯片20通過焊線25電性連接到該第一球柵數(shù)組基板21，接著將第二球柵數(shù)組基板22通過焊球24接置并電性連接到該焊墊210，再形成一包裹該半導(dǎo)體芯片20、焊線25及第二球柵數(shù)組基板22的封裝膠體23，并露出該第二球柵數(shù)組基板22的頂部，以便在該第二球柵數(shù)組基板22上接置另一封裝件26。
但是，在上述堆棧結(jié)構(gòu)中，其將半導(dǎo)體芯片20通過焊線25電性連接到該第一球柵數(shù)組基板21后，再利用回焊制程將第二球柵數(shù)組基板22通過焊球24電性連接到該第一球柵數(shù)組基板21，這樣，不僅影響該焊線25質(zhì)量，同時更會造成半導(dǎo)體芯片20及第一球柵數(shù)組基板21的污染，造成產(chǎn)品質(zhì)量下降及可靠性降低等問題。
請參閱圖3A到圖3C，美國專利第6,861,288號揭示了一種不采用回焊制程堆棧封裝件的制法，其在一完成置晶的基板31上架設(shè)一金屬支撐架37，半導(dǎo)體芯片30容置在該金屬支撐架37下方，再在該金屬支撐架37上接置堆棧基板32，并使該堆?；?2利用焊線352電性連接到該基板31(如圖3A所示)，接著提供一具有上模381部分的特殊模具38，該上模381內(nèi)側(cè)頂緣預(yù)設(shè)一凸部382，抵接在該堆?；?2頂部，同時可在該上模381凸部382周圍形成容置空間383容設(shè)該焊線352，通過將上述連接堆?；?2的基板31容置其中，進行封裝模壓作業(yè)，形成包裹該半導(dǎo)體芯片30、焊線352及堆棧基板32的封裝膠體33(如圖3B所示)，隨后可移除該模具38，使該堆?；?2的頂部露出該封裝膠體33，以便在該堆?；?2頂部堆棧封裝件36(如圖3C所示)。
但是，在上述制法中要額外提供金屬支撐架37，造成制程成本增加，另外，其制程要使用特殊模具避免第二基板32上的焊線352觸碰到模具，從而造成制程成本提高。
另外，上述美國專利第6,828,664號及第6,861,288號在形成封裝膠體的模壓制程中，極有可能使封裝膠體溢膠，污染第二球柵數(shù)組基板或堆?；?，造成后續(xù)除膠作業(yè)及封裝件堆棧與電性連接的難度。
因此，如何提供一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法，無須限制被堆棧封裝件的尺寸、類型及電性輸入/輸出數(shù)目，且不采用焊球回焊方式電性連接堆?；?，可避免因使用特殊模具造成制程成本增加，以及在封裝模壓作業(yè)中溢膠污染堆?；宓葐栴}，已成為目前業(yè)界亟待解決的問題。
發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點，本發(fā)明的主要目的在于提供一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法，無須限制被堆棧封裝件的尺寸、類型及電性輸入/輸出數(shù)目。
本發(fā)明的另一目的在于提供一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法，可避免采用回焊方式電性連接堆?；鍟r，造成半導(dǎo)體芯片污染的問題。
本發(fā)明的又一目的在于提供一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法，可避免因使用特殊模具造成制程成本增加。
本發(fā)明的再一目的在于提供一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法，可避免在封裝模壓作業(yè)中因溢膠污染堆?；宓膯栴}。
為實現(xiàn)上述及其它目的，本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)的制法包括在第一基板上至少接置并電性連接一半導(dǎo)體芯片，并在該第一基板上對應(yīng)該半導(dǎo)體芯片的周圍設(shè)置支撐件；將一具有第一表面及相對第二表面的第二基板接置在該支撐件上，該第一表面的部分區(qū)域覆蓋一貼片，且該第二基板以其第二表面接置在該支撐件上；利用焊線電性連接該第一基板及第二基板；以及進行封裝模壓作業(yè)，在該第一基板上形成包裹該半導(dǎo)體芯片、支撐件、第二基板、焊線及貼片的封裝膠體，并使該貼片頂部露出該封裝膠體。隨后可移除該貼片，使該第二基板的部分第一表面露出該封裝膠體；以及在該第二基板露出該封裝膠體的第一表面上接置并電性連接電子元件。該半導(dǎo)體芯片以打線或覆晶的方式電性連接到該第一基板。本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)可采用單顆或批量方式制造。
本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)包括第一基板；至少一半導(dǎo)體芯片，接置并電性連接到該第一基板；支撐件，設(shè)在該第一基板上，并對應(yīng)該半導(dǎo)體芯片周圍；具有第一表面及第二表面的第二基板，該第二基板通過第二表面周圍接置在該支撐件上；焊線，電性連接該第一及第二基板；以及封裝膠體，形成在該第一基板上，并包裹該半導(dǎo)體芯片、焊線、支撐件及第二基板，使該第二基板的第一表面露出該封裝膠體。該半導(dǎo)體堆棧結(jié)構(gòu)還包括電子元件，接置并電性連接到露出該封裝膠體的第二基板上。
另外，在本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法的其它實施方式中，還可以先在該第二基板的第二表面上接置并電性連接至少一半導(dǎo)體芯片、被動元件或封裝件，再以該第二基板的第二表面支撐設(shè)在該第一基板上的支撐件，強化半導(dǎo)體堆棧結(jié)構(gòu)電性功能。另外，該支撐件可采用廢芯片、金屬塊、絕緣塊或基板條等，如果該支撐件是基板條時，可以將該第二基板電性連接到該基板條，并從該基板條電性連接到該第一基板，利用該基板條作為該第一及第二基板的電性橋接件，從而縮短第二基板直接電性連接到該第一基板所需的焊線長度。
因此，本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法是在第一基板上接置半導(dǎo)體芯片并在該半導(dǎo)體芯片周圍粘設(shè)支撐件，同時提供一表面預(yù)設(shè)貼片的第二基板，將該設(shè)有貼片的第二基板接置在該支撐件上，并通過焊線電性連接到該第一基板，隨后可將該連接第一及第二基板的結(jié)構(gòu)容置在一具有上模的傳統(tǒng)模具中，并使該上模內(nèi)側(cè)頂?shù)衷谠撡N片頂部，以便進行注膠作業(yè)，在該第一基板上形成包裹半導(dǎo)體芯片、焊線、第二基板及貼片的封裝膠體，接著，可移除該模具，使該貼片頂部露出該封裝膠體，然后移除該貼片露出該第二基板的第一表面，供半導(dǎo)體芯片或半導(dǎo)體封裝件等電子元件接置其上。因此，在本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法中，半導(dǎo)體芯片或封裝件堆棧其上的第二基板第一表面的焊墊完全露出該封裝膠體，從而無須限制被堆棧封裝件尺寸、類型及電性輸入/輸出數(shù)目，同時該第二基板以打線方式電性連接到該第一基板，避免了現(xiàn)有采用焊球回焊方式電性連接第一及第二基板時造成半導(dǎo)體芯片污染的問題，另外，通過預(yù)設(shè)在第二基板上的貼片，可避免現(xiàn)有堆棧結(jié)構(gòu)在封裝模壓作業(yè)中，使用特殊模具造成制程成本增加，以及溢膠污染第二基板的問題，從而降低制造半導(dǎo)體堆棧結(jié)構(gòu)的成本。
圖1是美國專利第5,222,014號揭示的半導(dǎo)體封裝件堆棧結(jié)構(gòu)剖面示意圖；圖2是美國專利第6,828,664號揭示的半導(dǎo)體封裝件堆棧結(jié)構(gòu)剖面示意圖；圖3A到圖3C是美國專利第6,861,288號揭示的半導(dǎo)體封裝件堆棧結(jié)構(gòu)的制法剖面示意圖；圖4A到圖4G是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法實施例1的剖面示意圖；圖5A及圖5B是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)在第一基板上接置支撐件的平面示意圖；圖6A及圖6B是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)在表面設(shè)有貼片的第二基板制備示意圖；圖7是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例2的剖面示意圖；圖8是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例3的剖面示意圖；圖9是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例4的剖面示意圖；圖10是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例5的剖面示意圖；圖11A及圖11B是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例6的剖面示意圖；以及圖12A到圖12D是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法實施例7的剖面示意圖。
具體實施例方式
實施例1圖4A到圖4G是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)的制法剖面示意圖。
如圖4A所示，提供一第一基板41，該第一基板41可以是球柵數(shù)組基板，便于在該第一基板41上接置并電性連接至少一半導(dǎo)體芯片40，并在該第一基板41上對應(yīng)該半導(dǎo)體芯片40周圍以膠粘(adhesive)(未標(biāo)出)等方式，粘合支撐件47；其中該半導(dǎo)體芯片40通過多個焊線451電性連接到該第一基板41，該支撐件47是廢芯片、金屬塊或絕緣塊等，且該支撐件47的高度大于該焊線451的線弧高。
請配合參閱圖5A和圖5B，其顯示了該支撐件47配置在該第一基板41上的平面示意圖，該支撐件47相對排列在該半導(dǎo)體芯片40的四周或兩側(cè)，但并不以此為限。
如圖4B所示，提供一具有第一表面421及相對第二表面422的第二基板42，該第一表面421的部分區(qū)域覆蓋一貼片49，且該第二基板42的第二表面422以膠粘(adhesive)(未標(biāo)出)方式接置在該支撐件47上，使該第二基板42支撐在該半導(dǎo)體芯片40上。
請配合參閱圖6A和圖6B，其是該第二基板42的制備示意圖，即先提供一具有多個第二基板42并彼此呈數(shù)組排列的基板模塊片42A，該第二基板42的第一表面中心部分設(shè)有多個焊墊423，且該第二基板42的第一表面周圍部分設(shè)有多個焊線墊424，并相對在該第二基板42第一表面的中心部分設(shè)置一貼片49，通過覆蓋該焊墊423；再沿各該第二基板42邊緣進行切割，形成多個表面設(shè)有貼片49的第二基板42，接置在支撐件47上。
如圖4C所示，進行打線作業(yè)，利用焊線452使該第二基板42上的焊線墊424電性連接到該第一基板41，其中該焊線452的線弧高度低于該貼片49的厚度。
如圖4D所示，提供一具有上模481的傳統(tǒng)模具48，該上模481內(nèi)側(cè)形成一容置空間480，將其上堆棧有第二基板42的第一基板41置于其中，并使該上模481內(nèi)側(cè)頂緣頂?shù)值皆O(shè)在該第二基板42上的貼片49。
如圖4E所示，進行封裝模壓制程，在該第一基板41上形成包裹該半導(dǎo)體芯片40、第二基板42、焊線452及貼片49的封裝膠體43，隨后可移除該模具，使該貼片49頂部露出該封裝膠體43。
如圖4F所示，利用剝除或化學(xué)藥劑等方式移除該貼片49，完全露出該第二基板42第一表面中心部分的焊墊423，半導(dǎo)體芯片或封裝件可堆棧其上。
如圖4G所示，隨后可在該第二基板42露出該封裝膠體43的第一表面上接置半導(dǎo)體芯片、被動元件或另一半導(dǎo)體封裝件等電子元件46，并使該電子元件46電性連接到該第二基板42上的焊墊423。另外，在該第一基板41底面還可設(shè)置焊球44，用于電性連接到外部裝置。
通過上述制法，本發(fā)明揭示了一種半導(dǎo)體堆棧結(jié)構(gòu)，該半導(dǎo)體堆棧結(jié)構(gòu)包括第一基板41；至少一半導(dǎo)體芯片40，接置并電性連接到該第一基板41；支撐件47，粘合在該第一基板41上且對應(yīng)該半導(dǎo)體芯片40周圍；具有第一表面421及第二表面422的第二基板42，該第二基板42的第二表面422周圍接置在該支撐件47上；焊線452，電性連接該第一及第二基板41和42；以及封裝膠體43，形成在該第一基板41上，且包裹該半導(dǎo)體芯片40、焊線452、支撐件47及第二基板42，并使該第二基板42的部分第一表面421露出該封裝膠體43。另外，該堆棧結(jié)構(gòu)還包括至少一電子元件46，接置在露出該封裝膠體43的第二基板42的第一表面421上。
因此，本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法是在第一基板上接置半導(dǎo)體芯片，并在該半導(dǎo)體芯片周圍粘合支撐件，同時提供一表面預(yù)設(shè)貼片的第二基板，將該設(shè)有貼片的第二基板接置在該支撐件上，并通過焊線電性連接到該第一基板，隨后可將該連接第一及第二基板的結(jié)構(gòu)容置在一具有上模的傳統(tǒng)模具中，并使該上模內(nèi)側(cè)頂?shù)衷谠撡N片頂部，以便進行注膠作業(yè)，在該第一基板上形成包裹半導(dǎo)體芯片、焊線、第二基板及貼片的封裝膠體，接著，可移除該模具，使該貼片頂部露出該封裝膠體，然后移除該貼片，完全露出該第二基板第一表面的焊墊，半導(dǎo)體芯片或半導(dǎo)體封裝件等電子元件可接置其上。因此，在本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法中，供半導(dǎo)體芯片或封裝件堆棧其上的第二基板第一表面的焊墊完全露出該封裝膠體，無須限制被堆棧封裝件尺寸、類型及電性輸入/輸出數(shù)目，同時該第二基板以打線方式電性連接到該第一基板，可避免現(xiàn)有焊球回焊方式電性連接第一及第二基板時造成半導(dǎo)體芯片污染問題，另外，通過預(yù)設(shè)在第二基板上的貼片，還可避免現(xiàn)有堆棧結(jié)構(gòu)在封裝模壓作業(yè)中使用特殊模具造成制程成本增加以及溢膠污染第二基板的問題，從而使制造半導(dǎo)體堆棧結(jié)構(gòu)的成本降低。
實施例2圖7是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例2的剖面示意圖。
在本實施例2中該半導(dǎo)體堆棧結(jié)構(gòu)由類似于上述方法制成，主要差異在于半導(dǎo)體芯片40是通過覆晶方式接置并電性連接到第一基板41。
實施例3圖8是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例3的剖面示意圖。
本實施例3的半導(dǎo)體堆棧結(jié)構(gòu)與實施例1大致相同，主要先使半導(dǎo)體芯片40通過焊線451電性連接到第一基板41，其主要差異在于預(yù)先在第二基板42的第二表面422上接置半導(dǎo)體芯片400，且該半導(dǎo)體芯片400以覆晶方式電性連接到該第二基板42，隨后將該第二基板42接置在支撐件47上并通過焊線452電性連接到該第一基板41，從而強化堆棧結(jié)構(gòu)的電性功能。
實施例4圖9是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例4的剖面示意圖。
本實施例4的半導(dǎo)體堆棧結(jié)構(gòu)與實施例2大致相同，主要是使半導(dǎo)體芯片40通過覆晶方式電性連接到該第一基板41，其主要差異在于預(yù)先在第二基板42的第二表面422上接置半導(dǎo)體芯片400，且該半導(dǎo)體芯片400以打線方式電性連接到該第二基板42，隨后將該第二基板42接置在支撐件47上并通過焊線452電性連接到該第一基板41，從而強化堆棧結(jié)構(gòu)的電性功能。
實施例5圖10是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例5的剖面示意圖。
本實施例5的半導(dǎo)體堆棧結(jié)構(gòu)與實施例2大致相同，主要是使半導(dǎo)體芯片40通過覆晶方式電性連接到該第一基板41，其主要差異在于預(yù)先在第二基板42的第二表面422上接置半導(dǎo)體芯片400，且該半導(dǎo)體芯片400以覆晶方式電性連接到該第二基板42，隨后將該第二基板42接置在支撐件47上并通過焊線452電性連接到該第一基板81，從而強化堆棧結(jié)構(gòu)的電性功能。
另外，在上述實施例中，該第二基板42上除了可接置并電性連接半導(dǎo)體芯片外，還可選擇電性連接被動元件及封裝件等，從而提升或改善堆棧結(jié)構(gòu)的電性功能。
實施例6圖11A和圖11B是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)實施例6的剖面示意圖。
本實施例6的半導(dǎo)體堆棧結(jié)構(gòu)與實施例1大致相同，主要差異是粘合在半導(dǎo)體芯片40周圍的支撐件采用基板條57，第二基板42電性連接到該基板條57，并由該基板條57電性連接到該第一基板51，縮短直接電性連接該第二基板42與第一基板41時所需的焊線長度。
如圖11A所示，該基板條57上設(shè)有電性連接墊570，將第二基板42接置在該如基板條57的支撐件后，即可先利用第一焊線551電性連接該第二基板42及該基板條57的電性連接墊570，再利用第二焊線552電性連接該基板條57的電性連接墊570與該第一基板41。
如圖11B所示，該第二基板42也可直接利用導(dǎo)電凸塊553接置并電性連接到該基板條57的電性連接墊570，再由該基板條570的電性連接墊570利用焊線554電性連接到該第一基板41，該基板條57作為電性橋接件電性連接該第一及第二基板。
實施例7圖12A到圖12D是本發(fā)明的半導(dǎo)體堆棧結(jié)構(gòu)及其制法實施例7的剖面示意圖。本實施例7的半導(dǎo)體堆棧結(jié)構(gòu)及其制法與實施例1大致相同，主要差異是在本實施例中，該半導(dǎo)體堆棧結(jié)構(gòu)可采用批量方式制程，從而提高制程速度及降低制造成本。
如圖12A所示，提供一具有多個第一基板61的第一基板模塊片61A，在各該第一基板61上接置并電性連接半導(dǎo)體芯片60，并在該半導(dǎo)體芯片60周圍粘合支撐件67，在該支撐件67上接置一第二基板62，且該第二基板62上有一貼片69，覆蓋該第二基板62表面的焊墊623，并利用焊線652將該第二基板62電性連接到該第一基板61。
如圖12B所示，進行封裝模壓制程，在該第一基板模塊片61A上形成一包裹半導(dǎo)體芯片60、支撐件67、第二基板62、焊線652及貼片69的封裝膠體63，并使該貼片頂部露出該封裝膠體。
如圖12C所示，還在各該第一基板61底面連接焊球64，并對應(yīng)各該第一基板61之間進行切割，分離各該第一基板61。
如圖12D所示，接著可移除該貼片69，完全露出該第二基板62上的焊墊623，隨后在其上接置并電性連接半導(dǎo)體芯片、封裝件或被動元件等。
權(quán)利要求
1.一種半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體堆棧結(jié)構(gòu)的制法包括在第一基板上至少接置并電性連接一半導(dǎo)體芯片，并在該第一基板上對應(yīng)該半導(dǎo)體芯片周圍設(shè)置支撐件；將一具有第一表面及相對第二表面的第二基板接置在該支撐件上，該第一表面的部分區(qū)域覆蓋一貼片，且該第二基板的第二表面接置在該支撐件上；利用焊線電性連接該第一基板及第二基板；以及進行封裝模壓作業(yè)，在該第一基板上形成包裹該半導(dǎo)體芯片、支撐件、第二基板、焊線及貼片的封裝膠體，并使該貼片頂部露出該封裝膠體。
2.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體堆棧結(jié)構(gòu)的制法還包括移除該貼片，使該第二基板的部分第一表面露出該封裝膠體；在該第二基板露出該封裝膠體的第一表面上接置并電性連接電子元件。
3.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體芯片以打線或覆晶的方式電性連接到該第一基板。
4.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該支撐件是廢芯片、金屬塊或絕緣塊。
5.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該支撐件是基板條，該第二基板電性連接到該基板條，并由該基板條電性連接到該第一基板。
6.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該表面設(shè)有貼片的第二基板制備方法包括提供一具有多個第二基板并呈數(shù)組排列的基板模塊片，該第二基板第一表面的中心部分設(shè)有多個焊墊，且該第二基板第一表面周圍部分設(shè)有多個焊線墊，并在該第二基板中心部分設(shè)置一貼片覆蓋該焊墊；沿各該第二基板邊緣進行切割，形成多個表面設(shè)有貼片的第二基板。
7.如權(quán)利要求6所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該焊線墊通過焊線使該第二基板電性連接到該第一基板。
8.如權(quán)利要求6所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該貼片移除后可露出該焊墊，供電子元件電性連接到該焊墊。
9.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該堆棧具有第二基板的第一基板設(shè)置在一具有上模的模具中，并使該上模內(nèi)側(cè)頂緣抵住設(shè)在該第二基板上的貼片，以便進行封裝模壓作業(yè)。
10.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該第二基板的第二表面可接置并電性連接半導(dǎo)體芯片、被動元件或封裝件。
11.如權(quán)利要求10所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體芯片以打線或覆晶的方式電性連接到該第二基板。
12.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該貼片的厚度大于焊線的線弧高度。
13.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該第一基板底面設(shè)有焊球。
14.如權(quán)利要求1所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體堆棧結(jié)構(gòu)可采用單顆或批量方式制造。
15.如權(quán)利要求14所述的半導(dǎo)體堆棧結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體堆棧結(jié)構(gòu)的批量方式制法包括提供一具有多個第一基板的第一基板模塊片，在各該第一基板上接置并電性連接半導(dǎo)體芯片，并在該半導(dǎo)體芯片周圍設(shè)置支撐件，在該支撐件上接置第二基板，在該第二基板上形成一貼片，通過覆蓋形成該第二基板表面的焊墊，并利用焊線將該第二基板電性連接到該第一基板；進行封裝模壓制程，在該第一基板模塊片上形成一包裹半導(dǎo)體芯片、支撐件、第二基板、焊線及貼片的封裝膠體，并使該貼片頂部露出該封裝膠體；在各該第一基板底面接置焊球，并對應(yīng)各該第一基板之間進行切割，以便分離各該第一基板；以及移除該貼片，完全露出該第二基板上的焊墊。
16.一種半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體堆棧結(jié)構(gòu)包括第一基板；至少一半導(dǎo)體芯片，接置并電性連接到該第一基板；支撐件，設(shè)在該第一基板上，并對應(yīng)該半導(dǎo)體芯片周圍；具有第一表面及第二表面的第二基板，該第二基板通過第二表面周圍接置在該支撐件上；焊線，電性連接該第一及第二基板；以及封裝膠體，形成在該第一基板上，并包裹該半導(dǎo)體芯片、焊線、支撐件及第二基板，使該第二基板的第一表面露出該封裝膠體。
17.如權(quán)利要求16所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體堆棧結(jié)構(gòu)還包括電子元件，接置并電性連接到露出該封裝膠體的第二基板上。
18.如權(quán)利要求16所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片以打線或覆晶的方式電性連接到該第一基板。
19.如權(quán)利要求16所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該支撐件是廢芯片、金屬塊或絕緣塊。
20.如權(quán)利要求16所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該支撐件是基板條，該第二基板電性連接到該基板條，并由該基板條電性連接到該第一基板。
21.如權(quán)利要求16所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該第二基板的第一表面中心部分設(shè)有多個焊墊，且該第二基板的第一表面周圍部分設(shè)有多個焊線墊。
22.如權(quán)利要求21所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該焊線墊通過焊線使該第二基板電性連接到該第一基板。
23.如權(quán)利要求21所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該焊墊可以電性連接電子元件。
24.如權(quán)利要求16所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該第二基板的第二表面可接置并電性連接半導(dǎo)體芯片、被動元件或封裝件。
25.如權(quán)利要求24所述的半導(dǎo)體堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片以打線或覆晶的方式電性連接到該第二基板。
全文摘要
本發(fā)明提供一種半導(dǎo)體堆棧結(jié)構(gòu)及其制法，該半導(dǎo)體堆棧結(jié)構(gòu)的制法是在第一基板上接置半導(dǎo)體芯片及位于該半導(dǎo)體芯片周圍的支撐件，且將一表面預(yù)設(shè)貼片的第二基板接置在該支撐件上，并通過焊線電性連接到該第一基板，接著進行封裝模壓作業(yè)，在該第一基板上形成包裹半導(dǎo)體芯片、焊線及第二基板的封裝膠體，使該貼片頂部露出該封裝膠體，隨后移除該貼片露出該第二基板的第一表面，供電子元件接置其上。本發(fā)明可避免現(xiàn)有以焊球回焊方式電性連接第一及第二基板時造成半導(dǎo)體芯片污染問題，同時通過預(yù)設(shè)在第二基板上的貼片，還可避免現(xiàn)有堆棧結(jié)構(gòu)在封裝模壓作業(yè)中使用特殊模具造成制程成本增加及溢膠污染第二基板等問題。
文檔編號H01L25/00GK101017785SQ20061000743
公開日2007年8月15日 申請日期2006年2月10日 優(yōu)先權(quán)日2006年2月10日
發(fā)明者黃建屏, 黃致明, 普翰屏, 王愉博, 蕭承旭 申請人:矽品精密工業(yè)股份有限公司