專利名稱：半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝件及其制法，尤其涉及一種可供多個 封裝結(jié)構(gòu)進(jìn)行堆疊的半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)。
背景技術(shù)：
10 電子產(chǎn)品在小型化之余，仍要求性能與處理速度的提升。提升性能與處理速度的較佳方法，不外乎是增加半導(dǎo)體封裝件中的芯片數(shù)量 或尺寸，但是供芯片接置的基板上所能使用的面積往往無法供多個芯 片水平設(shè)置或較大尺寸的芯片的置放。故而，目前的發(fā)展乃著眼于多 個封裝件上下堆疊的堆疊式多封裝件模塊(Package on Package,15 POP )。參閱圖1，美國專利第5,222,014號揭示一種半導(dǎo)體封裝件的POP 堆疊結(jié)構(gòu)，其提供一上表面設(shè)置有多個堆疊焊墊(stacked pad) 110 的球柵陣列(BGA)基板11，以在該基板11上接置半導(dǎo)體芯片10并 形成包覆該半導(dǎo)體芯片10的封裝體13，以形成下層半導(dǎo)體封裝件101，20 接著將一完成封裝的上層半導(dǎo)體封裝件102通過焊球14而接置并電性 連接至該下層半導(dǎo)體封裝件101的基板表面的堆疊焊墊110上，藉以 形成一半導(dǎo)體封裝件的POP堆疊結(jié)構(gòu)。然而，由于前述該上層半導(dǎo)體封裝件與下層半導(dǎo)體封裝件是藉焊 球回焊而電性連接，而該焊球高度H—般為0.5mm，如此將限制下層25半導(dǎo)體封裝件的封裝體的高度h必須小于焊球高度H，即該封裝體的 高度h正常大約在0.3mm以下，然而封裝體過低的高度會影響到用以 電性連接芯片至基板的焊線的焊線品質(zhì)，導(dǎo)致下層半導(dǎo)體封裝件的可 靠性不佳。另外，該下層半導(dǎo)體封裝件的封裝體距離最近焊墊的距離至少須 30為0.25mm，以減少形成該封裝體的樹脂溢流至焊墊而發(fā)生污染，造成 堆疊接點的電性不良問題。但是，如此將縮限可供設(shè)置該焊墊的空間，
使得焊墊數(shù)目變小，造成上層與下層半導(dǎo)體封裝件間電性連接的I/O數(shù) 目減少；另外，針對不同尺寸、形狀的封裝體，即須使用相對應(yīng)的不同模具，造成制造成本及復(fù)雜性的提高，且該封裝體的形狀亦限制可 供后續(xù)于下層半導(dǎo)體封裝件堆疊另一半導(dǎo)體封裝件的應(yīng)用。5 相對地，如為增加可供上層與下層半導(dǎo)體封裝件間電性連接的I/O數(shù)目，即需盡可能增加該焊墊，亦即必須盡量限縮下層半導(dǎo)體封裝件 的封裝體尺寸，但是如此即無充足空間可供設(shè)置無源元件以改善封裝 件電性品質(zhì)。另外，參閱圖2，如下層半導(dǎo)體封裝件101的封裝體13尺寸相對 io 過小，將導(dǎo)致該下層半導(dǎo)體封裝件101結(jié)構(gòu)強(qiáng)度不佳，而容易發(fā)生結(jié) 構(gòu)翹曲(waipage)問題，造成后續(xù)不易在該下層半導(dǎo)體封裝件101上 堆疊上層半導(dǎo)體封裝件102，甚或?qū)е露询B上層半導(dǎo)體封裝件102時發(fā) 生提供該上、下層半導(dǎo)體封裝件102, 101彼此電性耦合的焊球14裂損 問題。15 所以，如何提供一種半導(dǎo)體封裝件及其制法可避免下層堆疊的半導(dǎo)體封裝件因其封裝體的設(shè)置而限制堆疊焊墊數(shù)量與無源元件設(shè)置、 污染堆疊焊墊、結(jié)構(gòu)翹曲，以及針對不同封裝體形狀、尺寸須準(zhǔn)備不 同對應(yīng)生產(chǎn)模具所產(chǎn)生的制造費用及復(fù)雜度增加等問題，實已成為目 前亟欲解決的課題。20發(fā)明內(nèi)容鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的主要目的在于提供一種 半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)，以避免現(xiàn)有下層半導(dǎo)體封裝件因 封裝體的設(shè)置而限制堆疊焊墊數(shù)量問題。 25 本發(fā)明的另一 目的在于提供一種半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)，以避免現(xiàn)有下層半導(dǎo)體封裝件因封裝體的設(shè)置而污染堆疊焊墊問 題。本發(fā)明的又一目的在于提供一種半導(dǎo)體封裝件及其制法與堆疊結(jié) 構(gòu)，以避免現(xiàn)有下層半導(dǎo)體封裝件因封裝體尺寸過小所導(dǎo)致的結(jié)構(gòu)翹 30 曲問題。本發(fā)明的再一目的在于提供一種半導(dǎo)體封裝件及其制法與堆疊結(jié)
構(gòu)，可有效設(shè)置無源元件，以改善封裝件電性品質(zhì)。本發(fā)明的另一目的在于提供一種半導(dǎo)體封裝件及其制法與堆疊結(jié) 構(gòu)，僅使用單-一模具即可完成芯片封裝，從而可避免現(xiàn)有下層半導(dǎo)體 封裝件中針對不同封裝體形狀、尺寸須準(zhǔn)備不同對應(yīng)生產(chǎn)模具所產(chǎn)生 5 的制造費用及復(fù)雜度增加等問題。為達(dá)成上述及其他目的，本發(fā)明的半導(dǎo)體封裝件的制法包括提 供一具多個基板的基板模塊片，各該基板的表面設(shè)有一芯片接置區(qū)及 多個堆疊焊墊；于該基板堆疊焊墊上接置導(dǎo)電凸塊及于該芯片接置區(qū) 上接置并電性連接半導(dǎo)體芯片；進(jìn)行封裝制造過程，以于基板模塊片 10上形成包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體，并使該導(dǎo)電凸塊的端 部外露出該封裝體頂面；以及沿各該基板間進(jìn)行切割作業(yè)，以形成多 個封裝體頂面外露有導(dǎo)電凸塊端部的半導(dǎo)體封裝件。另外，于該基板 上還可接置并電性連接多個無源元件，以改善封裝件電性品質(zhì)。該基 板可為薄型球柵陣列(TFBGA)基板或平面柵格陣列(Land Grid Array, 15LGA)基板。該半導(dǎo)體封裝件于進(jìn)行封裝制造過程時，可先于該基板模塊片上 形成全面包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體；接著進(jìn)行薄化作業(yè)， 以移除部分封裝體而使該導(dǎo)電凸塊端部外露出該封裝體頂面。另外亦 可于該半導(dǎo)體封裝件于進(jìn)行封裝制造過程時，將該接置有半導(dǎo)體芯片 20及導(dǎo)電凸塊的基板模塊片置于一封裝模具的模穴中，其中該模穴的頂 面預(yù)先敷設(shè)有一薄膜層，并使該模穴頂面的薄膜層壓抵于該導(dǎo)電凸塊 端部，接著于該模穴中填充封裝樹脂，藉以形成包覆該半導(dǎo)體芯片及 導(dǎo)電凸塊的封裝體；之后即移除該模具及薄膜層，藉以直接使該導(dǎo)電 凸塊端部外露出該封裝體。 25 通過前述制法，本發(fā)明還揭示一種半導(dǎo)體封裝件，包括基板，該基板表面設(shè)有一芯片接置區(qū)及多個堆疊焊墊；半導(dǎo)體芯片，接置于 該芯片接置區(qū)且電性連接至該基板；導(dǎo)電凸塊，接置于該堆疊焊墊上； 以及封裝體，形成于該基板上且包覆該半導(dǎo)體芯片及導(dǎo)電凸塊，并使 該導(dǎo)電凸塊端部外露出該封裝體頂面。另外，于該基板上還可接置并 30 電性連接多個無源元件，以改善封裝件電性品質(zhì)。本發(fā)明亦揭示一種半導(dǎo)體封裝件堆疊結(jié)構(gòu)，包括有一下層半導(dǎo)體
封裝件；以及一上層半導(dǎo)體封裝件，堆疊并電性連接于該下層半導(dǎo)體 封裝件上，其中，該下層半導(dǎo)體封裝件包括表面設(shè)有一芯片接置區(qū)及 多個堆疊焊墊的基板、接置于該芯片接置區(qū)且電性連接至該基板的半 導(dǎo)體芯片、接置于該堆疊焊墊的導(dǎo)電凸塊、以及形成于該基板上以包 5 覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體，該導(dǎo)電凸塊端部外露于該封裝 體頂面，以供該上層半導(dǎo)體封裝件通過多個導(dǎo)電元件而接置并電性連 接至該下層半導(dǎo)體封裝件所外露出該封裝體頂面的導(dǎo)電凸塊端部。因此，本發(fā)明的半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)，是提供一具 多個基板的基板模塊片，各該基板的表面設(shè)有一芯片接置區(qū)及多個堆 10 疊焊墊，以于該基板堆疊焊墊上接置導(dǎo)電凸塊及于該芯片接置區(qū)上接 置并電性連接半導(dǎo)體芯片，接著進(jìn)行封裝制造過程，以于基板模塊片 上形成包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體，并使該導(dǎo)電凸塊的端 部外露出該封裝體頂面，之后即可沿各該基板間進(jìn)行切割作業(yè)，以形 成多個封裝體頂面外露有導(dǎo)電凸塊端部的半導(dǎo)體封裝件，以供其它半 15 導(dǎo)體封裝件得以通過多個導(dǎo)電元件而接置并電性連接至該半導(dǎo)體封裝 件所外露出該封裝體頂面的導(dǎo)電凸塊端部。如此即可避免現(xiàn)有半導(dǎo)體封裝件堆疊結(jié)構(gòu)中，因下層半導(dǎo)體封裝 件中所包覆半導(dǎo)體芯片的封裝體高度受限于焊球高度所造成產(chǎn)品可靠 性不佳、溢流至焊墊而發(fā)生污染，或為免焊墊污染而縮限可供設(shè)置焊 20 墊的空間，造成所堆疊的半導(dǎo)體封裝件間電性連接的I/O數(shù)目減少問 題，亦或為增加半導(dǎo)體封裝件間電性連接的I/O數(shù)目，限縮下層半導(dǎo)體 封裝件的封裝體尺寸，造成無充足空間可供設(shè)置無源元件及容易發(fā)生 翹曲等問題，同時僅需利用單一封裝模具即可制得本發(fā)明的半導(dǎo)體封 裝件及其堆疊結(jié)構(gòu)，以降低制造費用及復(fù)雜度。2

圖1為美國專利第5,222,014號所揭示的一種半導(dǎo)體封裝件的堆疊 結(jié)構(gòu)；圖2為現(xiàn)有半導(dǎo)體封裝件的堆疊結(jié)構(gòu)中下層半導(dǎo)體封裝件發(fā)生翹 30 曲的示意圖；圖3A至3E為本發(fā)明的半導(dǎo)體封裝件及其制法第一實施例的剖面 示意圖；圖4A至4C為本發(fā)明的半導(dǎo)體封裝件制法第二實施例的剖面示意圖；圖5為本發(fā)明的半導(dǎo)體封裝件第三實施例的剖面示意圖；以及 5 圖6為本發(fā)明的半導(dǎo)體封裝件堆疊結(jié)構(gòu)示意圖。主要元件符號說明10 半導(dǎo)體芯片 11基板 110堆疊焊墊io 13 封裝體14 焊球101下層半導(dǎo)體封裝件102上層半導(dǎo)體封裝件30半導(dǎo)體芯片15 31 基板31A基板模塊片311芯片接置區(qū)312堆疊焊墊32 導(dǎo)電凸塊20 33 封裝體35 無源元件40 半導(dǎo)體芯片41 基板41A基板模塊片25 42 導(dǎo)電凸塊43 封裝體45 無源元件46 封裝模具 460模穴30 47 薄膜層50半導(dǎo)體芯片 51 基板60 半導(dǎo)體芯片61 基板62 導(dǎo)電凸塊 5 63 封裝體64 導(dǎo)電元件 601下層半導(dǎo)體封裝件 602上層半導(dǎo)體封裝件 611芯片接置區(qū) 10 612堆疊焊墊具體實施方式
以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功第一實施例參閱圖3A至3E，為本發(fā)明的半導(dǎo)體封裝件及其制法第一實施例 的示意圖。如圖3A所示，提供一具多個基板31的基板模塊片31A，各該基 20板31的表面設(shè)有-一芯片接置區(qū)311及多個堆疊焊墊312。該基板可為 薄型球柵陣列(TFBGA)基板或平面柵格陣列(LGA)基板等。如圖3B所示，于該基板31的堆疊焊墊312上接置導(dǎo)電凸塊32， 以及于該芯片接置區(qū)311上接置并電性連接半導(dǎo)體芯片30，其中該導(dǎo) 電凸塊32例如為焊錫凸塊，且該半導(dǎo)體芯片30可以引線方式電性連 25接至該基板31，另于該基板31上還可充分接置有如電容器、電阻器或 電感器等多個無源元件35。如圖3C及3D所示，進(jìn)行封裝制造過程，首先于該基板模塊片31A 上形成全面包覆該半導(dǎo)體芯片30、無源元件35及導(dǎo)電凸塊32的封裝 體33。30 接著通過如研磨的薄化作業(yè)，以移除封裝體33頂部，以使該導(dǎo)電凸塊32端部與該封裝體33頂面齊平，進(jìn)而使該導(dǎo)電凸塊32端部外露
出該封裝體33。如圖3E所示，沿各該基板31間進(jìn)行切割作業(yè)，以形成多個封裝 體33頂而外露有導(dǎo)電凸塊32端部的薄型球柵陣列(TFBGA)或平面 柵格陣列(LGA)半導(dǎo)體封裝件，其中該封裝體33與基板31側(cè)邊相 5 互齊平。通過前述制法，本發(fā)明還揭示一種半導(dǎo)體封裝件，包括基板31， 該基板31表面設(shè)有一芯片接置區(qū)311及多個堆疊焊墊312;半導(dǎo)體芯 片30，接置于該芯片接置區(qū)311且電性連接至該基板31;導(dǎo)電凸塊32， 接置于該堆疊焊墊312上；以及封裝體33，形成于該基板31上以包覆 10該半導(dǎo)體芯片30及導(dǎo)電凸塊32，并使該導(dǎo)電凸塊32端部外露出該封 裝體33頂面。另外，于該基板31上還可接置并電性連接多個無源元 件35，以改善封裝件電性品質(zhì)。另外，由于本發(fā)明的半導(dǎo)體封裝件在該基板31上全面形成一包覆 半導(dǎo)體芯片30及導(dǎo)電凸塊32 (但是外露出導(dǎo)電凸塊端部)的TFBGA 15或LGA封裝體33，其結(jié)構(gòu)均衡可有效防止翹曲問題產(chǎn)生，亦不致發(fā)生 如現(xiàn)有技術(shù)的堆疊焊墊受封裝樹脂污染及封裝體尺寸限制問題。 第二實施例參閱圖4A至4C，為本發(fā)明的半導(dǎo)體封裝件制法第二實施例的示 意圖。20 如圖4A所示，本實施例的制法主要與前述實施例大致相同，首先提供一具多個基板41的基板模塊片41A，以于各該基板41上接置并 電性連接半導(dǎo)體芯片40、無源元件45及導(dǎo)電凸塊42，并將該接置有 半導(dǎo)體芯片40、無源元件45及導(dǎo)電凸塊42的基板模塊片41A置于一 封裝模具46的模穴460中，其中該模穴460的頂面預(yù)先敷設(shè)有一薄膜25 層47，如為聚酰亞胺(polyimide)膠片，并使該敷設(shè)于模穴460頂面 的薄膜層47壓抵于該導(dǎo)電凸塊42端部，接著于該模穴460中填充封 裝樹脂，藉以形成包覆該半導(dǎo)體芯片40、無源元件45及導(dǎo)電凸塊42 的封裝體43。如圖4B所示，接著移除該模具46及薄膜層47，以供該導(dǎo)電凸塊 3042端部直接外露出該封裝體43。如圖4C所示，沿各該基板41間進(jìn)行切割作業(yè)，以形成多個封裝
體43頂面外露有導(dǎo)電凸塊42端部的TFBGA或LGA半導(dǎo)體封裝件。參閱^ 5，為本發(fā)明的半導(dǎo)體封裝件第三實施例的剖面示意圖。 如圖所示，本實施例的半導(dǎo)體封裝件與前述實施大致相同，主要 5差異在于半導(dǎo)體芯片50除可通過前述引線方式電性連接至該基板外， 亦可以倒裝芯片方式而電性連接至該基板51 。另參閱圖6，顯示本發(fā)明的半導(dǎo)體封裝件堆疊結(jié)構(gòu)的剖面示意圖， 主要將前述的TFBGA或LGA半導(dǎo)體封裝件作為堆疊結(jié)構(gòu)中的下層半 導(dǎo)體封裝件，以于其上接置并電性連接其它半導(dǎo)體封裝件，而構(gòu)成半 io導(dǎo)體封裝件堆疊結(jié)構(gòu)。該半導(dǎo)體封裝件堆疊結(jié)構(gòu)包括有 一下層TFBGA或LGA半導(dǎo)體 封裝件601;以及一上層半導(dǎo)體封裝件602，堆疊并電性連接于該下層 半導(dǎo)體封裝件601上，其中，該下層半導(dǎo)體封裝件601包括表面設(shè)有 一芯片接置區(qū)611及多個堆疊焊墊612的基板61、接置于該芯片接置 15 區(qū)611且電性連接至該基板61的半導(dǎo)體芯片60、接置于該堆疊焊墊 612的導(dǎo)電凸塊62、以及形成于該基板61上以包覆該半導(dǎo)體芯片60 及導(dǎo)電凸塊62的封裝體63，該導(dǎo)電凸塊62端部外露出該封裝體63 頂面，以供該上層半導(dǎo)體封裝件602通過多個如焊球的導(dǎo)電元件64而 接置并電性連接至該下層半導(dǎo)體封裝件601所外露出該封裝體63頂面 20 的導(dǎo)電凸塊62端部。因此，本發(fā)明的半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)，是提供一具 多個基板的基板模塊片，各該基板的表面設(shè)有一芯片接置區(qū)及多個堆 疊焊墊，以于該基板堆疊焊墊上接置導(dǎo)電凸塊及于該芯片接置區(qū)上接 置并電性連接半導(dǎo)體芯片，接著進(jìn)行封裝制造過程，以于基板模塊片 25上形成包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體，并使該導(dǎo)電凸塊的端 部外露出該封裝體頂面，之后即可沿各該基板間進(jìn)行切割作業(yè)，以形 成多個封裝體頂面外露有導(dǎo)電凸塊端部的TFBGA或LGA半導(dǎo)體封裝 件，以供其它半導(dǎo)體封裝件得以通過多個導(dǎo)電元件而接置并電性連接 至該半導(dǎo)體封裝件所外露出該封裝體頂面的導(dǎo)電凸塊端部。 30 如此即可避免現(xiàn)有半導(dǎo)體封裝件堆疊結(jié)構(gòu)中，因下層半導(dǎo)體封裝件中所包覆半導(dǎo)體芯片的封裝體高度受限于焊球高度所造成產(chǎn)品可靠
性不佳、溢流至焊墊而發(fā)生污染，或為免焊墊污染而縮限可供設(shè)置焊 墊的空間，造成所堆疊的半導(dǎo)體封裝件間電性連接的I/O數(shù)目減少問題，亦或為增加半導(dǎo)體封裝件間電性連接的i/o數(shù)目，限縮下層半導(dǎo)體封裝件的封裝體尺寸，造成無充足空間可供設(shè)置無源元件及容易發(fā)生5翹曲等問題，同時僅需利用單一的TFBGA或LGA封裝模具即可制得 本發(fā)明的半導(dǎo)體封裝件及其堆疊結(jié)構(gòu)，以降低制造費用及復(fù)雜度。上述的實施例僅用以例示本發(fā)明的原理及其功效，而非用于限定 本發(fā)明，因此任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范圍 下，對上述實施例進(jìn)行修飾與變化，視實施型態(tài)而定。
權(quán)利要求
1. 一種半導(dǎo)體封裝件的制法，包括提供一具多個基板的基板模塊片，各該基板的表面設(shè)有一芯片接置區(qū)及多個堆疊焊墊；于該基板堆疊焊墊上接置導(dǎo)電凸塊及于該芯片接置區(qū)上接置并電性連接半導(dǎo)體芯片；進(jìn)行封裝制造過程，以于基板模塊片上形成包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體，并使該導(dǎo)電凸塊的端部外露出該封裝體頂面；以及沿各該基板間進(jìn)行切割作業(yè)，以形成多個封裝體頂面外露有導(dǎo)電凸塊端部的半導(dǎo)體封裝件。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該半導(dǎo)體 15封裝件為薄型球柵陣列半導(dǎo)體封裝件及平面柵格陣列半導(dǎo)體封裝件的其中之一。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該半導(dǎo)體 芯片以弓1線及倒裝芯片的其中 一方式電性連接至該基板。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該基板上還接置有多個無源元件。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該封裝制25 造過程包括于該基板模塊片上形成全面包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝 體；以及進(jìn)行薄化作業(yè)，以移除部分封裝體而使該導(dǎo)電凸塊端部外露出該 封裝體頂面。30
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該封裝制2造過程包括將該接置有半導(dǎo)體芯片及導(dǎo)電凸塊的基板模塊片置于一封裝模具 的模穴中，其中該模穴的頂面預(yù)先敷設(shè)有一薄膜層，并使該模穴頂面 的薄膜層壓抵于該導(dǎo)電凸塊端部； 5 于該模穴中填充封裝樹脂，藉以形成包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體；以及移除該模具及薄膜層，藉以直接使該導(dǎo)電凸塊端部外露出該封裝體。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件的制法，其中，該薄膜層為聚酰亞胺膠片。
8.—種半導(dǎo)體封裝件，包括基板，該基板表面設(shè)有一芯片接置區(qū)及多個堆疊焊墊； 15 半導(dǎo)體芯片，接置于該芯片接置區(qū)且電性連接至該基板；導(dǎo)電凸塊，接置于該堆疊焊墊上；以及封裝體，形成于該基板上且包覆該半導(dǎo)體芯片及導(dǎo)電凸塊，并使 該導(dǎo)電凸塊端部外露出該封裝體頂面。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝件，其中，該半導(dǎo)體封裝件為薄型球柵陣列半導(dǎo)體封裝件及平面柵格陣列半導(dǎo)體封裝件的其中之
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝件，其中，該半導(dǎo)體芯片以 25弓i線及倒裝芯片的其中 一方式電性連接至該基板。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝件，其中，該基板上還接置 有多個無源元件。
12. —種半導(dǎo)體封裝件堆疊結(jié)構(gòu)，包括一下層半導(dǎo)體封裝件；以及一上層半導(dǎo)體封裝件，堆疊并電性連接于該下層半導(dǎo)體封裝件上，其中，該下層半導(dǎo)體封裝件包括有表面設(shè)有一芯片接置區(qū)及多個堆疊 焊墊的基板、接置于該芯片接置區(qū)且電性連接至該基板的半導(dǎo)體芯片、 接置于該堆疊焊墊的導(dǎo)電凸塊、以及形成于該基板上以包覆該半導(dǎo)體 芯片及導(dǎo)電凸塊的封裝體，該導(dǎo)電凸塊端部外露出該封裝體頂面，以 5供該上層半導(dǎo)體封裝件通過多個導(dǎo)電元件而接置并電性連接至該下層 半導(dǎo)體封裝件所外露出該封裝體頂面的導(dǎo)電凸塊端部。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件堆疊結(jié)構(gòu)，其中，該下 層半導(dǎo)體封裝件為薄型球柵陣列半導(dǎo)體封裝件及平面柵格陣列半導(dǎo)體10 封裝件的其中之一。
14. 根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件堆疊結(jié)構(gòu)，其中，該下 層半導(dǎo)體封裝件的半導(dǎo)體芯片以引線及倒裝芯片的其中一方式電性連 接至該基板。
15. 根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件堆疊結(jié)構(gòu)，其中，該下 層半導(dǎo)體封裝件的基板上還接置有多個無源元件。全文摘要
本發(fā)明公開了一種半導(dǎo)體封裝件及其制法與堆疊結(jié)構(gòu)，是提供一具多個基板的基板模塊片，以于各該基板上接置并電性連接半導(dǎo)體芯片及多個導(dǎo)電凸塊，接著進(jìn)行封裝制造過程，以于該基板模塊片上形成包覆該半導(dǎo)體芯片及導(dǎo)電凸塊的封裝體，并使該導(dǎo)電凸塊的端部外露出該封裝體頂面，其后沿各該基板間進(jìn)行切割，以形成多個封裝體頂面外露有導(dǎo)電凸塊端部的半導(dǎo)體封裝件，從而供另一半導(dǎo)體封裝件通過導(dǎo)電元件而堆疊并電性連接至外露出該封裝體頂面的導(dǎo)電凸塊端部，避免現(xiàn)有半導(dǎo)體封裝件堆疊結(jié)構(gòu)中封裝樹脂污染焊墊、電性連接的I/O數(shù)目少、無充足空間可供設(shè)置無源元件及容易發(fā)生翹曲等問題。
文檔編號H01L21/50GK101211792SQ20061015669
公開日2008年7月2日 申請日期2006年12月30日 優(yōu)先權(quán)日2006年12月30日
發(fā)明者蕭承旭, 蔡和易, 黃建屏 申請人:矽品精密工業(yè)股份有限公司