專利名稱：芯片堆棧封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體封裝結(jié)構(gòu)，特別是涉及一種堆棧封裝結(jié)構(gòu)。
背景技術(shù)：
隨著電子產(chǎn)品功能與應用的需求的急劇增加，封裝技術(shù)也朝著高密度微小 化、單芯片封裝到多芯片封裝、二維尺度到三維尺度的方向發(fā)展。其中系統(tǒng)化
封裝技術(shù)(System In Package)是一種可整合不同電路功能芯片的較佳方法， 利用表面粘著(Surface Mount Technology; SMT)工藝將不同的芯片堆棧整合 于同一基板上，借以有效縮減封裝面積。具有體積小、高頻、高速、生產(chǎn)周期 短與低成本的優(yōu)點。
請參考第5圖，圖5是根據(jù)一公知的芯片堆棧封裝結(jié)構(gòu)500所繪示的結(jié)構(gòu) 剖面圖。芯片堆棧封裝結(jié)構(gòu)500包括基板510、第一芯片520、第二芯片530 以及數(shù)條引線540和550。其中第一芯片520固設(shè)于基材510之上，并借助引 線540與基材510電性連接。第二芯片530堆棧于第一芯片520之上，且借助 引線550與基板510電性連接。
但是，由于疊設(shè)于上層的芯片，例如第二芯片530，必須遷就下層芯片(第 一芯片520)的引線(引線540)配置，因此上層芯片(第二芯片530)尺寸必須小 于下層芯片。因此也限制了芯片堆棧的數(shù)量與彈性。又因為上層芯片的尺寸較 小，必須延長引線550的配線長度并擴大其線弧，方能使其與基材510電性連 接。當后續(xù)進行壓模工藝時，這些被延長的引線容易受到?jīng)_移，而出現(xiàn)短路的 現(xiàn)象，影響制作的成品率。
請參考圖6，圖6為根據(jù)另一種公知芯片堆棧封裝結(jié)構(gòu)600所繪示的結(jié)構(gòu) 剖面圖。芯片堆棧封裝結(jié)構(gòu)600包括基板610、第一芯片620、第二芯片630、 數(shù)條引線640和650以及位于第一芯片620和第二芯片630之間的虛擬芯片 660。其中第一芯片620疊設(shè)于基板610上，并借助引線640使第一焊墊670 與基材610電性連接;虛擬芯片660疊設(shè)于第一芯片620之上;第二芯片則疊設(shè)于虛擬芯片660之上，并借助引線650使第二焊墊680與基材610電性連接。 借助尺寸小于第一芯片620的虛擬芯片660的設(shè)置，不僅可在第一芯片620 和第二芯片630之間，提供足夠的布線空間與線弧高度，以容納引線640，而 且不會限制上層芯片(第二芯片630)的堆棧尺寸。因此第二芯片630的尺寸實 質(zhì)等于第一芯片620的尺寸。
但是虛擬芯片的設(shè)置，不僅會增加芯片堆棧的厚度，且增加了工藝成本， 更限制了封裝結(jié)構(gòu)微小化與高密度的趨勢。
因此有需要提供一種成品率高、工藝成本低廉且不會限制封裝密度的芯片 堆棧封裝結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種芯片堆棧封裝結(jié)構(gòu)，來解決上述公知技術(shù)中芯 片堆棧的厚度過厚，工藝成本過高以及封裝結(jié)構(gòu)微小化與高密度化受限制等問 題。
為了實現(xiàn)上述目的，本發(fā)明提供了一種芯片堆棧封裝結(jié)構(gòu)，包括基材、 第一芯片、第二芯片、圖案化線路層以及導電組件?；木哂械谝槐砻嬉约跋?對的第二表面。第一芯片位于基材的第一表面，并與基材電性連接。第二芯片 位于第一芯片之上，第二芯片具有第二主動面，其中第二主動面配置有至少一 個第二焊墊。圖案化線路層，形成于第二主動面之上，且與第二焊墊匹配，再 經(jīng)導電組件與基材電性連接。
為了實現(xiàn)上述目的，本發(fā)明提供了一種芯片堆棧封裝結(jié)構(gòu)，包括基材、 第一芯片、第二芯片、第一圖案化線路層以及第一引線。其中基材具有第一表 面與相對的第二表面。第一芯片具有對應于該第一表面的第一晶背以及相對于 第一晶背的第一主動面。第二芯片位于第一芯片之上，具有對應于該第一主動 面的第二主動面，其中第二主動面配置有至少一個第二焊墊。第一圖案化線路 層位于第一主動面之上，且與第二焊墊匹配。并借助第一引線電性連結(jié)第一圖 案化線路層與基材。
本發(fā)明的一較佳實施例是在堆棧芯片結(jié)構(gòu)的上層片的主動層上形成一個 圖案化線路層。當上層芯片芯片倒裝焊堆棧于下層芯片時，并借助圖案化線路 層的布線，將上層芯片的焊墊的引線位置重新分配，使其對應至芯片的邊緣，再借助一組導電組件使圖案化線路層與基材電性連接。
本發(fā)明的另一較佳實施例則為，下層芯片上提供一下層圖案化線路層與上 層芯片的的焊墊匹配，借以將上層芯片的焊墊的引線位置重新分配，再借助引 線使焊墊與基材電性連結(jié)。
借此，可解決公知技術(shù)中，電性連接上層芯片與基材的引線配線長度過長 以及線弧過大的問題。
因此根據(jù)以上所述的實施例，借助本發(fā)明所提供的技術(shù)優(yōu)勢，可以解決公 知芯片堆棧封裝結(jié)構(gòu)成品率低及封裝密度不高的問題。
以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的 限定。


圖1為根據(jù)本發(fā)明的第一較佳實施例所繪示的芯片堆棧封裝結(jié)構(gòu)100的剖 面示意圖2為根據(jù)本發(fā)明的第二較佳實施例所繪示的芯片堆桟封裝結(jié)構(gòu)200的剖 面示意圖3為根據(jù)本發(fā)明的第三較佳實施例所繪示的芯片堆棧封裝結(jié)構(gòu)300的剖 面示意圖4為根據(jù)本發(fā)明的第四較佳實施例所繪示的芯片堆棧封裝結(jié)構(gòu)400的剖 面示意圖5為根據(jù)一公知的芯片堆棧封裝結(jié)構(gòu)500所繪示的結(jié)構(gòu)剖面圖； 圖6為根據(jù)另一種公知芯片堆棧封裝結(jié)構(gòu)600所繪示的結(jié)構(gòu)剖面圖； 圖7為根據(jù)本發(fā)明的第五較佳實施例所繪示的芯片堆棧封裝結(jié)構(gòu)700的剖 面示意圖8為根據(jù)本發(fā)明的第六較佳實施例所繪示的芯片堆棧封裝結(jié)構(gòu)800的剖 面示意圖。
其中，附圖標記
100:芯片堆棧封裝結(jié)構(gòu) 101:基材
102:第一芯片 103:圖案化線路層
104:引線 105:圖案化線路層106:第一心片107:第一主動面
跳第一晶背109:第二主動面
110:第二焊墊111:貫穿開口
113:引線114:外部連接端子
116:導電凸塊117:第一焊墊
118:基材第一表面119:基材第二表面
120:導電組件122:封膠樹脂
200:芯片堆棧封裝結(jié)構(gòu)201:基材
202:第一心片203:第一圖案化線路層
203a::第一導線203b::第二導線
204:第一引線205:第一圖案化線路層
205a::第三導線205b::第四導線
206:第一心片207:晶背
208:第一主動面209:第二主動面
210:第二焊墊212:第二引線
214:外部連接端子216:導電凸塊
217:第一焊墊218:基材的第一表面
219:基材的第二表面220:導電組件
222:封膠樹脂
300:芯片堆棧封裝結(jié)構(gòu)301:基材
302:第一心片303:第一圖案化線路層
304:引線305:第二圖案化線路層
306:第一心片307:第一主動面
308:第一晶背309:第二主動面
310:第二焊墊311:貫穿開口
312:底膠314:外部連接端子
316:導電凸塊
317:第一焊墊318:凸塊
319:散熱鰭片320:導電組件
321:基材的第一表面322:封膠樹脂323:基材的第二表面400:芯片堆棧封裝結(jié)構(gòu)
401:基材402:第一芯片
405:第二圖案化線路層406:第二芯片
407:第一主動面408:第一晶背
409:第二主動面410:第二焊墊
411:貫穿開口412:館 一 曰扭 鬼一日日冃
413:引線414:外部連接端子
417:焊墊418:基材的第一表面
419:基材的第二表面420:導電組件
420a.引線420b引線
422:封膠樹脂
500:芯片堆棧封裝結(jié)構(gòu)510:基板
520:第一芯片530:第二芯片
540:引線550:引線
610:基板620:第一芯片
630:第一心片640:引線
650:引線660:虛擬芯片
670:焊墊680:焊墊
700:芯片堆棧封裝結(jié)構(gòu)701:基材
702:第一芯片703:第一圖案化線路層
704:第一引線705:第二圖案化線路層
706:第一心片707:第一晶背
708:第一主動面709:第二主動面
710:第二焊墊711:外部連接端子
716:導電凸塊717:第一焊墊
718:基材的第一表面719:基材的第二表面
720:導電組件722:封膠樹脂
800:芯片堆棧封裝結(jié)構(gòu)801:基材
802:第一芯片803:第一引線
804:第二芯片805:外部連接端子806:基材的第一表面
807:基材的第二表面跳第一主動面
809:第一晶背810:第一焊墊
811:第二主動面812:第二悍墊
813:導電凸塊814:第二引線
815:封膠樹脂816:第一圖案化線路層
816a:導線816b:導線
具體實施例方式
為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，特提 供數(shù)種芯片堆棧封裝結(jié)構(gòu)作為較佳實施例來進一步說明。
請參考圖1，圖1為根據(jù)本發(fā)明的第一較佳實施例所繪示的芯片堆棧封裝
結(jié)構(gòu)100的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)100包括:基材101第一芯片102、圖案化線路層105、 第二芯片106、導電組件120、封膠樹脂122及多個外部連接端子111。
基材101具有第一表面118以及相對于第一表面118的第二表面119。在 本發(fā)明的較佳實施例之中，基材101由導線架(Lead Frame)、印刷電路板 (Printing Circuit Board)或晶粒承載器(Carrier)所構(gòu)成。而在本實施例之 中，基材101為一印刷電路板，其材質(zhì)例如可為BT、 FR4電路板或者是其它軟 性電路板，且基材101具有一個貫穿開口 (Slot) 111。
第一芯片102借助一粘著層(圖中未示)疊設(shè)于基材101的第一表面118， 且第一芯片102具有一個面對基材101的第一主動面107，以及一個與第一主 動面107相對的第一晶背108。在本實施例之中，第一主動面107的一部分粘 著于基材101的第一表面118;而另一部分則暴露于該貫穿開口 111，且設(shè)有 數(shù)個第一焊墊117。其中至少一第一焊墊117借助穿過貫穿開口 111的一條引 線113，與基材101電性連結(jié)。
導電組件120位于第一芯片102的第一晶背108上。在本實施例之中，導 電纟且件120包括形成于第一晶背108上的圖案化線路層103、至少一條引線， 例如引線104，以及至少一個導電凸塊，例如導電凸塊116。其中圖案化線路 層103為一重布線路層(Redistribution-Layer, RDL)，且圖案化線路層103
9包括數(shù)條導線，至少一條導線的一端往第一芯片102的第一晶背108的邊緣延 伸，并借助引線104與基材101電性連結(jié)；另一端則與導電凸塊116電性連結(jié)。
第二芯片106位于第一芯片102上方，且第二芯片106面對第一芯片102 的第二主動面109配置有至少一個第二焊墊，例如第二焊墊IIO，以及一個與 第二焊墊110相互匹配的圖案化線路層105。其中圖案化線路層105包括數(shù)條 導線，至少一條導線的一端與第二焊墊110電性連結(jié)，另一端則與導電凸塊 116相互匹配。當?shù)诙酒?06以芯片倒裝焊方式疊設(shè)于第一芯片102上時， 至少一個第二焊墊110可借助圖案化線路層105、導電凸塊116、圖案化線路 層103以及引線104與基材電性連結(jié)。
封膠樹脂120則填充于基材101、第一芯片102及第二芯片106之間，最 后再于基材的第二表面119形成數(shù)個外部連接端子111。這些外部端子1U較 佳例如可為錫球。借助這些外部連接端子111，可以將芯片堆桟封裝結(jié)構(gòu)100 電性連接至其它外部電路。
在本發(fā)明的一些實施例中，圖案化線路層105可以配合不同芯片的焊墊配 置改變配線圖案，再配合導電組件120的圖案化線路層103、引線104以及導 電凸塊116的布線變化，可大幅增加堆棧封裝結(jié)構(gòu)中線路配置的靈活性。因此 當具有與第一芯片102相同尺寸的第二芯片106與第一芯片102相互堆棧時， 圖案化線路層105和導電組件120可以將原來靠近第二芯片106中心的第二焊 墊IIO，或者是將其它位置的第二焊墊110重新布線，使第二焊墊110可以對 應至第二芯片106的其它位置，例如對應至第二芯片106的邊緣，并使第二焊 墊110與基材101電性連結(jié)，而不會產(chǎn)生布線過長或線弧過大的問題。
在本發(fā)明的另外一些實施例中，第二芯片106的第二焊墊110經(jīng)過圖案化 線路層105和導電組件120的重新布線后，第一芯片101和第二芯片106可以 配合多種不同線路設(shè)計的基材，以使芯片的堆棧適應各種封裝結(jié)構(gòu)的設(shè)計。
請參考圖2，圖2為根據(jù)本發(fā)明的第二較佳實施例所繪示的芯片堆棧封裝 結(jié)構(gòu)200的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)200包括基材201、第一芯片202、第二圖案化線路 層205、第二芯片206、導電組件220以及封膠樹脂222及多個外部連接端子 211。
基材201具有第一表面218以及相對于第一表面218的第二表面219。在本發(fā)明的較佳實施例中，基材201由導線架、印刷電路板或晶粒承載器所構(gòu)成， 其^W質(zhì)例如是BT或者是FR4電路板或者是其它軟性電路板。
第一芯片202借助一粘著層(圖中未示)疊設(shè)于基材201的第一表面218， 且該第一芯片202具有一個背對基材201的第一主動面208，以及一個與第一 主動面208相對的第一晶背207。在本實施例之中，第一主動面208具有至少 一個第一焊墊217，而第一焊墊217借助一條第二引線212與基材201電性連 結(jié)。
導電組件220位于第一芯片202的第一主動面208上。在本實施例之中， 導電組件220包括形成于第一主動面208上的第一圖案化線路層203、至少一 條引線，例如第一引線204，以及至少一個導電凸塊，例如導電凸塊216。其 中第一圖案化線路層203為一重布線路層，且第一圖案化線路層203包括數(shù)條 導線，例如第一導線203a和第二導線203b。
其中至少一條第一導線203a的一端往第一芯片202的第一主動面208的 邊緣延伸，并借助第一引線204，使第一導線203a與基材201電性連結(jié);第一 導線203a另一端則與導電凸塊216電性連結(jié)。而至少一條第二導線203b的一 端與位于第一主動面208上的第一焊墊217電性連結(jié)；第二導線203b的另外 一端則往第一芯片202其它位置延伸，例如往第一芯片202的第一主動面208 的邊緣延伸。再借助第二引線212，使第一芯片202可與基材201電性連結(jié)。
第二芯片206位于第一芯片202上方，且第二芯片206面對第一芯片202 的第二主動面209，配置有至少一個第二焊墊，例如第二焊墊210，以及一個 與第二焊墊210相互匹配的第二圖案化線路層205。
其中第二圖案化線路層205包括數(shù)條導線，例如第三導線205a和第四導 線205b。其中至少有一條導線，例如第三導線205a，的一端與第二焊墊210 電'性連結(jié)，第三導線205a的另一端則與導電凸塊216相互匹配。當?shù)诙酒?206以芯片倒裝焊方式疊設(shè)于第一芯片202上時，至少一個第二焊墊210可借 助第二圖案化線路層205的第三導線205a、導電凸塊216、第一圖案化線路層 203的第一導線203a以及第一引線204與基材201電性連結(jié)。
封膠樹脂220則填充于基材201、第一芯片202及第二芯片206之間，最 后再在基材201的第二表面219形成數(shù)個外部連接端子211，這些外部端子較 佳例如可為錫球。借助這些外部連接端子211，可以將芯片堆棧封裝結(jié)構(gòu)200電性連接至其它外部電路。
在本發(fā)明的一些實施例中，第二圖案化線路層205可以配合不同芯片的焊 墊配置改變配線圖案，再配合導電組件220的第一圖案化線路層203、第一引 線204以及導電凸塊216的布線變化，可大幅增加堆棧封裝結(jié)構(gòu)中線路配置的 靈活性。因此當具有與第一芯片202相同尺寸的第二芯片206與第一芯片202 相互堆棧時，第二圖案化線路層205和導電組件220可以將原來靠近第二芯片 106中心的第二焊墊210或者是其它位置的第二焊墊210重新布線，再經(jīng)導電 組辨:220使第二焊墊210可以對應至第二芯片206的邊緣，并使第二焊墊210 與基材201電性連結(jié)，而不會產(chǎn)生布線過長或線弧過大的問題。
在本發(fā)明的另外一些實施例中，第二芯片206的第二焊墊210經(jīng)過第二圖 案it線路層205和導電組件220的重新布線后，第一芯片202和第二芯片206 可以配合多種不同線路設(shè)計的基材，以使芯片的堆棧適應各種封裝結(jié)構(gòu)的設(shè) 計。
請參考圖3,圖3為根據(jù)本發(fā)明的第三較佳實施例所繪示的芯片堆棧封裝 結(jié)構(gòu)300的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)300包括基材301、第一芯片302、第二圖案化線路 層305、第二芯片306、導電組件320、封膠樹脂322及多個外部連接端子314。
基材301具有第一表面321以及相對第一表面321的第二表面323。在本 發(fā)明的較佳實施例之中，基材301由導線架、印刷電路板或晶粒承載器所構(gòu)成， 其木才質(zhì)例如是BT或者是FR4電路板或者是其它軟性電路板。而在本實施例中， 基豐才301為一印刷電路板，且基材301具有一個貫穿開口 311。
第一芯片302借助一芯片倒裝焊接合工藝疊設(shè)于基材301的第一表面 321,且此第一芯片302具有一個面對基材301的第一主動面307，以及一個 與第一主動面307相對的第一晶背308。在本實施例中，第一主動面307設(shè)有 數(shù)個第一焊墊317，并且借助數(shù)個凸塊318，將這些第一焊墊317與基材301 電'性連結(jié)。另外，還包括使用一底膠312將這些凸塊318包覆，并借以將第一 主動面307固定于基材301的第一表面321。
在本發(fā)明的較佳實施例中，還包括一個散熱鰭片319形成在第一主動面 307上，使其從第一主動面307經(jīng)貫穿開口 311向外延伸，借此增加芯片堆棧 封裝結(jié)構(gòu)300的散熱效果。導電組件320位于第一芯片302的第一晶背308上。在本實施例中，導電 組件320包括形成于第一晶背308上的第一圖案化線路層303、至少一條引線， 例如引線304，以及至少一個導電凸塊，例如導電凸塊316。其中第一圖案化 線路層303為一重布線路層，且第一圖案化線路層303包括數(shù)條導線，至少一 條導線的一端往第一芯片302的其它位置延伸，例如往第一芯片302的邊緣延 伸，并借助引線304與基材301電性連結(jié)；而此導線的另一端則與導電凸塊 316電性連結(jié)。
第二芯片306位于第一芯片302上方，且第二芯片306面對第一芯片302 的第二主動面309，配置有至少一個第二焊墊，例如第二焊墊310，以及一個 與第二焊墊310相互匹配的第二圖案化線路層305。其中第二圖案化線路層305 包括數(shù)條導線，其中至少一條導線的一端與第二焊墊310電性連結(jié)，另一端則 與導電凸塊316相互匹配。當?shù)诙酒?06以芯片倒裝焊方式疊設(shè)于第一芯片 302上時，至少一個第二焊墊310可借助第二圖案化線路層305、導電凸塊316、 第一圖案化線路層303以及引線304與基材301電性連結(jié)。
封膠樹脂322則填充于基材301、第一芯片302及第二芯片306之間，最 后再在基材的第二表面323形成數(shù)個外部連接端子314，這些外部端子較佳可 以是錫球。借助這些外部連接端子314，可以使芯片堆棧封裝結(jié)構(gòu)300電性連 接至其它外部電路。
在本發(fā)明的一些實施例中，第二圖案化線路層305可以配合不同芯片的焊 墊配置改變配線圖案，再配合導電組件320的第一圖案化線路層303、引線304 以及導電凸塊316的布線變化，可大幅增加堆棧封裝結(jié)構(gòu)中線路配置的靈活 性。因此當具有與第一芯片302相同尺寸的第二芯片306與第一芯片302相互 堆木戔時，第二圖案化線路層305和導電組件320可以將原來靠近第二芯片306 中(、的第二焊墊310或者是在第二晶306片其它位置的第二焊墊310重新布 線，使其對應至第二芯片306的邊緣，并使第二焊墊310與基材301電性連結(jié)， 而不會產(chǎn)生布線過長或線弧過大的問題。
在本發(fā)明的另外一些實施例中，第二芯片306的第二焊墊310經(jīng)過第二圖 案f七線路層305和導電組件320的重新布線后，第一芯片302和第二芯片306 可以配合多種不同線路設(shè)計的基材，以使芯片的堆棧適應各種封裝結(jié)構(gòu)的設(shè) 計。請參考圖4，圖4為根據(jù)本發(fā)明的第四較佳實施例所繪示的芯片堆棧封裝 結(jié)構(gòu)400的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)400包括基材40K第一芯片402、第二圖案化線路 層405、第二芯片406、導電組件420以及封膠樹脂422及多個外部連接端子 414。
基材401具有第一表面418以及相對于第一表面418的第二表面419。在 本發(fā)明的較佳實施例之中，基材401由導線架、印刷電路板或晶粒承載器所構(gòu) 成，其材質(zhì)例如是BT或者是FR4電路板或者是其它軟性電路板。而在本實施 例中，基材401為一印刷電路板，且基材401具有一個貫穿開口 411。
第一芯片402借助一粘著層(圖中未示)疊設(shè)于基材401的第一表面418， 且lit第一芯片402具有一個面對基材401的第一主動面407，以及一個與第一 主動面407相對的第一晶背408。在本實施例中，第一主動面407的一部分粘 著于基材401的第一表面418;而另一部分則暴露于該貫穿開口 411，且設(shè)有數(shù) 個第一悍墊417。其中至少一個焊墊417借助穿過貫穿開口 411的一條引線 413，與基材401電性連結(jié)。
第二芯片406具有一第二主動面409以及相對于第二主動面409的第二晶 背412。在本實施例中，第二晶背412借助一粘著層(圖中未示)，固設(shè)于第一 芯片402的第一晶背408上。且第二芯片406的第二主動面409，配置有至少 一個第二焊墊410，以及一個與第二焊墊410相互匹配的第二圖案化線路層 405。其中第二圖案化線路層405為一重布線路層，包括數(shù)條導線，其中至少 一條導線的一端與第二焊墊410電性連結(jié)，另一端則往第二芯片406的第二主 動面409的邊緣延伸，并且與導電組件420相互匹配。
在本實施例中，導電組件420系至少一條打線，例如打線420a和420b， 用來與基材401電性連結(jié)。
封膠樹脂420則填充于基材401、第一芯片402及第二芯片406之間，最 后再在基材401的第二表面419形成數(shù)個外部連接端子414，這些外部端子414 較佳可以是錫球。借助這些外部連接端子411，可以將芯片堆棧封裝結(jié)構(gòu)400 電'性連接至其它外部電路。
在本實施例中，第二圖案化線路層405可以配合不同芯片的焊墊配置改變 配線圖案，將第二焊墊410的引線位置重新分配，并往第二芯片406的其它位置，例如是第二芯片406邊緣延伸，再借助導電組件420(引線420a和420b) 使第二焊墊410與基材401電性連結(jié)。
請參考圖7，圖7為根據(jù)本發(fā)明的第五較佳實施例所繪示的芯片堆棧封裝 結(jié)構(gòu)700的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)700包括基材701、第一芯片702、第二圖案化線路 層705、第二芯片706、導電組件720以及封膠樹脂722及多個外部連接端子 711。
基材701具有第一表面718以及相對于第一表面718的第二表面719。在 本發(fā)明的較佳實施例中，基材701由導線架、印刷電路板或晶粒承載器所構(gòu)成， 其材質(zhì)例如是BT或者是FR4電路板或者是其它軟性電路板。
第一芯片702借助一粘著層(圖中未示)疊設(shè)于基材701的第一表面718， 且該第一芯片702具有一個背對基材701的第一主動面708，以及一個與第一 主動面708相對的第一晶背707。在本實施例中，第一主動面708具有至少一 個第一焊墊717。
導電組件720位于第一芯片702的第一主動面708上。在本實施例中，導 電組件720包括形成于第一主動面708上的第一圖案化線路層703、至少一條 引線，例如第一引線704，以及至少一個導電凸塊，例如導電凸塊716。其中 第一圖案化線路層703為一重布線路層，且第一圖案化線路層703包括數(shù)條導 線，第一圖案化線路層703至少一條導線的一端往第一芯片702的第一主動面 708的邊緣延伸，并借助第一引線704，使導線與基材701電性連結(jié)；導線的 另一端則與導電凸塊716電性連結(jié)。在本實施例中，第一圖案化線路層703 與導電凸塊716電性連結(jié)的導線，又同時與第一焊墊717電性連結(jié)，并借助第 一引線704使第一焊墊717與基材701導通。
第二芯片706位于第一芯片702上方，且第二芯片706面對第一芯片702 的第二主動面709，配置有至少一個第二焊墊，例如第二焊墊710,以及一個 與第二焊墊710相互匹配的第二圖案化線路層705。
其中第二圖案化線路層705包括數(shù)條導線，其中至少有一條導線的一端與 第二焊墊710電性連結(jié)，而此導線的另一端則與導電凸塊716相互匹配。當?shù)?二芯片706以芯片倒裝焊方式疊設(shè)于第一芯片702上時，至少一個第二焊墊 710可借助第二圖案化線路層705、導電凸塊716、第一圖案化線路層703以及第一引線704與基材701電性連結(jié)。由于第一圖案化線路層703可同時與第 一芯片702的第一焊墊717以及第二芯片706的第二焊墊710導通，因此第一 焊墊717與第二悍墊710可傳輸相同信號。
封膠樹脂722則填充于基材701、第一芯片702及第二芯片706之間，最 后再于基材701的第二表面719形成數(shù)個外部連接端子711，這些外部端子較 佳可以是錫球。借助這些外部連接端子711，可以將芯片堆棧封裝結(jié)構(gòu)700電 性連接至其它外部電路。
在本發(fā)明的一些實施例中，第二圖案化線路層705可以配合不同芯片的焊 墊配置改變配線圖案，再配合導電組件720的第一圖案化線路層703、第一引 線704以及導電凸塊716的布線變化，可大幅增加堆棧封裝結(jié)構(gòu)中線路配置的 靈活性。因此當具有與第一芯片702相同尺寸的第二芯片706與第一芯片702 相互堆棧時，第二圖案化線路層705和導電組件720可以將原來靠近第二芯片 706中心的第二焊墊710或者是其它位置的第二焊墊710重新布線，再經(jīng)導電 組件720使第二焊墊710可以對應至第二芯片706的邊緣，并使第二焊墊710 與基材701電性連結(jié)，而不會產(chǎn)生布線過長或線弧過大的問題。
在本發(fā)明的另外一些實施例中，第二芯片706的第二焊墊710經(jīng)過第二圖 案化線路層705和導電組件720的重新布線后，第一芯片702和第二芯片706 可以配合多種不同線路設(shè)計的基材，以使芯片的堆棧適應各種封裝結(jié)構(gòu)的設(shè) 計。
請參考圖8，圖8為根據(jù)本發(fā)明的第六較佳實施例所繪示的芯片堆棧封裝 結(jié)構(gòu)800的剖面示意圖。
芯片堆棧封裝結(jié)構(gòu)800包括基材801、第一芯片802、第一圖案化線路 層816、第二芯片804、第一引線803、封膠樹脂815及多個外部連接端子805。
基材801具有第一表面806以及相對第一表面806的第二表面807。在本 發(fā)明的較佳實施例中，基材801由導線架、印刷電路板或晶粒承載器所構(gòu)成， 其材質(zhì)例如是BT或者是FR4電路板或者是其它軟性電路板。在本實施例中， 基材801為一印刷電路板。
第一芯片802具有一個背對基材801的第一主動面808，以及一個與第一 主動面808相對的第一晶背809，且第一芯片802的第一晶背809借助表面接 合工藝疊設(shè)于基材801的第一表面806。此在本實施例中，第一主動面808設(shè)有數(shù)個第一焊墊810，并且借助第一引線803，將這些第一焊墊810與基材801 電性連結(jié)。
第二芯片804位于第一芯片802上方，且第二芯片804面對第一芯片802 之第二主動面811，配置有至少一個第二焊墊，例如第二焊墊812。其中第二 芯片804的尺寸小于第一芯片802的尺寸。
第一圖案化線路層803a位于第一芯片802的第一主動面808上，且與第 一焊墊810相距有一段距離。因此第一圖案化線路層803a并未與第一焊墊810 直接電性連接。第一圖案化線路層816包括數(shù)條導線，例如導線816a和816b， 其中至少一條導線(導線816a或816b)的一端與第二焊墊812相互匹配，并借 助導電凸塊813彼此電性連結(jié)；另一端則往第一芯片802的其它位置延伸，例 如《主第一芯片802的第一主動面808的邊緣延伸，并借助第二引線814與基材 801電性連結(jié)。
封膠樹脂815則填充于基材801、第一芯片802及第二芯片804之間，最 后再于基材801的第二表面807形成數(shù)個外部連接端子805，較佳的，這些外 部端子可以是錫球，借助這些外部連接端子805，可以使芯片堆棧封裝結(jié)構(gòu)800 電'性連接至其它外部電路。
在本實施例中，第一圖案化線路層803a可以配合第二芯片804的第二焊 墊812的配置，改變配線圖案的布線變化，使其對應至第一芯片802的邊緣， 使與基材801電性連結(jié)的第二引線814，不會有布線過長或線弧過大的問題。 可大幅增加堆棧封裝結(jié)構(gòu)中線路配置的靈活性。
根據(jù)以上所述，本發(fā)明的一較佳實施例是在芯片堆棧結(jié)構(gòu)的的上層芯片的 主^J層，形成一個上層圖案化線路層，使上層圖案化線路層與上層芯片的焊墊 匹配，借以將上層芯片的焊墊的引線位置重新分配，再借助導電組件使焊墊與 基材電性連結(jié)。
本發(fā)明的另一較佳實施例為，下層芯片上提供一下層圖案化線路層與上層 芯片的的焊墊匹配，借以將上層芯片的焊墊的引線位置重新分配，再借助引線 使焊墊與基材電性連結(jié)。
借此可以配合不同上層芯片的焊墊設(shè)計，來改變圖案化線路層中的布線， 以提供上層芯片多樣化的選擇空間。當上層芯片與下層芯片具有相同尺寸時， 還可將上層芯片的焊墊的引線位置重新分配，使其分散至芯片的邊緣，而不會產(chǎn)生布線過長或線弧過大的問題。由于無需使用虛擬芯片，可大幅降低堆棧厚 度及制作成本，同時提高封裝密度。
另外本發(fā)明的一些實施例中，導電組件包括位于下層芯片與上層芯片之間 的下層圖案化線路層，其中下層圖案化線路層的布線和上層圖案化線路層相互 匹配。當上層芯片芯片倒裝焊堆棧于下層芯片時，上層圖案化線路層會與下層 圖案化線路層電性連結(jié)。再借助引線使圖案化線路層與基材電性連接。由于上 層圖案化線路層可以配合不同上層芯片的焊墊配置改變配線圖案，再配合下層 圖案化線路層以及引線導電的布線變化，可大幅增加堆棧封裝結(jié)構(gòu)中線路配置 與設(shè)計的靈活性。
因此，借助本發(fā)明所提供的技術(shù)特征，可以解決公知芯片堆棧封裝結(jié)構(gòu)成 品率低及封裝密度不高的問題，還可解決因產(chǎn)品多樣性設(shè)計導致工藝組件無法 共享，衍生成本過高的問題。
當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員可根據(jù)本發(fā)明作出各種相應的改變和變形，但這 些相應的改變和變形都應屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1、一種芯片堆棧封裝結(jié)構(gòu)，其特征在于，包括一基材，該基材具有一第一表面與相對的第二表面；一第一芯片，位于該基材的第一表面，并與該基材電性連結(jié)；一第二芯片，位于該第一芯片之上，該第二芯片具有一第二主動面，其中該第二主動面配置有至少一第二焊墊；一第二圖案化線路層，位于該第二主動面之上，且與該第二焊墊匹配；以及一導電組件，電性連結(jié)該第二圖案化線路層與該基材。
2、 根據(jù)權(quán)利要求1所述的堆棧封裝結(jié)構(gòu)，其特征在于，該基材具有一貫 穿開口，其中一部分的該第一芯片面對該基材的一第一主動面暴露于該貫穿開 □。
3、 根據(jù)權(quán)利要求2所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第一主動面具 有數(shù)個第一焊墊，其中這些第一焊墊中的至少一個借助穿過該貫穿開口的至少 一引線與基材電性連接。
4、 根據(jù)權(quán)利要求2所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第一主動面具至少一第一焊墊，并借助數(shù)個凸塊，將該第一焊墊與基材電性連接，且該第一 主動面上配置有一散熱鰭片，經(jīng)該貫穿開口向外延伸。
5、 根據(jù)權(quán)利要求1所述的堆棧封裝結(jié)構(gòu)，其特征在于，該導電組件包括: 一第一圖案化線路層，位于該第一芯片面對該第二主動面的一第一晶背上，且該第一圖案化線路層與該第二圖案化線路層相互匹配；至少一導電凸塊，電性連結(jié)該第二圖案化線路層與該第一圖案化線路層；以及一引線，電性連接該基材與該第一圖案化線路層。
6、 根據(jù)權(quán)利要求1所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第二芯片相對 于該第二主動面的一第二晶背，固著于該第一芯片相對于該第一主動面的一第 一晶背上，而其中該導電組件為至少一引線，用以使該第二圖案化線路層與該 基材電性連結(jié)。
7、 根據(jù)權(quán)利要求l所述的堆棧封裝結(jié)構(gòu)，其特征在于，該導電組件包括:一第一圖案化線路層，位于該第一芯片面對該第二主動面的一第一主動面 上，且該第一圖案化線路層具有至少一第一導線與該第二圖案化線路層相互匹配；至少一導電凸塊，電性連結(jié)該第二圖案化線路層與該第一導線；以及 一第一引線，電性連接該基材與該第一導線。
8、 根據(jù)權(quán)利要求7所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第一導線與該 第一主動面的至少一第一焊墊電性連結(jié)。
9、 根據(jù)權(quán)利要求7所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第一圖案化線 路層具有至少一第二導線，與該第一主動面的至少一第一焊墊電性連結(jié)，再經(jīng)一第二引線與該基材電性連接。
10、 一種芯片堆棧封裝結(jié)構(gòu)，其特征在于，包括 一基材，該基材具有一第一表面與相對的第二表面；一第一芯片，具有一第一晶背以及一第一主動面，該第一晶背對應于該第 一表面，該第一主動面相對于該第一晶背；一第二芯片，位于該第一芯片之上，該第二芯片具有一第二主動面對應于 該第一主動面，其中該第二主動面配置有至少一第二焊墊；一第一圖案化線路層，位于該第一主動面之上，且與該第二焊墊匹配；以及一第一引線，電性連結(jié)該第一圖案化線路層與該基材。
11、 根據(jù)權(quán)利要求10所述的堆棧封裝結(jié)構(gòu)，其特征在于，該第一主動面 還配置有至少一第一焊墊，并借助一第二引線與該基材電性連結(jié)，且該第一焊 墊與該第一圖案化線路層相距有一距離。
全文摘要
本發(fā)明公開了一種芯片堆棧封裝結(jié)構(gòu)，包括基材、第一芯片、第二芯片、圖案化線路層以及導電組件。其中基材具有第一表面以及相對的第二表面，第一芯片位于基材的第一表面，并與基材電性連結(jié)。第二芯片位于第一芯片之上，第二芯片具有第二主動面，其中第二主動面配置有至少一個第二焊墊。圖案化線路層，位于第二芯片的第二主動面上，且與第二焊墊匹配，再經(jīng)由導電組件與基材電性連接。
文檔編號H01L25/065GK101315923SQ200710110718
公開日2008年12月3日 申請日期2007年6月1日 優(yōu)先權(quán)日2007年6月1日
發(fā)明者林峻瑩, 沈更新 申請人:南茂科技股份有限公司