專利名稱：多芯片堆棧結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種多芯片堆棧結(jié)構(gòu)，特別是關(guān)于一種多個(gè)具有單邊焊墊芯片的堆棧結(jié)構(gòu)。
背景技術(shù)：
由于電子產(chǎn)品小型化以及高速運(yùn)行需求的增加，需要提高單一半導(dǎo)體封裝結(jié)構(gòu)性能與容量以符合電子產(chǎn)品小型化的需求，半導(dǎo)體封裝件結(jié)構(gòu)以多芯片封裝(Multichip package)為趨勢(shì)，通過(guò)將兩個(gè)或兩個(gè)以上的半導(dǎo)體芯片組合在單一封裝結(jié)構(gòu)中，減少整體電路體積，并提高電性功能。即多芯片封裝結(jié)構(gòu)可將兩個(gè)或兩個(gè)以上芯片組合在單一封裝結(jié)構(gòu)中，使系統(tǒng)運(yùn)行速度受到的限制最小。另外，多芯片封裝結(jié)構(gòu)可減少芯片間連接線路的長(zhǎng)度，從而降低信號(hào)延遲以及存取時(shí)間。
常見(jiàn)的多芯片封裝結(jié)構(gòu)采用并排式(side-by-side)多芯片封裝結(jié)構(gòu)，將兩個(gè)以上的芯片并排安裝在同一基片的主要安裝面。但是該并排式多芯片封裝結(jié)構(gòu)的缺點(diǎn)是封裝體積較大，因?yàn)樵撏换娣e會(huì)隨著芯片數(shù)目的增加而加大。
為解決上述現(xiàn)有問(wèn)題，近年來(lái)常使用堆棧方法安裝增加的芯片，堆棧方式按照芯片的設(shè)計(jì)及引線結(jié)合制程各有不同。如存儲(chǔ)卡結(jié)構(gòu)是一種整合多個(gè)芯片的高容量閃存電路模塊，閃存芯片(flash memory chip)將其表面的焊墊集中設(shè)計(jì)在一邊，因此，在芯片堆棧時(shí)采用階梯方式進(jìn)行堆棧，使這些堆棧芯片外露出設(shè)在其一邊的焊墊，便于后續(xù)進(jìn)行引線結(jié)合作業(yè)。
圖1是美國(guó)專利第6,900,528號(hào)揭示的一種多芯片堆棧結(jié)構(gòu)，它在芯片承載件10上堆棧多個(gè)芯片，以便將第一芯片11安裝在芯片承載件10上，第二芯片12以一偏移距離且不妨礙第一芯片11焊墊110的引線結(jié)合作業(yè)為原則，堆棧在該第一芯片11上，第三芯片13以一偏移距離且不妨礙第二芯片12焊墊120的引線結(jié)合作業(yè)為原則，堆棧在該第二芯片12上，以便形成階梯芯片堆棧結(jié)構(gòu)；接著再進(jìn)行引線結(jié)合作業(yè)，利用多個(gè)焊線14使該第一、第二及第三芯片11、12、13電性連接到該芯片承載件。
上述階梯芯片堆棧結(jié)構(gòu)雖然比并排芯片方式節(jié)省空間，并可以先堆棧芯片，再進(jìn)行引線結(jié)合作業(yè)，并通過(guò)封裝模壓制程形成包覆該堆棧芯片及焊線的封裝膠體，加速制程作業(yè)；其中，為減少封裝模壓制程的模流對(duì)該焊線沖擊造成線弧傾倒(sweep)或斷裂(broken)，該封裝模壓制程的注?？?mold gate)G位置勢(shì)必與焊線布設(shè)方向平行，其可能的實(shí)施形態(tài)如圖2A或圖2B所示，使其焊線端遠(yuǎn)離注模口G(如圖2A所示)，或使其焊線端朝向注模口G(如圖2B所示)。
但是，如圖2A所示，當(dāng)焊線端遠(yuǎn)離注模口G時(shí)，在封裝模壓制程中，從該注?？贕注入封裝樹脂形成包覆該階梯芯片堆棧結(jié)構(gòu)的封裝膠體時(shí)，因封裝樹脂模流會(huì)直接沖擊該階梯芯片堆棧結(jié)構(gòu)中上層芯片的懸空部分，因此，容易造成上層芯片發(fā)生剝離問(wèn)題(如虛線所示)。
相對(duì)地，如圖2B所示，當(dāng)焊線端朝向注模口G時(shí)，在封裝模壓制程中，從該注?？贕注入封裝樹脂形成包覆該階梯芯片堆棧結(jié)構(gòu)的封裝膠體時(shí)，因受模流回流影響，容易在該階梯芯片堆棧結(jié)構(gòu)的懸空部分形成氣洞v，甚至導(dǎo)致在后續(xù)熱處理以及可靠性測(cè)試時(shí)產(chǎn)生爆米花(popcorn)效應(yīng)，造成封裝產(chǎn)品不良問(wèn)題的產(chǎn)生。
另外，圖3是美國(guó)專利第6,040,622號(hào)揭示的半導(dǎo)體裝置平面示意圖，為提高上述存儲(chǔ)卡等電子產(chǎn)品的電性功能，勢(shì)必在封裝結(jié)構(gòu)中增設(shè)如電容、電阻或電感元件等被動(dòng)元件35，但這些被動(dòng)元件35一般布設(shè)在芯片31兩邊，這樣將造成封裝結(jié)構(gòu)平面尺寸增加。
因此，如何提供一種可避免多芯片堆棧結(jié)構(gòu)在封裝模壓制程中產(chǎn)生氣洞或上層芯片受模流沖擊造成剝離等問(wèn)題，同時(shí)可有效提供被動(dòng)元件布設(shè)區(qū)域，已成為目前亟待解決的問(wèn)題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的主要目的在于提供一種多芯片堆棧結(jié)構(gòu)，避免在封裝模壓制程中堆棧芯片受模流沖擊造成剝離的問(wèn)題。
本發(fā)明的再一目的在于提供一種多芯片堆棧結(jié)構(gòu)，避免在封裝模壓制程中產(chǎn)生氣洞問(wèn)題。
本發(fā)明的又一目的在于提供一種多芯片堆棧結(jié)構(gòu)，可充分提供被動(dòng)元件的布設(shè)區(qū)域。
為實(shí)現(xiàn)上述及其它目的，本發(fā)明提供一種多芯片堆棧結(jié)構(gòu)，該多芯片堆棧結(jié)構(gòu)包括一芯片承載件；多個(gè)半導(dǎo)體芯片，以階梯方式依次堆棧在該芯片承載件上；以及至少一被動(dòng)元件，接置在該芯片承載件上對(duì)應(yīng)于該階梯堆棧半導(dǎo)體芯片中外懸出半導(dǎo)體芯片的下方。在該半導(dǎo)體芯片堆棧結(jié)構(gòu)中，上、下層半導(dǎo)體芯片的焊墊位于同一側(cè)，且上層半導(dǎo)體芯片偏移下層半導(dǎo)體芯片預(yù)定距離，避免遮蔽下層半導(dǎo)體芯片焊墊直向上區(qū)域，供這些半導(dǎo)體芯片通過(guò)焊線電性連接到該芯片承載件。
本發(fā)明的多芯片堆棧結(jié)構(gòu)主要在階梯芯片堆棧結(jié)構(gòu)中的芯片承載件上對(duì)應(yīng)于外懸出芯片的一側(cè)預(yù)先設(shè)置被動(dòng)元件，在封裝模壓制程中，對(duì)應(yīng)該階梯芯片堆棧結(jié)構(gòu)焊線端平行朝向注?？跁r(shí)，可利用該被動(dòng)元件作為填充件避免氣洞產(chǎn)生；相對(duì)地，當(dāng)焊線端對(duì)應(yīng)平行遠(yuǎn)離注?？跁r(shí)，可利用該被動(dòng)元件作為阻擋件避免模流直接沖擊芯片，造成芯片剝離問(wèn)題；同時(shí)由于該被動(dòng)元件接置在該芯片承載件上對(duì)應(yīng)于堆棧芯片外懸部分的下方，可以充分提供被動(dòng)元件布設(shè)區(qū)域，避免現(xiàn)有被動(dòng)元件布設(shè)在芯片兩側(cè)造成使用面積增加，從而減少封裝結(jié)構(gòu)的平面尺寸。


圖1是美國(guó)專利第6,900,528號(hào)揭示的多芯片堆棧結(jié)構(gòu)的剖面示意圖；圖2A是現(xiàn)有多芯片堆棧結(jié)構(gòu)在封裝模壓制程時(shí)發(fā)生上層芯片剝離問(wèn)題的剖面示意圖；圖2B是現(xiàn)有多芯片堆棧結(jié)構(gòu)在封裝模壓制程時(shí)發(fā)生氣洞問(wèn)題的剖面示意圖；圖3是美國(guó)專利第6,040,622號(hào)揭示的半導(dǎo)體裝置平面示意圖；圖4A及圖4B是本發(fā)明的多芯片堆棧結(jié)構(gòu)實(shí)施例1的剖面及平面示意圖；以及圖5是本發(fā)明的多芯片堆棧結(jié)構(gòu)實(shí)施例2的剖面示意圖；具體實(shí)施方式
實(shí)施例1圖4A及圖4B是本發(fā)明的多芯片堆棧結(jié)構(gòu)的剖面及平面示意圖。如圖所示，該多芯片堆棧結(jié)構(gòu)包括一芯片承載件40；多個(gè)半導(dǎo)體芯片41，以階梯方式依次堆棧在該芯片承載件40上；以及至少一被動(dòng)元件45，接置在該芯片承載件40上對(duì)應(yīng)于該階梯堆棧半導(dǎo)體芯片中外懸出半導(dǎo)體芯片的下方。
該芯片承載件40是一基片結(jié)構(gòu)。該進(jìn)行堆棧的多個(gè)半導(dǎo)體芯片41是閃存芯片，其平面尺寸基本相同，并在單邊設(shè)有多個(gè)焊墊410，供上層半導(dǎo)體芯片41具有焊墊410的一側(cè)偏離下層半導(dǎo)體芯片41一預(yù)先設(shè)定距離，并使上層半導(dǎo)體芯片41不會(huì)擋到下層半導(dǎo)體芯片41的焊墊410直向上區(qū)域，依次進(jìn)行堆棧各該半導(dǎo)體芯片41，形成具有單邊芯片外懸的階梯芯片堆棧結(jié)構(gòu)，且外露出各該半導(dǎo)體芯片41的焊墊410，從而供這些半導(dǎo)體芯片41通過(guò)多條焊線44電性連接到該芯片承載件40。
在本實(shí)施例中，該焊線44的布設(shè)方向與封裝該多芯片堆棧結(jié)構(gòu)時(shí)注入封裝樹脂的注?？贕呈平行狀態(tài)，且該焊線端對(duì)應(yīng)設(shè)在遠(yuǎn)離該注?？贕的一側(cè)，即該階梯堆棧芯片的外懸芯片部分對(duì)應(yīng)朝向該注?？贕的一側(cè)。
該被動(dòng)元件45是電容、電阻或電感元件等，供接置在該芯片承載件40上對(duì)應(yīng)于該階梯堆棧半導(dǎo)體芯片41中外懸出芯片的下方。
這樣，不僅可通過(guò)該被動(dòng)元件45提高整體結(jié)構(gòu)電性功能，同時(shí)可利用該被動(dòng)元件45作為阻擋件，避免封裝樹脂模流直接沖擊該階梯芯片堆棧結(jié)構(gòu)，造成芯片剝離問(wèn)題。
實(shí)施例2圖5是本發(fā)明的多芯片堆棧結(jié)構(gòu)實(shí)施例2的剖面示意圖。本實(shí)施例的多芯片堆棧結(jié)構(gòu)與上述實(shí)施例大致相同，主要差異在于該焊線端對(duì)應(yīng)設(shè)在朝向該注?？贕的一側(cè)，即該階梯堆棧芯片的外懸芯片部分對(duì)應(yīng)遠(yuǎn)離該注?？贕的一側(cè)，這樣，該接置在芯片承載件40上，且對(duì)應(yīng)于該階梯堆棧半導(dǎo)體芯片中外懸出芯片下方的被動(dòng)元件45可作為填充件，避免封裝模壓制程中氣洞的產(chǎn)生。
因此，本發(fā)明的多芯片堆棧結(jié)構(gòu)主要是在階梯芯片堆棧結(jié)構(gòu)的芯片承載件上對(duì)應(yīng)于外懸出芯片的一側(cè)預(yù)先設(shè)置至少一被動(dòng)元件，在封裝模壓制程中，對(duì)應(yīng)該階梯芯片堆棧結(jié)構(gòu)的焊線端平行朝向注模口時(shí)，可利用該被動(dòng)元件作為填充件避免氣洞的產(chǎn)生；相對(duì)地，當(dāng)焊線端是對(duì)應(yīng)平行遠(yuǎn)離注模口時(shí)，可利用該被動(dòng)元件作為阻擋件避免模流直接沖擊芯片，造成芯片剝離問(wèn)題；同時(shí)由于該被動(dòng)元件接置在該芯片承載件上對(duì)應(yīng)于堆棧芯片外懸部分的下方，可以充分提供被動(dòng)元件布設(shè)區(qū)域，避免現(xiàn)有被動(dòng)元件布設(shè)在芯片兩側(cè)造成使用面積增加，從而縮減封裝結(jié)構(gòu)的平面尺寸。
權(quán)利要求
1.一種多芯片堆棧結(jié)構(gòu)，其特征在于，該多芯片堆棧結(jié)構(gòu)包括一芯片承載件；多個(gè)半導(dǎo)體芯片，以階梯方式依次堆棧在該芯片承載件上；以及至少一被動(dòng)元件，接置在該芯片承載件上對(duì)應(yīng)于該階梯堆棧半導(dǎo)體芯片中外懸出半導(dǎo)體芯片的下方。
2.如權(quán)利要求1所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該芯片承載件是一基片結(jié)構(gòu)。
3.如權(quán)利要求1所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片是閃存芯片。
4.如權(quán)利要求1所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片單邊設(shè)有多個(gè)焊墊，在依次堆棧該半導(dǎo)體芯片時(shí)，可外露出各該半導(dǎo)體芯片的焊墊，形成具有單邊芯片外懸的階梯芯片堆棧結(jié)構(gòu)。
5.如權(quán)利要求4所述的多芯片堆棧結(jié)構(gòu)，其特征在于，在該半導(dǎo)體芯片堆棧結(jié)構(gòu)中，上、下層半導(dǎo)體芯片的焊墊位于同一側(cè)，且上層半導(dǎo)體芯片偏移下層半導(dǎo)體芯片一預(yù)定距離，避免遮蔽下層半導(dǎo)體芯片焊墊直向上區(qū)域，供這些半導(dǎo)體芯片通過(guò)焊線電性連接到該芯片承載件。
6.如權(quán)利要求1所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片通過(guò)多條焊線電性連接到該芯片承載件。
7.如權(quán)利要求6所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該焊線布設(shè)方向與封裝該多芯片堆棧結(jié)構(gòu)時(shí)注入封裝樹脂的注模口呈平行狀態(tài)。
8.如權(quán)利要求7所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該焊線端對(duì)應(yīng)設(shè)在遠(yuǎn)離該注模口的一側(cè)。
9.如權(quán)利要求7所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該階梯堆棧芯片的外懸芯片部分對(duì)應(yīng)朝向該注?？诘囊粋?cè)。
10.如權(quán)利要求7所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該焊線端對(duì)應(yīng)設(shè)在朝向該注?？诘囊粋?cè)。
11.如權(quán)利要求7所述的多芯片堆棧結(jié)構(gòu)，其特征在于，該階梯堆棧芯片的外懸芯片部分對(duì)應(yīng)遠(yuǎn)離該注?？诘囊粋?cè)。
全文摘要
本發(fā)明公開一種多芯片堆棧結(jié)構(gòu)，該多芯片堆棧結(jié)構(gòu)包括一芯片承載件，多個(gè)以階梯方式依次堆棧在該芯片承載件上的半導(dǎo)體芯片以及至少一被動(dòng)元件，接置在該芯片承載件上對(duì)應(yīng)于該階梯堆棧半導(dǎo)體芯片中外懸出半導(dǎo)體芯片的下方。本發(fā)明的多芯片堆棧結(jié)構(gòu)在階梯芯片堆棧結(jié)構(gòu)中的芯片承載件上對(duì)應(yīng)于外懸出芯片的一側(cè)預(yù)先設(shè)置被動(dòng)元件，在封裝模壓制程中，對(duì)應(yīng)該階梯芯片堆棧結(jié)構(gòu)焊線端平行朝向注?？跁r(shí)，可利用該被動(dòng)元件作為填充件避免氣洞產(chǎn)生；當(dāng)焊線端對(duì)應(yīng)平行遠(yuǎn)離注?？跁r(shí)，可利用該被動(dòng)元件作為阻擋件避免模流直接沖擊芯片，造成芯片剝離問(wèn)題；同時(shí)將被動(dòng)元件接置在該芯片承載件上對(duì)應(yīng)于堆棧芯片外懸部分的下方，可提供被動(dòng)元件布設(shè)區(qū)域。
文檔編號(hào)H01L25/16GK101017811SQ20061000743
公開日2007年8月15日 申請(qǐng)日期2006年2月10日 優(yōu)先權(quán)日2006年2月10日
發(fā)明者劉坤禎, 陳建志, 王忠寶 申請(qǐng)人:矽品精密工業(yè)股份有限公司