專利名稱：用以制造半導體裝置的雙鑲嵌制程的制作方法
技術領域：
本發(fā)明是有關于一種半導體的制造技術，特別是有關于一種用以制造半導體裝置的雙鑲嵌制程。
背景技術：
在半導體裝置制造中，為了增加裝置密度，其尺寸必須不斷的縮小。因此，有必要通過多層疊層結構以制作所謂的多層化(multi-layered)內連線結構。而一般用以形成多層化內連線結構的制程即是雙鑲嵌制程。在雙鑲嵌制程中，連接窗(via)開口是通過現(xiàn)有微影及非等向性蝕刻制程而率先形成于金屬層間介電(IMD)層中。接著在實施二次的微影及非等向性蝕刻，而在一或多個連接窗開口上方形成一第二非等向性蝕刻開口，即所謂的溝槽開口。這些連接窗開口及溝槽開口是共同構成一雙鑲嵌結構，用以在后續(xù)填入金屬，例如銅金屬。之后，再實施化學機械研磨(CMP)，以提供一平坦的晶圓制程表面，而可在多層化半導體裝置制造中在制程表面上再形成另一上層結構。
然而，在一般雙鑲嵌制程進行到溝槽蝕刻之后，還必須在不同的反應室或化學槽中進行一次或多次的制程步驟，例如灰化制程、濕式清潔、終止層的蝕刻等步驟。如此一來，制程周期時間(cycle time)就會增加，因而降低產能并提高制造成本。
因此，有必要在半導體技術中發(fā)展出一種新的雙鑲嵌制程以改善上述問題，進而提高產能并降低制造成本。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于提供一種用以制造半導體裝置的雙鑲嵌制程，其通過原位整合制程及擴大連接窗開口，以降低制造成本、增加產能、同時改善裝置的效能。
根據(jù)上述目的，本發(fā)明提供一種以制造半導體裝置的雙鑲嵌制程。在一基底上形成一介電層，其內具有至少一連接窗開口。在介電層中的連接窗開口上方形成一溝槽開口并通過原位蝕刻以擴大連接窗開口。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括在該連接窗開口中形成一犧牲材料層。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括通過原位灰化制程去除該犧牲材料層，而所使用的一制程氣體包括氧或碳。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括在該介電層與該基底之間形成一阻障層。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，在擴大該連接窗開口之后，并無實質貫穿該阻障層。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括通過原位蝕刻來去除該連接窗開口下方的該阻障層，并使用CF4作為蝕刻氣體。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括在擴大該連接窗開口之后，對該介電層實施一原位灰化制程，而所使用的一制程氣體包括氧或碳。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，該連接窗開口是擴大1％至10％的范圍。
又根據(jù)上述目的，本發(fā)明提供一種以制造半導體裝置的雙鑲嵌制程。在一基底上形成一介電層，其內具有至少一連接窗開口。在連接窗開口中填入一犧牲材料層。在介電層中連接窗開口上方形成一溝槽開口。通過一灰化制程去除犧牲材料層，以同時擴大連接窗開口，而所使用的一制程氣體包括碳及氟。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括在該介電層與該基底之間形成一阻障層。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，在擴大該連接窗開口之后，并無實質貫穿該阻障層。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，更包括在擴大該連接窗開口之后，通過原位蝕刻來去除該連接窗開口下方的該阻障層，并使用CF4作為蝕刻氣體。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，該連接窗開口是擴大1％至10％的范圍。
本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，通過原位灰化制程去除該犧牲材料層。
本發(fā)明所述用以制造半導體裝置的雙鑲嵌制程，通過原位整合的雙鑲嵌制程可因簡化制程而降低制造成本及增加產能。再者，實施連接窗開口側向放大步驟所形成的內連線可進一步降低本身的接觸電阻，而改善裝置的效能。


圖1a至圖1e是繪示出根據(jù)本發(fā)明實施例的用以制造半導體裝置的雙鑲嵌制程的剖面示意圖；圖2是繪示出不同的內連線的接觸電阻(Ω/□)與累進機率(％)的關系曲線圖。
具體實施例方式
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下本發(fā)明是有關于一種改良的雙鑲嵌制程。以下配合圖1a至圖1e說明本發(fā)明實施例的用以制造半導體裝置的雙鑲嵌制程的剖面示意圖。需注意的是本文以下所述的“原位(in-situ)”的意思是指完成前真空制程步驟之后，在不破真空的情形之下，進行后續(xù)真空制程步驟。首先，請參照圖1a，提供一基底100，例如硅基底或其他半導體基底。基底100中可包含各種不同的元件，例如晶體管、電阻、及其他常用的半導體元件。此處為了簡化圖式，僅以一平整基底表示之。再者，基底100亦可包含一導電區(qū)102，例如一晶體管的摻雜區(qū)或是嵌于基底的金屬內連層。在本實施例中，導電區(qū)102為金屬內連層，其包括銅金屬材料，且通常用于半導體工業(yè)中連接基底上方或內部分離的半導體裝置。
接著，在基底100上方形成一介電層106，其內具有至少一連接窗開口106a位于金屬內連層102上。在本實施例中，介電層106是作為一內層介電(ILD)層或一金屬層間介電(IMD)層。舉例而言，介電層106可為二氧化硅、磷硅玻璃(PSG)、或是碳摻雜氧化層(Carbon doped oxide)。而介電層106較佳為一低介電(low-k)材料，例如氟硅玻璃(FSG)，以提供較低的RC時間常數(shù)(電阻-電容)。再者，介電層106可通過現(xiàn)有沉積技術形成之，例如等離子輔助化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、常壓化學氣相沉積(APCVD)、高密度等離子化學氣相沉積(HDPCVD)、或其他適當?shù)幕瘜W氣相沉積。另外，可在沉積介電層106之前，通過低壓化學氣相沉積(LPCVD)將一阻障層(或是蝕刻終止層)104沉積于基底100上，并可利用SiCl2H2及NH3作為制程混合氣體。再者，可在介電層106上形成一抗反射層(ARL)108，例如SiON，其可通過CVD形成之，并利用SiH4、O2及N2作為制程氣體。
一犧牲材料層110，例如一底層抗反射材料(BARC)層，可完全或局部填入于連接窗開口106a。接著，在抗反射層108上涂覆一光致抗蝕劑層(未繪示)，再對其實施一微影制程，以形成一光致抗蝕劑圖案層112，其具有至少一溝槽開口圖案112a位于連接窗開口106a上方，以供雙鑲嵌結構定義之用。
接下來，請參照圖1b，利用光致抗蝕劑圖案層112作為一蝕刻罩幕，以對抗反射層108及其下方的介電層106進行傳統(tǒng)蝕刻制程，例如反應離子蝕刻(RIE)，而將溝槽開口112a圖案轉移至介電層106，并于介電層10中形成溝槽開口106b。同時，犧牲材料層110因受到蝕刻作用而在連接窗開口106a下半部留下一部分的犧牲材料層110a。在本實施例中，抗反射層108的蝕刻是利用含O2、CF4及C4F8的制程氣體以及一承載氣體，例如Ar，在60至150Torr的制程壓力范圍下進行。O2、CF4、C4F8以及Ar的流量分別在4至20sccm、10至100sccm、4至20sccm、及100至500sccm的范圍。再者，溝槽蝕刻是利用含O2、CO及C F4的制程氣體以及一承載氣體，例如Ar，在50至200Torr的制程壓力范圍下進行。O2、CO、CF4以及Ar的流量分別在3至18sccm、0至500sccm、2至20sccm、及100至1000sccm的范圍。之后，實施一原位灰化制程113，以去除余留的犧牲材料層110a。原位灰化制程113是利用含氧或碳的制程氣體，例如O2或CO，在100至600Torr的制程壓力范圍下進行。O2及CO的流量分別在500至3000sccm及0至500sccm的范圍。
在進行溝槽蝕刻或灰化制程113之后，接著利用含氟的制程氣體，例如C4F8、C5F8或C4F6，進行一原位蝕刻制程115，以將連接窗開口106a擴大1％至10％的范圍而形成一擴大的連接窗開口106c，如圖1c所示。需注意的是此原位蝕刻制程115必須終止于阻障層104上，以避免損及下方的金屬內連層102。亦即，在擴大連接窗開口106a之后并無實質貫穿阻障層104。此蝕刻氣體可包括氧或碳，例如O2或CO。舉例而言，以含O2、CO及C4F8作為制程氣體，并在100至600Torr的制程壓力范圍下進行之。O2、CO及C4F8的流量分別在500至3000sccm、0至500sccm及4至20sccm的范圍。擴大的連接窗開口106c可降低后續(xù)形成的內連線的接觸電阻。
在其他實施例中，用以灰化去除余留的犧牲材料層110a所使用的制程氣體可進一步包含氟及碳，例如C4F8，以同時擴大連接窗開口106a。亦即，原位灰化制程步驟113可聯(lián)合連接窗開口側向放大步驟(原位蝕刻制程)115。同樣地，此聯(lián)合的步驟可在溝槽蝕刻之后以原位制程方式進行之。
接下來，請參照圖1d，可選擇性地進行一第二原位灰化制程117，以去除位于介電層106上方的光致抗蝕劑圖案層112并清除于溝槽蝕刻以及連接窗開口側向放大步驟所形成的聚合物(未繪示)。第二原位灰化制程117是以含氧或碳作為制程氣體，例如O2及CO，并在100至600Torr的制程壓力范圍下進行之。O2及CO的流量分別在500至3000sccm及0至500sccm的范圍。之后，通過原位蝕刻以去除擴大的連接窗開口106c下方的阻障層104。舉例而言，使用CF4作為蝕刻氣體，并在60至200torr的制程壓力范圍下進行之。CF4的流量在50至500sccm的范圍。
接下來，請參照圖1e，在介電層106上方形成一導電層(未繪示)，例如銅金屬、鋁金屬或其他常用內連線材料，并填入溝槽開口106b及連接窗開口106c。通過回蝕刻或研磨制程，例如CMP，將介電層106上方多余的導電層去除，以在鑲嵌開口106b及106c內留下一部分的導電層118作為內連線，并完成內連線結構的制作。
圖2是繪示出不同的內連線的接觸電阻(Ω/□)與累進機率(％)的關系曲線圖，其中曲線A是表示由現(xiàn)有雙鑲嵌制程所形成的內連線(未實施連接窗開口側向放大步驟)；所述“Ω/□”為片電阻(sheet resistance，Rs)常見的單位符號表示方式，在英文中的Rs表示方式為“ohms/square”(舉例，US Patent No.6759620，圖7)，“□”的意義為單位面積。曲線B及C是表示通過本發(fā)明的原位整合的雙鑲嵌制程且分別進行15及20秒的連接窗開口側向放大步驟所形成的內連線。由圖2可知，曲線A的內連線接觸電阻是相似于曲線B。而相較于曲線A及B，曲線C具有最低的內連線接觸電阻。亦即，相較于現(xiàn)有雙鑲嵌制程，根據(jù)本發(fā)明所形成的內連線可具有相當?shù)慕佑|電阻。再者，根據(jù)本發(fā)明所形成的內連線，可通過實施連接窗開口側向放大步驟并進行一適當時間而使得其接觸電阻進一步降低。
因此，通過本發(fā)明的原位整合的雙鑲嵌制程可因簡化制程而降低制造成本及增加產能。再者，實施連接窗開口側向放大步驟所形成的內連線可進一步降低本身的接觸電阻，而改善裝置的效能。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下100基底102導電區(qū)(金屬內連層)104阻障層106介電層106a連接窗開口106b溝槽開口106c擴大的連接窗開口108抗反射層110、110a犧牲材料層
112光致抗蝕劑圖案層112a溝槽開口圖案113原位灰化制程115原位蝕刻制程117第二原位灰化制程118導電層
權利要求
1.一種用以制造半導體裝置的雙鑲嵌制程，其特征在于，所述用以制造半導體裝置的雙鑲嵌制程包括在一基底上形成一介電層，其內具有至少一連接窗開口；以及在該介電層中該連接窗開口上方形成一溝槽開口并通過原位蝕刻以擴大該連接窗開口。
2.根據(jù)權利要求1所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括在該連接窗開口中形成一犧牲材料層。
3.根據(jù)權利要求2所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括通過原位灰化制程去除該犧牲材料層，而所使用的一制程氣體包括氧或碳。
4.根據(jù)權利要求1所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括在該介電層與該基底之間形成一阻障層。
5.根據(jù)權利要求4所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，在擴大該連接窗開口之后，并無實質貫穿該阻障層。
6.根據(jù)權利要求4所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括通過原位蝕刻來去除該連接窗開口下方的該阻障層，并使用CF4作為蝕刻氣體。
7.根據(jù)權利要求1所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括在擴大該連接窗開口之后，對該介電層實施一原位灰化制程，而所使用的一制程氣體包括氧或碳。
8.根據(jù)權利要求1所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，該連接窗開口是擴大1％至10％的范圍。
9.一種用以制造半導體裝置的雙鑲嵌制程，其特征在于，所述用以制造半導體裝置的雙鑲嵌制程包括在一基底上形成一介電層，其內具有至少一連接窗開口；在該連接窗開口中填入一犧牲材料層；在該介電層中該連接窗開口上方形成一溝槽開口；以及通過一灰化制程去除該犧牲材料層，以同時擴大該連接窗開口，而所使用的一制程氣體包括碳及氟。
10.根據(jù)權利要求9所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括在該介電層與該基底之間形成一阻障層。
11.根據(jù)權利要求10所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，在擴大該連接窗開口之后，并無實質貫穿該阻障層。
12.根據(jù)權利要求10所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，更包括在擴大該連接窗開口之后，通過原位蝕刻來去除該連接窗開口下方的該阻障層，并使用CF4作為蝕刻氣體。
13.根據(jù)權利要求9所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，該連接窗開口是擴大1％至10％的范圍。
14.根據(jù)權利要求9所述的用以制造半導體裝置的雙鑲嵌制程，其特征在于，通過原位灰化制程去除該犧牲材料層。
全文摘要
本發(fā)明提供一種用以制造半導體裝置的雙鑲嵌制程。在一基底上形成一介電層，其內具有至少一連接窗開口。在介電層中的連接窗開口上方形成一溝槽開口并通過原位蝕刻以擴大連接窗開口。本發(fā)明所述的用以制造半導體裝置的雙鑲嵌制程，通過原位整合的雙鑲嵌制程可因簡化制程而降低制造成本及增加產能。再者，實施連接窗開口側向放大步驟所形成的內連線可進一步降低本身的接觸電阻，而改善裝置的效能。
文檔編號H01L21/768GK1885523SQ20051013741
公開日2006年12月27日 申請日期2005年12月30日 優(yōu)先權日2005年6月20日
發(fā)明者鐘嘉麒, 蔡信誼 申請人:臺灣積體電路制造股份有限公司