專(zhuān)利名稱(chēng)：通過(guò)半導(dǎo)體制程所制造的存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種存儲(chǔ)器以及其相關(guān)制造方法，尤指一種具有改良型電源分布網(wǎng)絡(luò)的嵌入式存儲(chǔ)器以及其相關(guān)制造方法。
背景技術(shù)：
如業(yè)界所公知，存儲(chǔ)器已經(jīng)成為現(xiàn)今電子產(chǎn)品中不可或缺的一部份。舉例來(lái)說(shuō)，在行動(dòng)電話(huà)，電腦系統(tǒng)，以及個(gè)人數(shù)字助理(PDA)之中，皆具有存儲(chǔ)器以?xún)?chǔ)存所需要的資料或是指令碼。此外，由于科技的突飛猛進(jìn)，電子產(chǎn)品的處理速度越來(lái)越快，并且電子產(chǎn)品的大小越來(lái)越小；換句話(huà)說(shuō)，這也同時(shí)代表了電子產(chǎn)品內(nèi)部的存儲(chǔ)器也必須更小，以及其處理速度也必須增快，來(lái)因應(yīng)使用者的需求。
請(qǐng)參閱圖1，圖1為現(xiàn)有存儲(chǔ)器100的示意圖。存儲(chǔ)器100經(jīng)由一半導(dǎo)體制程制作完成，存儲(chǔ)器100包含有一基底(substrate)110，一存儲(chǔ)單元陣列(memory cell array)120，一周邊電路(peripheral circuit)130，以及多個(gè)電源供應(yīng)環(huán)(power ring)140a、140b。在此請(qǐng)注意，存儲(chǔ)單元陣列120，周邊電路130，以及電源供應(yīng)環(huán)140a、140b皆形成于基底110上，或是形成于基底110上層。在此，存儲(chǔ)單元陣列120包含有多個(gè)存儲(chǔ)器單元(未顯示于圖中)，用來(lái)儲(chǔ)存資料，周邊電路130用來(lái)存取存儲(chǔ)單元陣列120；舉例來(lái)說(shuō)，周邊電路130可包含有一地址解碼器，用來(lái)根據(jù)一接收到的存儲(chǔ)器地址資訊以決定一存儲(chǔ)器單元。如業(yè)界所公知，電源供應(yīng)環(huán)140a、140b的一可連接至一電源(未顯示于圖中)用來(lái)傳送一操作電壓至存儲(chǔ)單元陣列120以及周邊電路130；而另一電源供應(yīng)環(huán)140a、140b則接地，用來(lái)提供一接地電壓至存儲(chǔ)單元陣列120以及周邊電路130。此外，如業(yè)界所公知，電源供應(yīng)環(huán)140a、140b形成于基底110之上，并且環(huán)繞存儲(chǔ)單元陣列120以及周邊電路130；因此，電源供應(yīng)環(huán)140a、140b是經(jīng)由多條導(dǎo)線(xiàn)(未顯示于圖中)，電連接至存儲(chǔ)單元陣列120以及周邊電路130。
這樣的電源供應(yīng)環(huán)架構(gòu)具有兩個(gè)主要的問(wèn)題。第一個(gè)問(wèn)題為一電源電壓降(I-R drop)，所謂的電源電壓降(I-R drop)是因?yàn)榇鎯?chǔ)單元陣列120以及周邊電路130皆連接至電源供應(yīng)環(huán)140a、140b，當(dāng)電流流經(jīng)內(nèi)部電路(在此，內(nèi)部電路是指存儲(chǔ)單元陣列120以及周邊電路130)與外部的電源供應(yīng)環(huán)140a、140b之間時(shí)，會(huì)因?yàn)橹g連接的導(dǎo)線(xiàn)，而導(dǎo)致額外的電壓消耗因此，這樣的現(xiàn)象會(huì)導(dǎo)致電源消耗變大，以及內(nèi)部電路的效能變差。此外，第二個(gè)問(wèn)題為電源供應(yīng)環(huán)的面積消耗；在此，如前所述，因?yàn)榇鎯?chǔ)器的容量要上升，因此存儲(chǔ)器單元的數(shù)量必須增加，也因此，存儲(chǔ)單元陣列120的大小也隨之增加，在此同時(shí)，如果存儲(chǔ)器的處理速度也要增加，換句話(huà)說(shuō)，存儲(chǔ)器的操作頻率必須更高，因此也需要更大的充放電流來(lái)對(duì)存儲(chǔ)單元陣列120充放電；因此，電源供應(yīng)環(huán)140a、140b的寬度必須更寬來(lái)因應(yīng)增加的充放電流。而由于電源供應(yīng)環(huán)140a、140b環(huán)繞在內(nèi)部電路的外部，更寬的電源供應(yīng)環(huán)140a、140b會(huì)占據(jù)存儲(chǔ)器100更大的空間，也因此增加了整體存儲(chǔ)器芯片的面積。

發(fā)明內(nèi)容
本發(fā)明的主要目的之一在于提供一種存儲(chǔ)器，尤指一種具有改良型電源分布網(wǎng)絡(luò)的嵌入式存儲(chǔ)器以及其相關(guān)制造方法，以解決上述問(wèn)題。
本發(fā)明的具體的技術(shù)方案為一種通過(guò)透過(guò)一半導(dǎo)體制程制造的存儲(chǔ)器，該存儲(chǔ)器包含有一基底；一存儲(chǔ)單元陣列，形成于該基底上；一周邊電路，形成于該基底上并且電連接于該存儲(chǔ)單元陣列，用來(lái)控制該存儲(chǔ)單元陣列的存??；以及一電源分布網(wǎng)絡(luò)，大體上(substantially)形成于該周邊電路或該存儲(chǔ)單元陣列的上方。該電源分布網(wǎng)絡(luò)電連接于該周邊電路以及該存儲(chǔ)單元陣列，用來(lái)提供電源至該周邊電路以及該存儲(chǔ)單元陣列。
此外，本發(fā)明另揭露一種通過(guò)半導(dǎo)體制程來(lái)制造存儲(chǔ)器的方法，該方法包含有提供一基底；于該基底上形成一存儲(chǔ)單元陣列；于該基底上形成一周邊裝置，并且將該周邊裝置電連接至該存儲(chǔ)單元陣列來(lái)控制該存儲(chǔ)單元陣列的存??；以及大體上于該周邊裝置或是該存儲(chǔ)單元陣列的上方形成一電源分布網(wǎng)絡(luò)，并且將該電源分布網(wǎng)絡(luò)電連接至該存儲(chǔ)單元陣列以及該周邊裝置來(lái)提供電源至該存儲(chǔ)單元陣列以及該周邊裝置。
本發(fā)明存儲(chǔ)器以及其相關(guān)制造方法具有一改良型電源分布網(wǎng)絡(luò)，因此本發(fā)明減少了存儲(chǔ)器芯片所需占用的空間，并且也同時(shí)防止了不必要的電源電壓降(I-R drop)，所以本發(fā)明存儲(chǔ)器可更有效率地運(yùn)作，并且具有較小的芯片面積。


圖1為現(xiàn)有的存儲(chǔ)器的示意圖。
圖2為本發(fā)明第一實(shí)施例的存儲(chǔ)器的示意圖。
圖3為本發(fā)明第二實(shí)施例的存儲(chǔ)器的示意圖。
圖4為本發(fā)明第三實(shí)施例的具有兩個(gè)存儲(chǔ)單元陣列的存儲(chǔ)器的示意圖。
圖5為本發(fā)明第四實(shí)施例的具有兩個(gè)存儲(chǔ)單元陣列的存儲(chǔ)器的示意圖。
符號(hào)說(shuō)明100、200、300、400、500存儲(chǔ)器110、210、310、410、510基底120、220、320、420a、420b、520a、520b 存儲(chǔ)單元陣列130、230、330、430、530周邊電路140a、140b 電源供應(yīng)環(huán)240、340、440、540 電源分布網(wǎng)絡(luò)242、244 導(dǎo)線(xiàn)350a、350b、550a、550b 保護(hù)環(huán)
具體實(shí)施例方式
請(qǐng)參閱圖2，圖2為本發(fā)明第一實(shí)施例的存儲(chǔ)器200的示意圖。在本實(shí)施例之中，存儲(chǔ)器200包含有一基底(substrate)210，一存儲(chǔ)單元陣列(memorycell array)220，一周邊電路(peripheral circuit)230，以及一電源分布網(wǎng)絡(luò)(power distribution network)240。在此請(qǐng)注意，圖1與圖2中的同名元件皆具有相同的功能與操作，故不另贅述于此。
如圖2所示，存儲(chǔ)單元陣列220以及周邊電路230形成于該基底210，然而，電源分布網(wǎng)絡(luò)240形成于該周邊電路230之上，而非直接形成于該基底210。根據(jù)半導(dǎo)體制程的基本概念，可以于基底210上面形成一些金屬連接層。一般來(lái)說(shuō)，一個(gè)標(biāo)準(zhǔn)的0.25μm的制程，可以于基底210上面允許設(shè)置5～6層的金屬連接層，但是，存儲(chǔ)單元陣列220通常就占去了4～5層，而周邊電路230卻僅僅只占據(jù)2～3層。因此，對(duì)于周邊電路230的更上層(在此指第4層，第5層，第6層)就可以用來(lái)容納其他的電路，也就是說(shuō)，電源分布網(wǎng)絡(luò)240可以建置在周邊電路230的更上層(譬如第4層)。如前所述，電源分布網(wǎng)絡(luò)240電連接至周邊電路230來(lái)供應(yīng)所需的操作電壓以及接地電壓。在本實(shí)施例之中，電源分布網(wǎng)絡(luò)240包含有多條導(dǎo)線(xiàn)242、244；舉例來(lái)說(shuō)，導(dǎo)線(xiàn)242可視為一電源線(xiàn)，用來(lái)傳遞該操作電壓，而導(dǎo)線(xiàn)244可視為一接地線(xiàn)，用來(lái)提供該接地電壓；在此，既然電源分布網(wǎng)絡(luò)240建置于周邊電路230的上面，電源分布網(wǎng)絡(luò)240可以由更短的導(dǎo)線(xiàn)連接至周邊電路230。因此，這樣便消除了先前所述的電源電壓降(I-R drop)現(xiàn)象。此外，由于電源分布網(wǎng)絡(luò)240建置在周邊電路230的上面，而非如前述的電源環(huán)140a、140b建置在內(nèi)部電路外面，因此也節(jié)省了芯片的面積，確實(shí)地減少芯片的大小。
請(qǐng)參閱圖3，圖3為本發(fā)明第二實(shí)施例的存儲(chǔ)器300的示意圖。存儲(chǔ)器300包含有一基底310，一存儲(chǔ)單元陣列320，一周邊電路330，以及一電源分布網(wǎng)絡(luò)340。存儲(chǔ)器300與圖2所示的存儲(chǔ)器200非常類(lèi)似?；?10，存儲(chǔ)單元陣列320，以及周邊電路330的功能，操作，以及結(jié)構(gòu)皆與圖2所示的基底210，存儲(chǔ)單元陣列220，以及周邊電路230相同。存儲(chǔ)器300與圖2所示的存儲(chǔ)器200唯一的差別在于存儲(chǔ)器300包含有保護(hù)環(huán)(guard ring)350a、350b，環(huán)繞于內(nèi)部電路(在此是指存儲(chǔ)單元陣列320，周邊電路330，以及電源分布網(wǎng)絡(luò)340)的外面。保護(hù)環(huán)350a、350b是用來(lái)防止存儲(chǔ)單元陣列320，周邊電路330，以及電源分布網(wǎng)絡(luò)340受到噪音干擾。此外，保護(hù)環(huán)350a、350b的寬度可為該半導(dǎo)體制程的最小線(xiàn)寬，因此，保護(hù)環(huán)350a、350b僅僅只占據(jù)非常小的面積。舉例來(lái)說(shuō)，接地的保護(hù)環(huán)350a電連接至一N+區(qū)域，以形成一N+/PW接面，以及保護(hù)環(huán)350b電連接至一P+區(qū)域，以形成一P+/NW接面；因此，該N+/PW接面以及該P(yáng)+/NW接面可用來(lái)減少外部的噪音。
在此請(qǐng)注意，在第一實(shí)施例以及第二實(shí)施例之中，電源分布網(wǎng)絡(luò)240、340形成于周邊電路230、330的上層，然而，實(shí)際上電源分布網(wǎng)絡(luò)240，340亦可形成于存儲(chǔ)單元陣列220、320的上層，或是其他可能的上層區(qū)域。這些可能的變化均屬本發(fā)明的范疇之內(nèi)。
此外，在此請(qǐng)另注意，在第一實(shí)施例以及第二實(shí)施例之中，存儲(chǔ)單元陣列的數(shù)目?jī)H僅只作為一實(shí)施例，而非本發(fā)明的限制。換句話(huà)說(shuō)，本發(fā)明的電源分布網(wǎng)絡(luò)可以實(shí)施于具有多個(gè)存儲(chǔ)單元陣列的存儲(chǔ)器中，在此請(qǐng)參閱圖4，圖4為本發(fā)明第三實(shí)施例的具有兩個(gè)存儲(chǔ)單元陣列420a、420b的存儲(chǔ)器400的示意圖。此外，請(qǐng)另參閱圖5，圖5為本發(fā)明第四實(shí)施例的具有兩個(gè)存儲(chǔ)單元陣列520a、520b的存儲(chǔ)器500的示意圖。在此請(qǐng)注意，在這些實(shí)施例之中的同名元件具有相同的功能與運(yùn)作，為了簡(jiǎn)化說(shuō)明，在此亦不另贅述。
此外，如圖2至圖5所示的電源分布網(wǎng)絡(luò)240、340、440、540皆具有兩導(dǎo)線(xiàn)，以傳遞該操作電壓以及該接地電壓，然而，導(dǎo)線(xiàn)的數(shù)量并沒(méi)有限制，換句話(huà)說(shuō)，電源分布網(wǎng)絡(luò)240、340、440、540的結(jié)構(gòu)僅僅只為本發(fā)明實(shí)施例，而非本發(fā)明的限制。
在此請(qǐng)注意，前述的存儲(chǔ)器200、300、400、500可以整合于一邏輯核心(logic core)，用來(lái)根據(jù)該邏輯核心的處理以?xún)?chǔ)存資料。換句話(huà)說(shuō)，存儲(chǔ)器200、300、400、500可為該邏輯核心的嵌入式(embedded)存儲(chǔ)器。
相較于現(xiàn)有技術(shù)，本發(fā)明存儲(chǔ)器以及其相關(guān)制造方法具有一改良型電源分布網(wǎng)絡(luò)，因此本發(fā)明減少了存儲(chǔ)器芯片所需占用的空間，并且同時(shí)也防止了不必要的電源電壓降(I-R drop)，所以本發(fā)明存儲(chǔ)器可更有效率地運(yùn)作，并且具有較小的芯片面積。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專(zhuān)利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種通過(guò)半導(dǎo)體制程所制造的存儲(chǔ)器，其特征在于，包含有一基底；一存儲(chǔ)單元陣列，形成于該基底之上；一周邊電路，形成于該基底上并且電連接于該存儲(chǔ)單元陣列，用來(lái)控制該存儲(chǔ)單元陣列的存??；以及一電源分布網(wǎng)絡(luò)，其大體上形成于該周邊電路或該存儲(chǔ)單元陣列的上方，該電源分布網(wǎng)絡(luò)電連接于該周邊電路以及該存儲(chǔ)單元陣列，用來(lái)提供電源至該周邊電路以及該存儲(chǔ)單元陣列。
2.如權(quán)利要求1所述的存儲(chǔ)器，其特征在于，另包含有至少一保護(hù)環(huán)，形成于該基底上并且環(huán)繞該存儲(chǔ)單元陣列以及該周邊電路，用來(lái)防止該存儲(chǔ)單元陣列以及該周邊電路受到噪音干擾。
3.如權(quán)利要求2所述的存儲(chǔ)器，其特征在于，該保護(hù)環(huán)的寬度為該半導(dǎo)體制程的最小線(xiàn)寬。
4.如權(quán)利要求1所述的存儲(chǔ)器，其特征在于，為一邏輯核心的一嵌入式存儲(chǔ)器。
5.一種通過(guò)半導(dǎo)體制程來(lái)制造存儲(chǔ)器的方法，其特征在于，包含有下列步驟提供一基底；于該基底上形成一存儲(chǔ)單元陣列；于該基底上形成一周邊裝置，并且將該周邊裝置電連接至該存儲(chǔ)單元陣列來(lái)控制該存儲(chǔ)單元陣列的存??；以及大體上于該周邊裝置或是該存儲(chǔ)單元陣列的上方形成一電源分布網(wǎng)絡(luò)，并且將該電源分布網(wǎng)絡(luò)電連接至該存儲(chǔ)單元陣列以及該周邊裝置來(lái)提供電源至該存儲(chǔ)單元陣列以及該周邊裝置。
6.如權(quán)利要求5所述的方法，其特征在于，另包含有以下步驟于該基底上至少形成一保護(hù)環(huán)，并且使用該保護(hù)環(huán)來(lái)環(huán)繞該存儲(chǔ)單元陣列以及該周邊電路以防止該存儲(chǔ)單元陣列以及該周邊電路受到噪音干擾。
7.如權(quán)利要求6所述的方法，其特征在于，該保護(hù)環(huán)的寬度為該半導(dǎo)體制程的最小線(xiàn)寬。
8.如權(quán)利要求5所述的方法，其特征在于，該存儲(chǔ)器為一邏輯核心的一嵌入式存儲(chǔ)器。
全文摘要
本發(fā)明為一種通過(guò)半導(dǎo)體制程所制作的存儲(chǔ)器，該存儲(chǔ)器包含有一基底，一存儲(chǔ)單元陣列形成于該基底上；一周邊電路形成于該基底上并且電連接于該存儲(chǔ)單元陣列，用來(lái)控制該存儲(chǔ)單元陣列的存??；以及一電源分配網(wǎng)絡(luò)大體上形成于該周邊電路或是該存儲(chǔ)單元陣列的上方。該電源分配網(wǎng)絡(luò)電連接于該周邊電路以及該存儲(chǔ)單元陣列，用來(lái)提供該周邊電路以及該存儲(chǔ)單元陣列所需的電源。
文檔編號(hào)H01L21/8239GK1776913SQ20051008063
公開(kāi)日2006年5月24日 申請(qǐng)日期2005年7月4日 優(yōu)先權(quán)日2004年11月17日
發(fā)明者游永杰, 陳文淋, 王柏森, 黃世煌 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司