通過執(zhí)行替代生長制程形成finfet半導體裝置的替代鰭片的方法【專利摘要】本發(fā)明揭露通過執(zhí)行替代生長制程形成FINFET半導體裝置的替代鰭片的方法。在一實施例中，穩(wěn)定替代鰭片所生長至的高度大于該替代鰭片材料的無約束穩(wěn)定臨界厚度且該穩(wěn)定替代鰭片遍及其整個高度具有104缺陷/厘米2或更低的缺陷密度。在另一實施例中，亞穩(wěn)定替代鰭片所生長至的高度大于該替代鰭片材料的無約束亞穩(wěn)定臨界厚度且該亞穩(wěn)定替代鰭片遍及其整個高度的至少90％具有105缺陷/厘米2或更低的缺陷密度?！緦＠f明】通過執(zhí)行替代生長制程形成FINFET半導體裝置的替代鰭片的方法【
技術(shù)領域：
】[0001]本發(fā)明通常涉及FET(場效應晶體管）半導體裝置的制造，尤其涉及用以形成FinFET(鰭式場效應晶體管）半導體裝置的基本無缺陷的替代鰭片的各種替代生長方法?！?br>背景技術(shù)：
】[0002]制造例如CPU(中央處理單元）、儲存裝置、ASIC(applicationspecificintegratedcircuits;專用集成電路）等先進集成電路需要依據(jù)特定的電路布局在給定的芯片面積上形成大量電路元件，其中，金屬氧化物場效應晶體管（M0SFET或FET)代表一種重要類型的電路元件，其基本確定集成電路的性能。傳統(tǒng)的場效應晶體管為平面裝置，通常包括源區(qū)（sourceregion)、漏區(qū)（drainregion)、位于該源區(qū)與該漏區(qū)之間的溝道區(qū)（channelregion)以及位于該溝道區(qū)上方的柵極電極（gateelectrode)。通過控制施加于該柵極電極的電壓來控制流過該場效應晶體管的電流。例如，對于NM0S裝置，如果沒有電壓施加于柵極電極，則沒有電流流過該NM0S裝置（忽略不想要的漏電流，該漏電流較小）。但是，當在柵極電極上施加適當?shù)恼妷簳r，該NM0S裝置的溝道區(qū)變?yōu)閷щ?，從而允許電流經(jīng)該導電溝道區(qū)在源區(qū)與漏區(qū)之間流動。[0003]為提升場效應晶體管的操作速度并增加集成電路裝置上的場效應晶體管的密度，多年來，裝置設計人員已大幅降低了場效應晶體管的物理尺寸。更具體而言，場效應晶體管的溝道長度已被顯著縮小，從而提升了場效應晶體管的開關速度并降低了場效應晶體管的操作電流及電壓。不過，縮小場效應晶體管的溝道長度也降低了源區(qū)與漏區(qū)之間的距離。在一些情況下，這樣縮小源區(qū)與漏區(qū)之間的隔離使有效抑制源區(qū)與溝道的電位不受漏區(qū)的電位的不利影響變得困難。這有時被稱作短溝道效應，其中，作為主動開關的場效應晶體管的特性劣化。[0004]與平面場效應晶體管相比，3D裝置例如FinFET裝置為三維結(jié)構(gòu)。圖1A顯示形成于半導體襯底B上方的示例現(xiàn)有技術(shù)FinFET半導體裝置A的立體圖。裝置A包括三個示例鰭片（fin)C、柵極結(jié)構(gòu)D、側(cè)間隙壁E以及柵極覆蓋層F。柵極結(jié)構(gòu)D通常由絕緣材料層(未圖示），例如高k絕緣材料層，以及充當裝置A的柵極電極的一個或多個導電材料層組成。在該示例中，鰭片C由襯底鰭片部分C1以及替代鰭片材料部分C2組成。襯底鰭片部分C1可由硅制成，也就是與襯底相同的材料，而替代鰭片材料部分C2可由與襯底材料不同的材料制成，例如硅鍺。鰭片C具有三維配置：高度H、寬度W以及軸向長度L。軸向長度L與裝置A操作時在裝置A中的電流行進的方向?qū)?。由柵極結(jié)構(gòu)D覆蓋的鰭片C的部分是FinFET裝置A的溝道區(qū)。在傳統(tǒng)的流程中，通過執(zhí)行一個或多個外延生長制程可增加位于間隙壁E的外部（也就是裝置A的源/漏區(qū)中）的鰭片C的部分的尺寸甚至將其合并在一起（圖1A中未圖示）。增加裝置A的源/漏區(qū)中的鰭片C的尺寸或?qū)ζ浜喜⒌闹瞥探?jīng)執(zhí)行以降低源/漏區(qū)的電阻和/或更易于建立與源漏區(qū)的電性接觸。[0005]在FinFET裝置A中，柵極結(jié)構(gòu)D包圍鰭片C的全部或部分的兩側(cè)及上表面以形成三柵極結(jié)構(gòu)，從而使用具有三維結(jié)構(gòu)而非平面結(jié)構(gòu)的溝道。在一些情況下，在鰭片C的頂部設置絕緣覆蓋層，例如氮化硅，且該FinFET裝置僅有雙柵極結(jié)構(gòu)（僅側(cè)壁）。與平面場效應晶體管不同，在FinFET裝置中，溝道垂直于半導體襯底的表面形成，以縮小該半導體裝置的物理尺寸。另外，在FinFET中，裝置的漏區(qū)的結(jié)電容大大降低，這往往顯著降短溝道效應。當在FinFET裝置的柵極電極上施加適當?shù)碾妷簳r，鰭片C的表面（以及接近該表面的內(nèi)部），也就是鰭片中垂直取向側(cè)壁以及頂部上表面，形成有助于電流傳導的表面反型層或體反型層。在FinFET裝置中，"溝道-寬度"經(jīng)估計約為兩倍的垂直的鰭片-高度加上鰭片的頂部表面的寬度（也就是鰭片寬度）。在與平面晶體管裝置的占用面積（footprint)相同的占用面積中可形成多個鰭片。因此，對于給定的制圖空間（plotspace)(或占用面積(foot-print))，與平面晶體管裝置相比，F(xiàn)inFET裝置往往能夠產(chǎn)生顯著更高的驅(qū)動電流密度。另外，由于FinFET裝置上的"鰭形（fin)"溝道的優(yōu)越柵極靜電控制，因此與平面場效應晶體管的漏電流相比，在裝置"關閉"以后，F(xiàn)inFET裝置的漏電流顯著降低?？傊?，與平面場效應晶體管的結(jié)構(gòu)相比，F(xiàn)inFET裝置的三維結(jié)構(gòu)是優(yōu)越的M0SFET結(jié)構(gòu)，尤其是在20納米及20納米以下的CMOS技術(shù)節(jié)點中。[0006]裝置制造商在不斷地被迫生產(chǎn)相對前一代裝置具有更高性能及更低生產(chǎn)成本的集成電路產(chǎn)品。這樣，裝置設計人員花費大量的時間和精力來最大化裝置性能，同時尋求降低制造成本并提升制造可靠性的途徑。在三維裝置方面，裝置設計人員已經(jīng)花費了很多年并采用各種技術(shù)以努力提升此類裝置的性能及可靠性。目前，裝置設計人員正在研究使用替代半導體材料例如ΠΙ-V材料來制造FinFET裝置，以試圖增強此類裝置的性能，例如支持低電壓操作。[0007]不過，在硅襯底（行業(yè)中使用的主要襯底）上集成此類替代材料并不是一件容易的事情，特別是由于此類替代材料與硅之間的晶格常數(shù)（latticeconstant)的很大差異。也就是說，參照圖1A，鰭片C的替代鰭片材料部分C2的晶格常數(shù)可能大于鰭片C的襯底鰭片部分C1的晶格常數(shù)。由于晶格常數(shù)的這種不匹配（mismatch)，可能在替代鰭片材料部分C2中形成或創(chuàng)建無法接受的大量缺陷。這里及所附權(quán)利要求中所說的"缺陷（defect)"是指鰭片C的替代鰭片材料部分C2的結(jié)晶結(jié)構(gòu)中的失配位錯（misfitdiscloation)。[0008]關于在彼此上面形成此類晶格常數(shù)不匹配的材料，有一個通常被稱為材料的"臨界厚度"的概念。術(shù)語"臨界厚度"通常指材料處于三個狀態(tài)中的其中一個，也就是"穩(wěn)定(stable)"、"亞穩(wěn)定（metastable)"或"伴隨缺陷的松弛（relaxed-with-defects)"狀態(tài)。這三個狀態(tài)通常也反映材料上的的應變的狀態(tài)。也就是說，穩(wěn)定材料處于完全應變狀態(tài)(fully-strainedcondition)，在該材料的至少一結(jié)晶平面中100%應變；伴隨缺陷的松弛材料是在所有的結(jié)晶平面中都具有零應變的材料；以及亞穩(wěn)定材料所應變的程度是在該亞穩(wěn)定材料的至少一結(jié)晶平面中處于零應變以上但小于100%應變。一般來說，與完全松弛(fullyrelaxed)、無應變（unstrained)的材料相比，完全應變（穩(wěn)定）材料或部分應變(partially-strained)(亞穩(wěn)定）材料具有較少的缺陷。[0009]圖1B顯不從發(fā)表于AdvancedMaterials雜志（11(3)，101-204(1999))上，作者為DouglasJ.Paul，名稱為"Silicon-GermaniumStrainedLayerMaterialsinMicroelectronics"的文章中摘選的圖形。圖IB以圖形方式說明娃鍺材料的這三個狀態(tài)(SihGex;X=0-1)。垂直軸是以納米表示的臨界厚度。水平軸是硅鍺材料中鍺的濃度。水平軸上最左邊的點為純硅（鍺濃度等于0.0)。水平軸上最右邊的點為純鍺（鍺濃度等于1.0)。兩條曲線R和S定義具有不同鍺濃度級的硅鍺材料的穩(wěn)定、亞穩(wěn)定以及伴隨缺陷的松弛區(qū)域。在曲線R的上方及右邊是處于伴隨缺陷的松弛狀態(tài)的材料。在曲線S的下方及左邊是處于穩(wěn)定狀態(tài)的材料。在兩個曲線R和S之間的區(qū)域定義處于亞穩(wěn)定狀態(tài)的材料區(qū)。[0010]為使有關臨界厚度的術(shù)語更加精確，將在這里以及所附權(quán)利要求中使用術(shù)語"穩(wěn)定臨界厚度"來指可在襯底材料上方（也就是無約束（unconfined)的生長環(huán)境中）以基本無缺陷（defect-free)且"完全應變"狀態(tài)形成的材料的最大厚度。另外，在這里以及所附權(quán)利要求中使用的術(shù)語"亞穩(wěn)定臨界厚度"將用于指可在襯底材料上方（也就是無約束的生長環(huán)境中）以亞穩(wěn)定狀態(tài)形成的材料的最大厚度。如上所述，處于亞穩(wěn)定狀態(tài)的材料是經(jīng)歷一定程度的應變松弛（strain-relaxation)，但仍在該亞穩(wěn)定材料的一結(jié)晶平面中保留一定程度應變（也就是1-99%應變但不是100%應變）的材料，從而在該亞穩(wěn)定材料本身中通常沒有形成缺陷。不過，亞穩(wěn)定材料在替代材料與硅襯底之間的界面處可能具有或者可能不具有一定數(shù)量的缺陷，取決于發(fā)生于該材料的應變松弛量。[0011]請參照圖1B，純鍺層（鍺濃度等于1.0)在厚度達約1至2納米（點CT1)時可處于穩(wěn)定狀態(tài)，且當厚度在約2至4納米之間（點CT2)時可處于亞穩(wěn)定狀態(tài)。當厚度在約4納米以上時，純鍺層將處于伴隨缺陷的松弛狀態(tài)。相反，具有50%鍺濃度的硅鍺層在厚度達約4納米（點CT3)時可處于穩(wěn)定狀態(tài)，且當厚度在約4至30納米之間（點CT4)時可處于亞穩(wěn)定狀態(tài)。當厚度在約30納米以上時，具有50%鍺濃度的硅鍺層將處于伴隨缺陷的松弛狀態(tài)。[0012]處于伴隨缺陷的松弛狀態(tài)的材料是包含可見缺陷的材料，這些缺陷表明該材料已松弛至已在該材料中形成缺陷的程度。例如，圖1C顯示FinFET裝置的剖切鰭片的TEM(投射電子顯微鏡）照片（沿該鰭片的軸向長度"L"剖切），其中，襯底鰭片C1由硅組成，該鰭片的替代鰭片材料部分C2由具有50%鍺濃度的硅鍺組成（SiGea5)。圖1C中標示該鰭片的軸向長度方向"L"和高度方向"H"。在該示例中，替代鰭片材料C2的厚度或高度"H"約為30納米，這一厚度大于該材料的亞穩(wěn)定臨界厚度（依據(jù)圖1B約為30納米）。因此，替代鰭片材料C2處于伴隨缺陷的松弛狀態(tài)且遍及替代鰭片材料C2以及在材料C1/C2之間的界面處可見缺陷。這樣，在該示例中，圖1C中所示的替代鰭片材料C2在全部三個方向-軸向長度L、高度Η以及寬度W完全松弛，也就是說，它處于伴隨缺陷的松弛狀態(tài)。[0013]又例如，當形成于硅襯底上（也就是無約束生長環(huán)境中）時，基本純的鍺層（鍺濃度等于1.0)可具有約1至2納米的最大穩(wěn)定臨界厚度。形成厚度為1至2納米或更小的基本純的鍺層會被認為是穩(wěn)定的完全應變的鍺層。相反，具有約50%鍺濃度的硅鍺層(SiGea5)可具有約4納米的最大穩(wěn)定臨界厚度且基本無缺陷，也就是處于穩(wěn)定狀態(tài)。不過，如果生長超出其各自的最大穩(wěn)定臨界厚度值，則這樣一鍺層或硅鍺層將不再被認為是穩(wěn)定材料。當這樣一材料層所生長至的厚度大于其最大穩(wěn)定臨界厚度且小于其最大亞穩(wěn)定厚度時，它被認為是亞穩(wěn)定材料，將開始經(jīng)歷一定程度的松弛，也就是說，沿該材料的結(jié)晶平面的其中一個或多個將有一定程度的應變松弛，并且在替代鰭片材料與襯底鰭片之間的界面處或附近可能存在或可能不存在一些缺陷。這樣，一般來說，在硅上形成穩(wěn)定、完全應變、基本無缺陷的替代材料被限制于極薄的替代材料層。[0014]在替代材料鰭片結(jié)構(gòu)中存在缺陷將不利于裝置操作。在形成此類替代鰭片材料中研究使用的一個制程是深寬比限制（aspect-ratio-trapping;ART)。一般來說，該ART制程包括在半導體襯底（例如娃）上方形成掩膜層（maskinglayer)(例如二氧化娃），圖案化該掩膜層以定義暴露下方襯底的溝槽，以及執(zhí)行外延生長制程（epitaxialgrowthprocess)以在該暴露襯底上形成替代鰭片材料（alternativefinmaterial),例如娃鍺，其中，該生長被限于該溝槽內(nèi)。也就是說，ART制程包括在深寬比為5或更大的高深寬比二氧化硅溝槽中外延生長完全松弛、無應變的材料異質(zhì)結(jié)構(gòu)以努力減少缺陷。在一些應用中，ART制程可包括形成具有很高深寬比（例如約25至30)的溝槽。重要的是，在ART制程中，溝槽制作得足夠深，從而將在替代鰭片材料中生成的缺陷限制在或接近初始溝槽的底部以及略高于襯底材料與替代鰭片材料之間的界面的溝槽的側(cè)壁中。生成的缺陷的量以及此類缺陷的蔓延將取決于襯底的晶向。ART制程的目的在于：當含缺陷鰭片材料存在于或接近溝槽的底部時，外延生長的替代鰭片材料的最上部分將為基本無缺陷的材料，但重要的是，它是無應變材料。也就是說，替代鰭片材料在所有的結(jié)晶平面中，例如在與鰭片的軸向長度方向、高度方向以及寬度方向?qū)慕Y(jié)晶平面中完全松弛。這種情況的發(fā)生歸因于缺陷被"限制"在或接近溝槽的底部，從而在溝槽的下部中的替代鰭片材料的含缺陷部分的上方形成基本無缺陷的替代鰭片材料。與類似結(jié)構(gòu)的覆被生長相比，ART制程降低無缺陷生長的材料要求的厚度。不過，在ART生長制程中，在替代鰭片材料的底部存在故意形成的缺陷，在異質(zhì)結(jié)構(gòu)的界面處也存在缺陷，且所生長的材料通常較厚，例如約200至300納米，它與鰭片高度方向?qū)?。缺陷沿替代鰭片材料?11晶向生成并被溝槽的側(cè)壁限制或阻止。[0015]本發(fā)明旨在提供用以形成FinFET半導體裝置的替代鰭片的各種方法。【
發(fā)明內(nèi)容】[0016]下面提供本發(fā)明的簡要總結(jié)，以提供本發(fā)明的一些實施態(tài)樣的基本理解。本
發(fā)明內(nèi)容并非詳盡概述本發(fā)明。其并非意圖識別本發(fā)明的關鍵或重要元件或劃定本發(fā)明的范圍。其唯一目的在于提供一些簡化的概念，作為后面所討論的更詳細說明的前序。[0017]一般來說，本發(fā)明旨在提供用以形成FinFET半導體裝置的替代鰭片的各種替代生長方法。本發(fā)明揭露的一種示例方法包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，其中，該溝槽具有小于或等于20納米的底部寬度以及60納米或更小的深度；以及執(zhí)行外延沉積制程，以在該襯底上方形成穩(wěn)定的替代鰭片材料，其中，該替代鰭片具有60納米或更小的高度且其沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面完全應變，以及其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成。[0018]本發(fā)明揭露的另一種示例方法包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，其中，該溝槽具有小于或等于20納米的底部寬度以及60納米或更小的深度；以及執(zhí)行外延沉積制程，以在該襯底上方形成穩(wěn)定的替代鰭片材料，其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成，該替代鰭片所具有的高度大于該第二半導體材料的無約束穩(wěn)定臨界厚度，且該替代鰭片遍及其整個高度具有1〇4缺陷/厘米2或更低的缺陷密度。[0019]本發(fā)明揭露的又一種示例方法包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，其中，該溝槽具有小于或等于20納米的底部寬度以及60納米或更小的深度；以及執(zhí)行外延沉積制程，以在該襯底上方形成亞穩(wěn)定的替代鰭片材料，其中，該替代鰭片具有60納米或更小的高度且其沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面部分應變，以及其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成。[0020]本發(fā)明揭露的另一種示例方法包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，其中，該溝槽具有小于或等于20納米的底部寬度以及60納米或更小的深度；以及執(zhí)行外延沉積制程，以在該襯底上方形成亞穩(wěn)定的替代鰭片材料，其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成，該替代鰭片所具有的高度大于該第二半導體材料的無約束亞穩(wěn)定臨界厚度，且該替代鰭片遍及其整個高度的至少90%具有1〇5缺陷/厘米2或更低的缺陷密度。【專利附圖】【附圖說明】[0021]結(jié)合附圖參照下面的說明可理解本發(fā)明，這些附圖中類似的附圖標記代表類似的元件，其中：[0022]圖1A至1C顯示現(xiàn)有技術(shù)FinFET裝置的示例，其中，該裝置的鰭片由形成于襯底鰭片上方的替代鰭片材料組成。[0023]圖2A至2L顯示本發(fā)明用以形成FinFET半導體裝置的替代鰭片的各種示例的新穎的替代生長方法。[0024]盡管這里揭露的發(fā)明主題容許各種修改及替代形式，但附圖中以示例形式顯示本發(fā)明主題的特定實施例，并在此進行詳細說明。不過，應當理解，這里對特定實施例的說明并非意圖將本發(fā)明限于所揭露的特定形式，相反，意圖涵蓋落入由所附權(quán)利要求定義的本發(fā)明的精神及范圍內(nèi)的所有修改、等同及替代?！揪唧w實施方式】[0025]下面說明本發(fā)明的各種示例實施例。出于清楚目的，不是實際實施中的全部特征都在本說明書中進行說明。當然，應當了解，在任意此類實際實施例的開發(fā)中，必須作大量的特定實施決定以滿足開發(fā)者的特定目標，例如符合與系統(tǒng)相關及與商業(yè)相關的約束條件，該些約束條件因不同實施而異。而且，應當了解，此類開發(fā)努力可能復雜而耗時，但其仍然是本領域技術(shù)人員借助本說明書所執(zhí)行的常規(guī)程序。[0026]下面參照【專利附圖】【附圖說明】本發(fā)明。附圖中示意各種結(jié)構(gòu)、系統(tǒng)及裝置僅是出于解釋目的以及避免使本發(fā)明與本領域技術(shù)人員已知的細節(jié)混淆。然而，本發(fā)明仍包括該些附圖以說明并解釋本發(fā)明的示例。這里所使用的詞語和詞組的意思應當被理解并解釋為與相關領域技術(shù)人員對這些詞語及詞組的理解一致。這里的術(shù)語或詞組的連貫使用并不意圖暗含特別的定義，亦即與本領域技術(shù)人員所理解的通常慣用意思不同的定義。若術(shù)語或詞組意圖具有特定意思，亦即不同于本領域技術(shù)人員所理解的意思，則此類特別定義會以直接明確地提供該術(shù)語或詞組的特定定義的定義方式明確表示于說明書中。[0027]本發(fā)明旨在提供用以形成FinFET半導體裝置的替代鰭片的各種替代生長方法。這里所揭露的方法可用于制造N型裝置或P型裝置，且利用"先柵極（gate-first)"或"替代柵極（replacementgate)"（"后柵極（gate-last)"或"后柵極金屬（gate-metal-last)"）技術(shù)可形成此類裝置的柵極結(jié)構(gòu)。在完整閱讀本申請以后，本領域的技術(shù)人員很容易了解，該方法適用于各種裝置，包括但不限于，邏輯裝置、存儲器裝置等，且這里所揭露的方法可用于形成N型或P型半導體裝置。下面參照附圖詳細說明這些方法及裝置的各種示例實施例。[0028]可利用各種技術(shù)形成這里所揭露的替代鰭片。圖2A至2L顯示用以形成FinFET半導體裝置的各種替代生長方法。如附圖所示，在由第一半導體材料例如硅等組成的半導體襯底10上方形成裝置100。所示襯底10可為塊體半導體襯底，或者可為絕緣體上硅(silicon-on-insulator;S0I)襯底或絕緣體上娃錯（silicon-germanium-on-insulator;SG0I)襯底的主動層。因此，術(shù)語"襯底"、"半導體襯底"或"半導體化襯底"應當被理解為涵蓋所有的半導體材料以及此類半導體材料的所有形式。[0029]在如圖2A所示的制造點，已在襯底10上方形成圖案化蝕刻掩膜16。在一示例實施例中，可利用已知的側(cè)壁圖像轉(zhuǎn)移技術(shù)和/或光刻技術(shù)結(jié)合執(zhí)行已知的蝕刻技術(shù)來圖案化圖案化蝕刻掩膜16。圖案化蝕刻掩膜16可由多種不同的材料組成并采取多種不同的形式。本質(zhì)上，圖案化蝕刻掩膜16為代表性質(zhì)，因為它可由多種材料組成，例如氮化硅、氮氧化硅、氧化鉿等。而且，圖案化蝕刻掩膜16可由多層材料組成。例如，圖案化蝕刻掩膜16可由二氧化硅層（例如襯墊氧化物層）和氮化硅層（例如襯墊氮化物層）組成。通過執(zhí)行已知的沉積制程，例如化學氣相沉積（CVD)制程、原子層沉積（ALD)制程等在襯底10上方形成這些層。通過在該一個或多個沉積材料層上方形成圖案化光阻蝕刻掩膜（未圖示）并接著通過該圖案化光阻蝕刻掩膜在該（些）層上執(zhí)行一個或多個蝕刻制程來圖案化圖案化蝕刻掩膜16。因此，圖案化蝕刻掩膜16的特定形式及組成以及其制造方式不應被視為本發(fā)明的限制。[0030]請參照圖2B，接著，通過圖案化蝕刻掩膜16在襯底10上執(zhí)行蝕刻制程，例如干式或濕式蝕刻制程，以形成多個溝槽14。該蝕刻制程導致定義多個襯底鰭片20。在一些應用中，可執(zhí)行另外的蝕刻制程以降低襯底鰭片20的寬度或"薄化"鰭片20,不過這樣一薄化制程未顯示于附圖中。出于揭露及權(quán)利要求目的，術(shù)語"鰭片"或"多個鰭片"的使用應當被理解為指的是未經(jīng)薄化的鰭片以及已經(jīng)歷這樣一薄化蝕刻制程的鰭片。[0031]請繼續(xù)參照圖2B，溝槽14及襯底鰭片20的總體尺寸、形狀及配置可依據(jù)特定的應用而變化。溝槽14的深度14D及寬度14W可依據(jù)特定的應用而變化。在一示例實施例中，基于當前的技術(shù)，溝槽14的深度14D可在約30至150納米的范圍內(nèi)，且溝槽14的寬度14W可為約20納米或更小。在一些實施例中，襯底鰭片20可具有在約15至20納米范圍內(nèi)的最終寬度20W。在附圖所示的示例中，溝槽14及襯底鰭片20都具有一致的尺寸及形狀。不過，實施這里所揭露的發(fā)明的至少一些態(tài)樣并不要求溝槽14及襯底鰭片20在尺寸及形狀上具有這樣的一致性。在這里所示的例子中，通過執(zhí)行非等向性蝕刻制程來形成溝槽14，從而導致溝槽14具有示意顯示的大體呈矩形的配置。在實際的真實裝置中，溝槽14的側(cè)壁稍微向內(nèi)收窄，不過在圖中未顯示該配置。在一些情況下，溝槽14在接近溝槽14的底部可具有凹入輪廓。與通過執(zhí)行非等向性蝕刻制程形成的溝槽14的通常為矩形的配置相比，通過執(zhí)行濕式蝕刻制程形成的溝槽14往往具有更圓角化的配置或非線性配置。因此，溝槽14及襯底鰭片20的尺寸及配置以及其制造方式不應被視為本發(fā)明的限制。出于揭露方便的目的，在后續(xù)附圖中僅顯示基本呈矩形的溝槽14及襯底鰭片20。[0032]接著，如圖2C所示，在該裝置的溝槽14中形成絕緣材料層22,以使其過填充溝槽14。絕緣材料層22可由多種不同的材料組成，例如二氧化硅等，且其可通過執(zhí)行多種技術(shù)例如CVD、旋涂等形成。在一示例實施例中，絕緣材料層22可為通過執(zhí)行CVD制程形成的可流動氧化物材料。這樣一種可流動氧化物材料適用于具有不同配置的襯底鰭片20,甚至具有凹入輪廓的襯底鰭片20。在圖2C所示的例子中，絕緣材料層22的表面22S是絕緣材料層22的"沉積"表面。在該示例中，絕緣材料層22的表面22S可略高于圖案化蝕刻掩膜16的上表面。[0033]接著，如圖2D所示，可執(zhí)行一個或多個化學機械拋光（CMP)制程來平坦化表面22S，并利用圖案化蝕刻掩膜16來停止該CMP制程。在這樣一CMP制程以后，絕緣材料層22的表面22S基本與圖案化蝕刻掩膜16的表面16S齊平。[0034]接著，如圖2E所示，執(zhí)行一個或多個蝕刻制程（濕式或干式），以自襯底鰭片20上方移除圖案化蝕刻掩膜16,從而定義多個襯底鰭片開口17。這些開口17暴露襯底鰭片20的上表面20S以供進一步處理。在一示例實施例中，通過使用當前技術(shù)，襯底鰭片開口17可具有約15至20納米的底部寬度17W以及約30至60納米的高度或深度17D。一般來說，襯底鰭片開口17具有小于約3至3.5的深寬比（aspectratio;L/D)。一般來說，襯底鰭片開口17的深度17D約等于或略大于將要在開口17中形成的替代鰭片材料的總體高度。重要的是，通過使用這里所揭露的約束替代生長（confinedreplacementgrowth)方法，襯底鰭片開口17的深度17D大于將要在開口17中形成的替代半導體材料的無約束穩(wěn)定臨界厚度。在這里以及所附權(quán)利要求中所使用的針對特定材料的用語"無約束穩(wěn)定臨界厚度"是指在硅襯底上或具有較寬寬度（例如800納米或更大）的溝槽中覆被沉積（通過執(zhí)行外延沉積制程）基本無缺陷、完全應變、穩(wěn)定的該特定材料層所達的厚度。另外，在這里以及所附權(quán)利要求中所使用的針對特定材料的用語"無約束亞穩(wěn)定臨界厚度"是指在硅襯底上或具有較寬寬度（例如800納米或更大）的溝槽中覆被沉積（通過執(zhí)行外延沉積制程）部分應變、亞穩(wěn)定的該特定材料層所達的厚度。盡管附圖中未顯示，但在移除圖案化蝕刻掩膜16以后，如需要，可執(zhí)行另一蝕刻制程，例如干式、濕式或氣相蝕刻制程，以降低襯底鰭片20的高度，也就是增加襯底鰭片開口17的深度17D。[0035]接著，如圖2F所示，執(zhí)行外延沉積制程，以在襯底鰭片20的上表面20S上的襯底鰭片開口17中形成具有厚度24T的多個替代鰭片24。這里形成的替代鰭片24可處于穩(wěn)定或亞穩(wěn)定狀態(tài)。重要的是，在一示例實施例中，形成這里所揭露的替代鰭片24,以使其處于穩(wěn)定、完全應變狀態(tài)，其中，替代鰭片24沿其軸向長度方向完全應變（100%)-也就是單軸完全應變材料。在這樣一單軸、完全應變狀態(tài)中，替代鰭片24遍及其整個厚度24T基本無缺陷（substantiallydefect-free),也就是說，替代鰭片24從其與襯底鰭片20的界面20S處直至替代鰭片24的整個厚度24T(或高度）基本無缺陷。也就是說，通過使用這里所揭露的方法，可形成具有厚度24T(或高度）的穩(wěn)定替代鰭片24,該厚度（或高度）大于替代鰭片24的材料的無約束穩(wěn)定臨界厚度，也就是說，襯底鰭片開口17的深度17D大于穩(wěn)定替代鰭片24的材料的無約束穩(wěn)定臨界厚度。這里以及所附權(quán)利要求中提及鰭片材料為"穩(wěn)定材料"或處于"穩(wěn)定狀態(tài)"意味著該材料沿與替代鰭片24的軸向長度對應的結(jié)晶平面處于完全應變（100%)狀態(tài)，且該材料具有低于1〇4缺陷/厘米2的缺陷密度。[0036]在另一示例實施例中，替代鰭片24可形成于亞穩(wěn)定狀態(tài)，其中，它們沿與鰭片24的軸向長度方向（垂直于圖2F的繪圖平面）對應的結(jié)晶平面部分應變（1-99%應變）-也就是單軸、部分應變材料。這里及所附權(quán)利要求中提及鰭片材料為"亞穩(wěn)定材料"或處于"亞穩(wěn)定狀態(tài)"意味著該材料沿與替代鰭片24的軸向長度方向?qū)慕Y(jié)晶平面處于部分應變（1至99%)狀態(tài)，且該材料具有低于105缺陷/厘米2的缺陷密度。當替代鰭片24處于亞穩(wěn)定狀態(tài)時，在與襯底鰭片20的界面處接近的替代鰭片24的部分或區(qū)域24X，例如在具有約2至5納米的厚度的區(qū)域24X中存在的缺陷數(shù)量大于該亞穩(wěn)定材料中除此以外存在的缺陷的數(shù)量，例如高于1〇5缺陷/厘米2,但除此以外，替代鰭片24在含缺陷界面區(qū)域24X上方可能仍具有低于1〇5缺陷/厘米2的缺陷密度，也就是說，亞穩(wěn)定替代鰭片24遍及其整個高度24T的至少90%可具有105缺陷/厘米2或更低的缺陷密度。也就是說，通過使用這里所揭露的方法，可形成具有厚度24T(或高度）的亞穩(wěn)定替代鰭片24,該厚度（或高度）大于亞穩(wěn)定替代鰭片24的材料的無約束亞穩(wěn)定臨界厚度，也就是說，襯底鰭片開口17的深度17D大于替代鰭片24的材料的無約束亞穩(wěn)定臨界厚度。[0037]這里所述的各種材料的缺陷密度可由已知的X射線衍射（x-raydiffraction)技術(shù)確定。一般來說，此類X射線衍射技術(shù)涉及自搖擺曲線（rockingcurves)或通過對稱及不對稱倒易空間映身寸（symmetricandasymmetricreciprocalspacemapping)(Θ'"2Θ映射）進行缺陷密度解析（defectdensityelucidation)。[0038]替代鰭片24由與襯底鰭片20的半導體材料不同的半導體材料組成。替代鰭片24可由多種不同的半導體材料組成，例如硅鍺、硅碳、一種或多種III-V材料、一種或多種II-VI材料、InP(磷化銦）、InAs(砷化銦）、GaAs(砷化鎵）、InGaAs(砷化銦鎵）、InSb(銻化銦）、InGaSb(銻化銦鎵）等或其組合，且可經(jīng)摻雜（原位）或不摻雜。在一示例實施例中，替代鰭片24可為處于穩(wěn)定狀態(tài)的硅鍺或含鍺材料，且穩(wěn)定或亞穩(wěn)定替代鰭片24的厚度24T(或高度）可為約65納米，這一高度足以允許在FinFET裝置上形成溝道區(qū)。在所示例子中，執(zhí)行外延沉積制程，一直持續(xù)到替代鰭片24的上表面與絕緣材料層22的上表面基本齊平時為止。在完整閱讀本申請以后，本領域的技術(shù)人員將了解，由于制程的本質(zhì)以及不同材料之間的晶格常數(shù)的差別，所有此類外延生長異質(zhì)結(jié)構(gòu)會呈現(xiàn)至少某種程度的缺陷。例如，即使是完全應變、穩(wěn)定的替代鰭片材料也會呈現(xiàn)某種程度的缺陷。亞穩(wěn)定材料（松弛至某種程度的部分應變材料）也會呈現(xiàn)缺陷，其程度可能大于以類似方式生長的穩(wěn)定材料的程度。[0039]圖2G顯示在絕緣材料層22上執(zhí)行蝕刻制程以降低其厚度從而形成具有凹入表面22R的絕緣材料層以后的裝置100。絕緣材料層22的凹入表面22R基本定義替代鰭片24的最終的主動鰭片高度24H。最終的主動鰭片高度24H可依據(jù)特定的應用而變化，且在一示例實施例中，最終的主動鰭片高度24H可在約30至60納米的范圍內(nèi)。[0040]在圖2H所示的制程點，可利用傳統(tǒng)的制造技術(shù)完成示例FinFET裝置100。例如，圖2H顯示形成裝置100的示例柵極結(jié)構(gòu)30以后的裝置100。在一示例實施例中，示意柵極結(jié)構(gòu)30包括示例柵極絕緣層30A以及示例柵極電極30B。柵極絕緣層30A可由多種不同的材料組成，例如二氧化硅、高k(k大于10)絕緣材料（其中k為相對介電常數(shù)）等。類似地，柵極電極30B也可由例如多晶硅或非晶硅等材料組成，或者可由充當柵極電極30B的一個或多個金屬層組成。在完整閱讀本申請以后，本領域的技術(shù)人員將意識到，附圖中所示的裝置100的柵極結(jié)構(gòu)30,也就是柵極絕緣層30A和柵極電極30B，本質(zhì)上為代表性質(zhì)。也就是說，柵極結(jié)構(gòu)30可由多種不同的材料組成，且它可具有多種配置，且柵極結(jié)構(gòu)30可利用"先柵極"或"替代柵極"技術(shù)制造。在一示例實施例中，可執(zhí)行氧化制程或共形沉積制程，以在替代鰭片24上形成由例如二氧化硅、氮化硅、氧化鉿、高k(k值大于10)絕緣材料等材料組成的柵極絕緣層30A。隨后，可在裝置100上方沉積柵極電極材料30B以及柵極覆蓋材料層（未圖示），且該些層可通過已知的光刻及蝕刻技術(shù)圖案化并通過已知的CMP(化學機械拋光）技術(shù)平坦化。接著，利用傳統(tǒng)的技術(shù)，覆被沉積（blanket-depositing)間隙壁材料層并接著執(zhí)行非等向性蝕刻來定義間隙壁，從而鄰近柵極結(jié)構(gòu)30形成側(cè)間隙壁（sidewallspacers)(未圖不）。[0041]在發(fā)明人提交的名稱為"MethodsofFormingLowDefectReplacementFinsforaFinFETSemiconductorDeviceandtheResultingDevices，'的共同待決美國專利申請序列號13/839,998(2013年3月15日提交）中闡述了可形成這里所述的替代鰭片24的其它技術(shù)，其全部內(nèi)容通過參考納入本申請。一般來說，該共同待決專利申請說明一制程，通過該制程至少使襯底鰭片20的側(cè)壁基本朝向襯底10的〈100>晶向(crystallographicdirection)。在一些實施例中，鰭片的長軸還可朝向襯底10(對于(100)襯底）的〈1〇〇>方向或者長軸朝向襯底10(對于（110)襯底）的〈11〇>方向。也就是說，在這里所示的剖視圖中，襯底鰭片20的側(cè)壁基本位于襯底10的〈100>晶向。襯底鰭片20的側(cè)壁精確位于〈100>晶向的程度取決于襯底鰭片20的剖視形狀。若為錐形襯底鰭片20,由于襯底鰭片20的錐形形狀，此類錐形鰭片的側(cè)壁可能略偏離〈100>方向。當然，如需要，襯底鰭片20可經(jīng)制造而具有更加垂直取向的側(cè)壁或者基本垂直的側(cè)壁。襯底鰭片20的側(cè)壁越垂直，它們所處位置越接近襯底10的〈100>方向。因此，當提到這里所揭露的襯底鰭片20的長軸或中心線位于襯底10的〈100>方向時，其意圖覆蓋如此取向的襯底鰭片20而無關其剖視配置，也就是無關襯底鰭片20的剖切視圖是否呈錐形或矩形或任意其它形狀。[0042]圖21至2J顯示裝置的TEM照片的放大部分，其中使用這里所揭露的方法以在襯底鰭片20上形成亞穩(wěn)定替代鰭片24。圖21顯示替代鰭片24/襯底鰭片20的剖視圖，其中，襯底鰭片24/20的長軸（軸向長度）（進出該繪圖頁的軸）位于（100)硅襯底10的〈100>方向。在如圖21所示的錐形襯底鰭片20的情況下，由于所示鰭片24的錐形形狀，此類錐形鰭片的側(cè)壁略偏離〈1〇〇>方向。圖2J顯示經(jīng)由替代鰭片24/襯底鰭片20的長軸（軸向長度）所作的替代鰭片24/襯底鰭片20的剖視圖。[0043]在所示例子中，亞穩(wěn)定替代鰭片24由鍺制成，并通過執(zhí)行外延沉積制程形成。該外延沉積制程的條件如下：溫度為450°C，壓力為10托，持續(xù)時間約10分鐘，使用鍺烷作為前驅(qū)氣體。在該示例中，由純鍺制成的亞穩(wěn)定替代鰭片24具有約60納米的厚度24T以及約10納米的中部寬度或厚度24W。重要的是，從剖視圖觀看，盡管在襯底鰭片20與替代鰭片24之間的界面20S處清晰存在缺陷37,但遍布亞穩(wěn)定替代鰭片24的其余厚度24T(或高度）的缺陷如果有也不多。在該示例中，亞穩(wěn)定替代鰭片24在厚度24T(高度）方向及寬度24W方向完全松弛，但在軸向長度方向部分應變。圖2J顯示替代鰭片24與襯底鰭片20之間的界面20S沿替代鰭片24/襯底鰭片20的軸向長度也基本無缺陷。通常，用于形成如圖21至2J所示的亞穩(wěn)定替代鰭片24的鍺材料具有約1至2納米的無約束最大穩(wěn)定臨界厚度（如上面定義）以及約4納米的無約束最大亞穩(wěn)定臨界厚度。當厚度超過該無約束最大亞穩(wěn)定臨界厚度時，通常預期用于替代鰭片24的鍺材料會開始呈現(xiàn)標示應力松弛程度與處于亞穩(wěn)定狀態(tài)的材料不一致的缺陷，也就是呈現(xiàn)與處于超出亞穩(wěn)定材料的松弛點的鍺材料一致的缺陷程度。換句話說，通過在襯底上生長替代鰭片材料層（厚度大于其最大亞穩(wěn)定臨界厚度），接著蝕刻該替代材料層來定義鰭片，接著在所生長的經(jīng)蝕刻的鰭片之間形成氧化物材料而形成的先前技術(shù)替代鰭片材料例如硅鍺會沿材料的三個軸向（也就是鰭片的寬度、鰭片的垂直高度以及鰭片的軸向長度）完全松弛。這樣一鰭片結(jié)構(gòu)會呈現(xiàn)大量的缺陷，例如圖1C所示的鰭片部分C2中所示的這些缺陷。相反，通過使用這里所揭露的方法，如圖21至2J所示的亞穩(wěn)定替代鰭片24生長達到的厚度大于其最大亞穩(wěn)定臨界厚度，但它在所有三個平面不會完全松弛，也就是說，它沿軸向長度方向部分應變。也就是說，盡管圖21至2J所示的亞穩(wěn)定替代鰭片24在鰭片厚度24T(高度）及鰭片寬度方向24W都完全松弛，但亞穩(wěn)定替代鰭片24沿亞穩(wěn)定替代鰭片24的軸向長度（見圖2J)并不完全松弛。相反，盡管亞穩(wěn)定替代鰭片24生長達到的厚度大于替代鰭片24的材料的最大亞穩(wěn)定臨界厚度，但亞穩(wěn)定替代鰭片24為部分應變，例如沿亞穩(wěn)定替代鰭片24的軸向長度在亞穩(wěn)定替代鰭片24的中部約50%應變。也就是說，通過使用這里所揭露的新穎方法，形成具有厚度24T的亞穩(wěn)定替代鰭片24,該厚度大于用于形成亞穩(wěn)定替代鰭片24的鍺材料的無約束亞穩(wěn)定臨界厚度。[0044]圖2K至2L顯示裝置的TEM照片的放大部分，其中使用這里所揭露的方法以在襯底鰭片20上形成穩(wěn)定替代鰭片24。圖2K顯示替代鰭片24/襯底鰭片20的剖視圖，其中，襯底鰭片24/20的長軸（軸向長度）（進出該繪圖頁的軸）位于（100)硅襯底10的〈100>方向。在如圖2K所示的錐形襯底鰭片20的情況下，由于所示鰭片24的錐形形狀，此類錐形鰭片的側(cè)壁略偏離〈1〇〇>方向。圖2L顯示經(jīng)由替代鰭片24/襯底鰭片20的長軸（軸向長度）所作的替代鰭片24/襯底鰭片20的剖視圖。[0045]在所示例子中，穩(wěn)定替代鰭片24由硅鍺（SiGea75)制成，并通過執(zhí)行外延沉積制程形成。該外延沉積制程的條件如下：溫度為450°C，壓力為10托，持續(xù)時間約10分鐘，使用鍺燒作為前驅(qū)氣體（precursorgas)。在該示例中，由娃鍺制成的穩(wěn)定替代鰭片24具有約60納米的厚度24T以及約10納米的中部寬度或厚度24W。重要的是，從剖視圖觀看，替代鰭片24遍及其厚度24T(或高度）以及在界面20S處基本無缺陷。在該示例中，穩(wěn)定替代鰭片24在厚度24T(高度）方向及寬度24W方向完全松弛，但在軸向長度方向完全應變。通常，用于形成如圖2K至2L所示的穩(wěn)定替代鰭片24的硅鍺（SiGea75)材料具有約3納米的無約束最大穩(wěn)定臨界厚度（如上面定義）。當厚度超過該無約束最大穩(wěn)定臨界厚度時，通常預期用于替代鰭片24的硅鍺（SiGea75)材料會開始呈現(xiàn)標示應力松弛程度與處于穩(wěn)定狀態(tài)的材料不一致的缺陷，也就是呈現(xiàn)與處于超出穩(wěn)定材料的松弛點的硅鍺（SiGea75)材料一致的缺陷程度。不過，通過使用這里所揭露的方法，形成具有厚度24T的如圖2K至2L所示的穩(wěn)定替代鰭片24,該厚度大于用以形成穩(wěn)定替代鰭片24的硅鍺（SiGea75)材料的無約束最大穩(wěn)定臨界厚度。[0046]在完整閱讀本申請以后，本領域的技術(shù)人員將了解，這里所揭露的方法基本目的在于提供用以形成FinFET裝置的穩(wěn)定及亞穩(wěn)定替代鰭片的各種方法。此類穩(wěn)定及亞穩(wěn)定替代鰭片結(jié)構(gòu)的形成促進了與先前技術(shù)裝置相比可以較高效率操作的裝置及電路的形成。這里所揭露的替代鰭片制程不同于本申請的背景部分中討論的ART制程。在典型的先前技術(shù)ART制程中，替代鰭片材料生長于具有較大深寬比（例如25至30)的溝槽中。因此，替代鰭片材料生長達到的厚度（或鰭片高度）在200至300納米之間或更大。在該ART制程中，通常在與襯底鰭片與替代鰭片材料之間的界面鄰近的區(qū)域中故意創(chuàng)建大量的缺陷并將其限制于溝槽的側(cè)壁。通常，該區(qū)域在這兩材料之間的界面上方延伸約50納米厚度（或高度）的距離。接著，隨著替代鰭片材料繼續(xù)生長，在替代材料中的缺陷密度逐漸降低。替代材料的額外厚度（或高度）被認為是必需的，以使替代材料在襯底鰭片與替代鰭片材料之間的界面上方較大距離處完全松弛（在所有三個方向）。也就是說，使替代鰭片材料生長至如此大的厚度（鰭片高度），以"避免"或限制襯底鰭片的結(jié)晶結(jié)構(gòu)對替代鰭片材料的生長的影響。在該ART制程中，在襯底鰭片與替代鰭片材料之間的界面上方的某位置，硅襯底鰭片的較小晶格結(jié)構(gòu)對于鍺材料的較大晶格結(jié)構(gòu)幾乎無影響。因此，在該高度，在基本結(jié)晶的鍺材料上開始生長（及繼續(xù)生長）相對無缺陷的鍺材料，盡管是在完全松弛狀態(tài)。因此，在先前技術(shù)ART制程中，裝置設計人員努力生長由此類替代材料構(gòu)成的很厚（或高）的鰭片，以接近替代鰭片材料的上部形成相對無缺陷、完全松弛的替代鰭片材料。[0047]相反，在這里所揭露的替代鰭片制程中，發(fā)明人發(fā)現(xiàn)：與利用ART制程生長很厚的替代鰭片材料層的努力相反，可在較?。ㄅc傳統(tǒng)ART制程相比）的層中形成穩(wěn)定或亞穩(wěn)定替代鰭片材料，其中，該替代鰭片材料的質(zhì)量及總體厚度（或高度）足以支持FinFET裝置的鰭片溝道形成。而且，與ART制程不同，在這里所揭露的方法中，替代鰭片生長于具有較小深寬比的溝槽中，且與利用傳統(tǒng)ART制程技術(shù)形成200至300納米厚的替代鰭片材料相t匕，這里的替代鰭片材料生長至較薄的厚度（或高度），例如30至60納米。這個至關重要且令人驚訝的發(fā)現(xiàn)促進了穩(wěn)定及亞穩(wěn)定鰭片材料的形成，這些材料可用以形成FinFET裝置的鰭片。[0048]由于本領域的技術(shù)人員借助這里的教導可以很容易地以不同但等同的方式修改并實施本發(fā)明，因此上述特定的實施例僅為示例性質(zhì)。例如，可以不同的順序執(zhí)行上述制程步驟。而且，本發(fā)明并不限于這里所示架構(gòu)或設計的細節(jié)，而是如下面的權(quán)利要求所述。因此，顯然，可對上面揭露的特定實施例進行修改或變更，所有此類變更落入本發(fā)明的范圍及精神內(nèi)。因此，下面的權(quán)利要求規(guī)定本發(fā)明的保護范圍?！緳?quán)利要求】1.一種方法，包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，該溝槽暴露該襯底的表面，該溝槽在該溝槽的底部具有小于或等于20納米的寬度以及60納米或更小的深度；以及執(zhí)行外延沉積制程，以在該襯底暴露的該表面上方形成穩(wěn)定的替代鰭片材料，其中，該替代鰭片具有60納米或更小的高度且其沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面完全應變，以及其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成。2.如權(quán)利要求1所述的方法，其中，該替代鰭片材料遍及其整個高度具有104缺陷/厘米2或更低的缺陷密度。3.如權(quán)利要求1所述的方法，其中，該替代鰭片的該高度大于該第二半導體材料的無約束穩(wěn)定臨界厚度。4.如權(quán)利要求1所述的方法，其中，該替代鰭片具有錐形側(cè)壁。5.如權(quán)利要求1所述的方法，其中，該替代鰭片在與該替代鰭片的高度方向及橫向?qū)挾确较驅(qū)姆较蚧緹o應變。6.如權(quán)利要求1所述的方法，其中，該第一半導體材料由硅組成，該第二半導體材料由硅鍺、鍺、III-V材料、II-VI材料的其中一種或其組合組成。7.如權(quán)利要求1所述的方法，其中，該替代鰭片材料與該襯底之間的界面基本無缺陷。8.-種形成FinFET裝置的方法，包括：在由第一半導體材料組成的襯底上方形成圖案化蝕刻掩膜；通過該圖案化蝕刻掩膜執(zhí)行第一蝕刻制程，以定義多個相互隔開的溝槽，該些溝槽定義襯底轄片；在該些溝槽中形成絕緣材料層，該絕緣材料層過填充該些溝槽以及該圖案化蝕刻掩膜；在該絕緣材料層上執(zhí)行平坦化制程，以暴露位于該襯底鰭片上方的該圖案化蝕刻掩膜；執(zhí)行至少一第二蝕刻制程，以移除位于該襯底鰭片上方的該圖案化蝕刻掩膜，從而定義暴露該襯底鰭片的上表面的襯底鰭片開口，該襯底鰭片開口在該溝槽的底部具有小于或等于20納米的寬度以及小于或等于60納米的深度；以及執(zhí)行外延沉積制程，以在該襯底鰭片開口內(nèi)的該襯底鰭片上形成穩(wěn)定的替代鰭片，其中，該替代鰭片具有60納米或更小的高度且其沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面完全應變，以及其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成。9.如權(quán)利要求8所述的方法，其中，該替代鰭片的該高度大于該第二半導體材料的無約束穩(wěn)定臨界厚度。10.如權(quán)利要求8所述的方法，其中，該替代鰭片與該襯底鰭片之間的界面基本無缺陷。11.如權(quán)利要求8所述的方法，其中，該替代鰭片遍及其整個高度具有104缺陷/厘米2或更低的缺陷密度。12.-種方法，包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，該溝槽暴露該襯底的表面，該溝槽在該溝槽的底部具有小于或等于20納米的寬度；以及執(zhí)行外延沉積制程，以在該襯底暴露的該表面上形成穩(wěn)定的替代鰭片材料，其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成，以及其中，該替代鰭片所具有的高度大于該第二半導體材料的無約束穩(wěn)定臨界厚度，以及其中，該替代鰭片遍及其整個高度具有1〇4缺陷/厘米2或更低的缺陷密度。13.如權(quán)利要求12所述的方法，其中，該替代鰭片材料與該襯底之間的界面基本無缺陷。14.如權(quán)利要求12所述的方法，其中，該替代鰭片沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面完全應變。15.如權(quán)利要求14所述的方法，其中，該替代鰭片在與該替代鰭片的高度方向及橫向?qū)挾确较驅(qū)姆较蚧緹o應變。16.-種方法，包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，該溝槽暴露該襯底的表面且該溝槽在該溝槽的底部具有小于或等于20納米的寬度以及60納米或更小的深度；以及執(zhí)行外延沉積制程，以在該襯底暴露的該表面上方形成亞穩(wěn)定的替代鰭片材料，其中，該替代鰭片具有60納米或更小的高度且其沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面部分應變，以及其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成。17.如權(quán)利要求16所述的方法，其中，該替代鰭片材料遍及其整個高度的至少90%具有105缺陷/厘米2或更低的缺陷密度。18.如權(quán)利要求16所述的方法，其中，該替代鰭片的該高度大于該第二半導體材料的無約束亞穩(wěn)定臨界厚度。19.如權(quán)利要求16所述的方法，其中，該替代鰭片在與該替代鰭片的高度方向及橫向?qū)挾确较驅(qū)姆较蚧緹o應變。20.-種形成FinFET裝置的方法，包括：在由第一半導體材料組成的襯底上方形成圖案化蝕刻掩膜；通過該圖案化蝕刻掩膜執(zhí)行第一蝕刻制程，以定義多個相互隔開的溝槽，該些溝槽定義襯底轄片；在該些溝槽中形成絕緣材料層，該絕緣材料層過填充該些溝槽以及該圖案化蝕刻掩膜；在該絕緣材料層上執(zhí)行平坦化制程，以暴露位于該襯底鰭片上方的該圖案化蝕刻掩膜；執(zhí)行至少一第二蝕刻制程，以移除位于該襯底鰭片上方的該圖案化蝕刻掩膜，從而定義暴露該襯底鰭片的上表面的襯底鰭片開口，該襯底鰭片開口在該溝槽的底部具有小于或等于20納米的寬度以及小于或等于60納米的深度；以及執(zhí)行外延沉積制程，以在該襯底鰭片開口內(nèi)的該襯底鰭片上方形成亞穩(wěn)定的替代鰭片，其中，該替代鰭片具有60納米或更小的高度且其沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面部分應變，以及其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成。21.如權(quán)利要求20所述的方法，其中，該替代鰭片的該高度大于該第二半導體材料的無約束亞穩(wěn)定臨界厚度。22.如權(quán)利要求20所述的方法，其中，該替代鰭片遍及其整個高度的至少90%具有105缺陷/厘米2或更低的缺陷密度。23.-種方法，包括：在位于由第一半導體材料組成的襯底上方的絕緣材料層中形成溝槽，該溝槽暴露該襯底的表面且該溝槽在該溝槽的底部具有小于或等于20納米的寬度；以及執(zhí)行外延沉積制程，以在該襯底暴露的該表面上方形成亞穩(wěn)定的替代鰭片材料，其中，該替代鰭片由與該第一半導體材料不同的第二半導體材料組成，以及其中，該替代鰭片所具有的高度大于該第二半導體材料的無約束亞穩(wěn)定臨界厚度，以及其中，該替代鰭片遍及其整個高度的至少90%具有105缺陷/厘米2或更低的缺陷密度。24.如權(quán)利要求23所述的方法，其中，該替代鰭片沿與該替代鰭片的軸向長度方向?qū)慕Y(jié)晶平面部分應變。25.如權(quán)利要求24所述的方法，其中，該替代鰭片在與該替代鰭片的高度方向及橫向?qū)挾确较驅(qū)姆较蚧緹o應變?！疚臋n編號】H01L21/20GK104299893SQ201410336404【公開日】2015年1月21日申請日期:2014年7月15日優(yōu)先權(quán)日:2013年7月17日【發(fā)明者】A·P·雅各布,M·K·阿卡爾瓦爾達,J·弗倫海澤,W·P·馬斯扎拉申請人:格羅方德半導體公司