專利名稱：非揮發(fā)性記憶體及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種記憶體及其操作方法，且特別是有關(guān)于一種非揮發(fā)性記憶體及其操作方法。
背景技術(shù)：
非揮發(fā)性記憶體中的可電抹除可程式只讀記憶體(ElectricallyErasable Programmable Read Only Memory，EEPROM)具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，所以已成為個人電腦和電子設(shè)備所廣泛采用的一種記憶體元件。
典型的可電抹除且可程式只讀記憶體是以摻雜的多晶硅制作浮置閘極(Floating Gate)與控制閘極(Control Gate)。當(dāng)記憶體進(jìn)行程式化(Program)時，注入浮置閘極的電子會均勻分布于整個多晶硅浮置閘極層之中。然而，當(dāng)多晶硅浮置閘極層下方的穿隧氧化層有缺陷存在時，就容易造成元件的漏電流，影響元件的可靠度。
因此，為了解決可電抹除可程式只讀記憶體元件漏電流的問題，目前習(xí)知的一種方法是采用一電荷陷入層取代多晶硅浮置閘極，此電荷陷入層的材質(zhì)例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成一種包含氧化硅/氮化硅/氧化硅(ONO)復(fù)合介電層在內(nèi)的堆疊式(Stacked)閘極結(jié)構(gòu)，具有此堆疊式閘極結(jié)構(gòu)的EEPROM通稱為氮化硅只讀記憶體(NROM)。
然而，習(xí)知技術(shù)中用以儲存電荷的儲存單元通常被制造成平坦的型態(tài)，在元件集成度逐漸提高的趨勢下，其對氮化硅只讀記憶體元件規(guī)格縮小會造成限制。此外，平坦?fàn)畹膬Υ鎲卧谶M(jìn)行抹除時，在接近通道中央位置累積的電荷并不容易抹除。
加上，習(xí)知的非揮發(fā)性記憶體元件會在基底中進(jìn)行摻雜，以形成源極區(qū)與汲極區(qū)，除了在制程上多了一道摻雜的制程之外，也增加了制造成本。
另一方面，如何加速非揮發(fā)性記憶體元件程式化的速度，以及降低程式化記憶體元件所需的程式化電流也是目前所重視的議題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種非揮發(fā)性記憶體，可增加記憶體元件的集成度并簡化制程。
依據(jù)本發(fā)明提供實施例的一目的是提供一種非揮發(fā)性記憶體的程式化方法，具有所需的程式化電流小的優(yōu)點。
依據(jù)本發(fā)明提供一實施例的又一目的是提供一種非揮發(fā)性記憶體的程式化方法，具有較佳的收斂特性。
依據(jù)本發(fā)明提供一實施例的另一目的是提供一種非揮發(fā)性記憶體的程式化方法，具有較高的程式化速度。
依據(jù)本發(fā)明提供一實施例的再一目的是提供一種非揮發(fā)性記憶體的讀取方法，不須形成摻雜的源極區(qū)與汲極區(qū)即可進(jìn)行讀取操作。
依據(jù)本發(fā)明提供一實施例的又一目的是提供一種非揮發(fā)性記憶體的抹除方法，可減少習(xí)知的具有平坦儲存單元的非揮發(fā)性記憶體因電子累積于通道中央附近的儲存單元中，而產(chǎn)生難以抹除的問題。
本發(fā)明提出一種非揮發(fā)性記憶體，含有多個記憶胞，每一個記憶胞包括一個閘極結(jié)構(gòu)、一對儲存單元及二個輔助閘極。其中，閘極結(jié)構(gòu)設(shè)置于一基底上，而儲存單元，設(shè)置于閘極結(jié)構(gòu)兩側(cè)的側(cè)壁上。輔助閘極設(shè)置于閘極結(jié)構(gòu)兩側(cè)，與閘極結(jié)構(gòu)側(cè)壁上的這些儲存單元相鄰接，每一個輔助閘極由相鄰二個記憶胞所共用，其中閘極結(jié)構(gòu)、儲存單元及這些輔助閘極彼此之間為電性隔離。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體中，閘極結(jié)構(gòu)包括一個閘極與設(shè)置在閘極上的一個閘介電層。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體中，這些儲存單元的材質(zhì)包括氮化硅。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體中，閘介電層的材質(zhì)包括氧化硅。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體中，這些閘極結(jié)構(gòu)與這些輔助閘極的材質(zhì)包括摻雜多晶硅。
一種非揮發(fā)性記憶體的程式化方法，適用于一記憶胞陣列，記憶胞陣列由一個第一記憶胞與一個第二記憶胞至少二個記憶胞所組成，每一個記憶胞包括一個第一閘極、一對儲存單元、一個第二閘極及一個第三閘極。其中，第一閘極設(shè)置于一基底上，而儲存單元分別設(shè)置于第一閘極兩側(cè)的側(cè)壁上。第二閘極及第三閘極，設(shè)置于第一閘極兩側(cè)，與第一閘極側(cè)壁上的這些儲存單元相鄰接，其中第一閘極、儲存單元、第二閘極及第三閘極彼此之間為電性隔離，而第一記憶胞的第三閘極即為第二記憶胞的第二閘極。程式化方法，為在對第一記憶胞靠近第二記憶胞的一側(cè)的記憶單元進(jìn)行程式化操作時，于第二記憶胞的第一閘極下方與第二記憶胞的第三閘極下方的基底中形成一第一反轉(zhuǎn)區(qū)，于第一記憶胞的第三閘極下方的基底中形成一第二反轉(zhuǎn)區(qū)，于第一記憶胞的第二閘極下方的基底中形成一第三反轉(zhuǎn)區(qū)，并于第一反轉(zhuǎn)區(qū)施加一第一電壓，于第三反轉(zhuǎn)區(qū)施加一第二電壓，且第一電壓小于第二電壓，于第一記憶胞的第一閘極上施加一第三電壓，以利用源極側(cè)注入(source side injection，SSI)效應(yīng)程式化選定的記憶單元。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的程式化方法中，第二反轉(zhuǎn)區(qū)包括一浮置反轉(zhuǎn)區(qū)。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的程式化方法中，第二反轉(zhuǎn)區(qū)的形成方法包括于第一記憶胞的第三閘極上施加一第五電壓所形成之。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的程式化方法中，第一反轉(zhuǎn)區(qū)的形成方法包括在第二記憶胞的第一閘極上施加一第四電壓所形成之。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的程式化方法中，第三反轉(zhuǎn)區(qū)的形成方法包括于第一記憶胞的第二閘極上施加一第六電壓所形成之。
依照本發(fā)明實施例所述，上述的非揮發(fā)性記憶體的程式化方法更包括于基底施加一第七電壓。
一種非揮發(fā)性記憶體的程式化方法，適用于一記憶胞陣列，每一個記憶胞包括一個第一閘極、一對儲存單元及二個第二閘極。其中，一第一閘極設(shè)置于一基底上，而儲存單元分別設(shè)置于第一閘極兩側(cè)的側(cè)壁上。第二閘極設(shè)置于第一閘極兩側(cè)，與第一閘極側(cè)壁上的這些儲存單元相鄰接，每一個第二閘極由相鄰二個記憶胞所共用，其中第一閘極、儲存單元及這些第二閘極彼此之間為電性隔離。程式化方法，為在讀取選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于第一反轉(zhuǎn)區(qū)施加一第一電壓，于第二反轉(zhuǎn)區(qū)施加一第二電壓，且第一電壓大于第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以利用通道熱電子注入(channel hot electron injection，CHEI)效應(yīng)程式化選定的記憶單元。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的讀取方法中，第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的讀取方法中，第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
依照本發(fā)明實施例所述，上述的非揮發(fā)性記憶體的讀取方法更包括于基底施加一第六電壓。
一種非揮發(fā)性記憶體的程式化方法，適用于一記憶胞陣列，每一個記憶胞包括一個第一閘極、一對儲存單元及二個第二閘極。其中，一第一閘極設(shè)置于一基底上，而儲存單元分別設(shè)置于第一閘極兩側(cè)的側(cè)壁上。第二閘極設(shè)置于第一閘極兩側(cè)，與第一閘極側(cè)壁上的這些儲存單元相鄰接，每一個第二閘極由相鄰二個記憶胞所共用，其中第一閘極、儲存單元及這些第二閘極彼此之間為電性隔離。程式化方法，為在讀取選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于第一反轉(zhuǎn)區(qū)施加一第一電壓，于第二反轉(zhuǎn)區(qū)施加一第二電壓，且第一電壓大于第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以利用通道啟始二次熱電子注入(channel initiated secondary hotelectron injection，CHISEL)效應(yīng)程式化選定的記憶單元。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的讀取方法中，第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的讀取方法中，第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
依照本發(fā)明實施例所述，上述的非揮發(fā)性記憶體的讀取方法更包括于基底施加一第六電壓。
一種非揮發(fā)性記憶體的讀取方法，適用于一記憶胞陣列，每一個記憶胞包括一個第一閘極、一對儲存單元及二個第二閘極。其中，一第一閘極設(shè)置于一基底上，而儲存單元分別設(shè)置于第一閘極兩側(cè)的側(cè)壁上。第二閘極設(shè)置于第一閘極兩側(cè)，與第一閘極側(cè)壁上的這些儲存單元相鄰接，每一個第二閘極由相鄰二個記憶胞所共用，其中第一閘極、儲存單元及這些第二閘極彼此之間為電性隔離。讀取方法，為在讀取選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于第一反轉(zhuǎn)區(qū)施加一第一電壓，于第二反轉(zhuǎn)區(qū)施加一第二電壓，且第一電壓小于第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以讀取選定的記憶單元。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的讀取方法中，第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的讀取方法中，第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
依照本發(fā)明實施例所述，上述的非揮發(fā)性記憶體的讀取方法更包括于基底施加一第六電壓。
一種非揮發(fā)性記憶體的抹除方法，適用于一記憶胞陣列每一個記憶胞包括一個第一閘極、一對儲存單元及二個第二閘極。其中，一第一閘極設(shè)置于一基底上，而儲存單元分別設(shè)置于第一閘極兩側(cè)的側(cè)壁上。第二閘極設(shè)置于第一閘極兩側(cè)，與第一閘極側(cè)壁上的這些儲存單元相鄰接，每一個第二閘極由相鄰二個記憶胞所共用，其中第一閘極、儲存單元及這些第二閘極彼此之間為電性隔離。抹除方法，為在抹除選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于第一反轉(zhuǎn)區(qū)施加一第一電壓，于第二反轉(zhuǎn)區(qū)施加一第二電壓，且第一電壓大于第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以利用價帶導(dǎo)帶間熱電洞(band to band hot hole)效應(yīng)抹除選定的記憶單元。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的抹除方法中，第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
依照本發(fā)明實施例所述，在上述的非揮發(fā)性記憶體的抹除方法中，第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
依照本發(fā)明實施例所述，上述的非揮發(fā)性記憶體的抹除方法更包括于基底施加一第六電壓。
本發(fā)明采用對基底施加電壓而形成的反轉(zhuǎn)字元線，取代習(xí)知利用摻雜所形成的源極區(qū)與汲極區(qū)，因此可提高記憶體元件的集成度，并簡化制程而進(jìn)一步降低制造成本。
另一方面，依照本發(fā)明提出的操作方法，具有程式化速度快且所需的程式化電流小的優(yōu)點，并具有較佳的收斂特性。此外，在進(jìn)行抹除操作時，可減少習(xí)知的具有平坦儲存單元的非揮發(fā)性記憶體因電子累積于通道中央附近的儲存單元中，而產(chǎn)生難以抹除的問題。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細(xì)說明如下。


圖1為依照本發(fā)明的一實施例所繪示的非揮發(fā)性記憶體的剖面圖。
圖2為依照本發(fā)明利用源極側(cè)注入效應(yīng)進(jìn)行程式化的一實施例所繪示的剖面圖。
圖3為依照本發(fā)明利用通道熱電子注入效應(yīng)進(jìn)行程式化的一實施例所繪示的剖面圖。
圖4為依照本發(fā)明利用通道啟始二次熱電子注入效應(yīng)進(jìn)行程式化的一實施例所繪示的剖面圖。
圖5為依照本發(fā)明的一實施例的讀取操作所繪示的剖面圖。
圖6為依照本發(fā)明的一實施例的抹除操作所繪示的剖面圖。
圖7為依照本發(fā)明利用源極側(cè)注入方式進(jìn)行程式化的另一實施例所繪示的剖面圖。
100、200、300、400、500、600、700半導(dǎo)體基底102、206、226、306、406、506、606閘介電層104、204、224、304、404、504、604、712、714閘極106閘極結(jié)構(gòu)108、216、218、316、318、416、418、516、518、616、618介電層110、208、210、228、230、308、310、408、410、508、510、608、610、708儲存單元112介電層114、212、214、232、312、314、412、414、512、514、612、614、704、724輔助閘極116、202、222、302、402、502、602、702、724記憶胞240、242、244、320、322、420、422、520、522、620、622、740、742、744反轉(zhuǎn)區(qū)246、324、424、524、624、746通道區(qū)具體實施方式
圖1為依照本發(fā)明的一實施例所繪示的非揮發(fā)性記憶體的剖面圖。請參照圖1，本發(fā)明所提出的非揮發(fā)性記憶體，由多個記憶胞116所組成，而每一記憶胞具有閘極結(jié)構(gòu)106、儲存單元110及二輔助閘極114。其中，閘極結(jié)構(gòu)106設(shè)置于半導(dǎo)體基底100上，例如是由閘介電層102及閘極104所組成。閘介電層102的材質(zhì)例如是氧化硅，形成的方法例如是熱氧化法，而閘極104的材質(zhì)例如是摻雜多晶硅，形成的方法例如是以臨場(In-situ)摻雜的方式，利用化學(xué)氣相沉積法形成一摻雜多晶硅層(未繪示)，再對此摻雜多晶硅層進(jìn)行一圖案化制程而形成之。
此外，儲存單元110設(shè)置于閘極結(jié)構(gòu)106兩側(cè)的側(cè)壁上，儲存單元110的材質(zhì)例如是氮化硅，其形成方式例如是在半導(dǎo)體基底100上全面形成氮化硅層(未繪示)并覆蓋閘極結(jié)構(gòu)106之后，再進(jìn)行一非等向性蝕刻制程而形成如同間隙壁型態(tài)的儲存單元110。
另外，輔助閘極114設(shè)置于閘極結(jié)構(gòu)106兩側(cè)，與閘極結(jié)構(gòu)106兩側(cè)的儲存單元110相鄰接，每一輔助閘極114由相鄰二個記憶胞116所共用。其中，輔助閘極114的材質(zhì)例如是摻雜多晶硅，其形成方法例如是先在半導(dǎo)體基底100上全面形成摻雜多晶硅層(未繪示)，以覆蓋閘極結(jié)構(gòu)106及儲存單元110并填滿閘極結(jié)構(gòu)106間的間隙。接著，以閘極104為研磨終止層，進(jìn)行一化學(xué)機(jī)械研磨制程而形成之。值得注意的是，閘極結(jié)構(gòu)106、儲存單元110及輔助閘極114彼此之間為電性隔離，例如是在閘極結(jié)構(gòu)106與儲存單元110之間及儲存單元110與半導(dǎo)體基底100之間設(shè)置介電層108，在儲存單元110與輔助閘極114及輔助閘極114與半導(dǎo)體基底100之間設(shè)置介電層112，以對閘極結(jié)構(gòu)106、儲存單元110及輔助閘極114進(jìn)行電性隔離。其中，介電層108及介電層112的材質(zhì)例如是氧化硅。
上述的非揮發(fā)性記憶體其記憶單元110的型態(tài)與習(xí)知平坦型的記憶單元不同，例如是以間隙壁的型態(tài)設(shè)置于閘極104的兩側(cè)，如此一來，可以大幅減少每一記憶胞的尺寸，進(jìn)而提升記憶體的儲存密度。
另一方面，從上述實施例可以明顯的看出，在本發(fā)明所提出的記憶體元件中，并沒有用以作為源極區(qū)與汲極區(qū)的摻雜區(qū)，乃是藉由控制施加在閘極104與輔助閘極114上的電壓，以于半導(dǎo)體基底100中形成反轉(zhuǎn)字元線(inversion bit line)，而取代習(xí)知作為源極區(qū)與汲極區(qū)的摻雜區(qū)。因此，可有效簡化制造流程并降低制造成本。
在下列實施例中，將詳述本發(fā)明所提出的非揮發(fā)性記憶體的操作方法。圖2～圖6為依照本發(fā)明提出的實施例所繪示的剖面圖。
圖2為依照本發(fā)明利用源極側(cè)注入方式進(jìn)行程式化的一實施例所繪示的剖面圖。請參照圖2，繪示半導(dǎo)體基底200上兩相鄰的記憶胞202、222，其中記憶胞202由閘極204、閘介電層206、二儲存單元208、210及二輔助閘極212、214所組成，而記憶胞222由閘極224、閘介電層226、二儲存單元228、230及二輔助閘極214、232所組成。此外，閘極、儲存單元及輔助閘極之間為電性隔離，例如是利用介電層216、218作為絕緣體。然而，記憶胞202、222的各構(gòu)件的配置方式、材質(zhì)及形成方法已于上述較佳實施例中進(jìn)行詳細(xì)說明，于此不再贅述。
對記憶胞202的記憶單元208進(jìn)行程式化操作時，于閘極224下方的半導(dǎo)體基底200中形成反轉(zhuǎn)區(qū)240，于輔助閘極214下方的半導(dǎo)體基底200中形成反轉(zhuǎn)區(qū)242，于輔助閘極212下方的半導(dǎo)體基底200中形成反轉(zhuǎn)區(qū)244，并于反轉(zhuǎn)區(qū)240施加一個第一電壓，例如是0伏特，于244反轉(zhuǎn)區(qū)施加一個第二電壓，例如是4～7伏特，且第一個電壓小于第二電壓，并于記憶胞202的閘極204上施加一個第三電壓，例如是12～14伏特，可于閘極204下方的半導(dǎo)體基底200中形成通道區(qū)246。藉此，可在反轉(zhuǎn)區(qū)240與反轉(zhuǎn)區(qū)244之間形成一個電壓差，利用源極側(cè)注入(source side injection，SSI)效應(yīng)程式化記憶單元208。在另一個實施例中，更可于輔助閘極232下方的半導(dǎo)體基底200中形成反轉(zhuǎn)區(qū)240。另一方面，可在半導(dǎo)體基底200施加一個第四電壓，例如是0伏特。
其中，反轉(zhuǎn)區(qū)242例如是一個浮置反轉(zhuǎn)區(qū)，意即不在反轉(zhuǎn)區(qū)242施加任何電壓。此外，反轉(zhuǎn)區(qū)240的形成方法例如是在閘極224上施加一個第五電壓，例如是12～14伏特，且于輔助閘極232上施加一個第六電壓所形成之，而第六電壓例如是4～7伏特。另外，反轉(zhuǎn)區(qū)242的形成方法例如是于輔助閘極214上施加一個第七電壓所形成之，例如是1～2伏特。另一個方面，反轉(zhuǎn)區(qū)244的形成方法例如是于輔助閘極212上施加一個第八電壓所形成之，例如是7～10伏特。
上述實施例中為利用于半導(dǎo)體基底200中，形成反轉(zhuǎn)區(qū)240、242及244，且在反轉(zhuǎn)區(qū)240及244之間產(chǎn)生一個電壓差，以源極側(cè)注入效應(yīng)對記憶單元208進(jìn)行程式化操作，可使得程式化的速度加快并可減少程式化所需的電流。
圖3為依照本發(fā)明利用通道熱電子注入效應(yīng)進(jìn)行程式化的一實施例所繪示的剖面圖。請參照圖3，試舉半導(dǎo)體基底300上的記憶胞302為例，其中記憶胞302由閘極304、閘介電層306、二儲存單元308、310及二輔助閘極312、314所組成。此外，閘極、儲存單元及輔助閘極之間為電性隔離，例如是利用介電層316、318作為絕緣體。然而，記憶胞302的各構(gòu)件的配置方式、材質(zhì)及形成方法已于上述較佳實施例中進(jìn)行詳細(xì)說明，于此不再贅述。
對記憶胞302的儲存單元308進(jìn)行程式化操作時，于輔助閘極312下方形成反轉(zhuǎn)區(qū)320，于記憶胞302另一側(cè)的輔助閘極314下方形成反轉(zhuǎn)區(qū)322，并于反轉(zhuǎn)區(qū)320施加第九電壓，例如是4～6伏特，于反轉(zhuǎn)區(qū)322施加一個第十電壓，例如是0伏特，且第九電壓大于第十電壓，并于記憶胞302的閘極304上施加一個第十一電壓，例如是10伏特，可于閘極304下方的半導(dǎo)體基底300中形成通道區(qū)324。藉此，可在反轉(zhuǎn)區(qū)320與反轉(zhuǎn)區(qū)322之間形成一個電壓差，利用通道熱電子注入(channel hot electroninjection，CHEI)效應(yīng)程式化記憶單元308。在另一個實施例中，會在半導(dǎo)體基底300施加一個第十二電壓，例如是0伏特。
其中，反轉(zhuǎn)區(qū)320的形成方法例如是于輔助閘極312上施加一個第十三電壓所形成之，第十三電壓例如是5～8伏特。此外，反轉(zhuǎn)區(qū)322的形成方法例如是于輔助閘極314上施加一個第十四電壓所形成之，第十四電壓例如是4～6伏特。
上述實施例為在閘極304與輔助閘極312、314上施加電壓，以于半導(dǎo)體基底300中形成反轉(zhuǎn)區(qū)320、322，再利用反轉(zhuǎn)區(qū)320、322之間的電壓差，以通道熱電子注入效應(yīng)對儲存單元308進(jìn)行程式化操作，取代了習(xí)知利用摻雜區(qū)作為源極區(qū)與汲極區(qū)的程式化操作方式。除了可簡化非揮發(fā)性記憶體的制造流程之外，亦可降低制造成本。另一方面，使用通道熱電子注入效應(yīng)進(jìn)行程式化操作，可具有較高的程式化速度。
圖4為依照本發(fā)明利用通道啟始二次熱電子注入效應(yīng)進(jìn)行程式化的一實施例所繪示的剖面圖。
請參照圖4，試舉半導(dǎo)體基底400上的記憶胞402為例，其中記憶胞402由閘極404、閘介電層406、二儲存單元408、410及二輔助閘極412、414所組成。此外，閘極、儲存單元及輔助閘極之間為電性隔離，例如是利用介電層416、418作為絕緣體。然而，記憶胞402的各構(gòu)件的配置方式、材質(zhì)及形成方法已于上述較佳實施例中進(jìn)行詳細(xì)說明，于此不再贅述。
對記憶胞402的儲存單元408進(jìn)行程式化操作時，于輔助閘極412下方形成反轉(zhuǎn)區(qū)420，于記憶胞402另一側(cè)的輔助閘極414下方形成反轉(zhuǎn)區(qū)422，并于反轉(zhuǎn)區(qū)420施加第十五電壓，例如是4～6伏特，于反轉(zhuǎn)區(qū)422施加一個第十六電壓，例如是0伏特，且第十五電壓為大于第十六電壓，并于記憶胞402的閘極404上施加一個第十七電壓，例如是10伏特，可于閘極404下方的半導(dǎo)體基底400中形成通道區(qū)424。藉此，可在反轉(zhuǎn)區(qū)420與反轉(zhuǎn)區(qū)422之間形成一個電壓差，利用通道啟始二次熱電子注入(channelinitiated secondary hot electron injection，CHISEL)效應(yīng)程式化記憶單元408。在另一個實施例中，會在半導(dǎo)體基底400施加一個第十八電壓，例如是一3伏特。
其中，反轉(zhuǎn)區(qū)420的形成方法例如是于輔助閘極412上施加一個第十九電壓所形成之，第十九電壓例如是5～8伏特。此外，反轉(zhuǎn)區(qū)422的形成方法例如是于輔助閘極414上施加一個第二十電壓所形成之，第二十電壓例如是4～6伏特。
上述實施例為在閘極404與輔助閘極412、414上施加電壓，以于半導(dǎo)體基底400中形成反轉(zhuǎn)區(qū)420、422，再利用反轉(zhuǎn)區(qū)420、422之間的電壓差，以通道啟始二次熱電子注入效應(yīng)對儲存單元408進(jìn)行程式化操作，取代了習(xí)知利用摻雜區(qū)作為源極區(qū)與汲極區(qū)的程式化操作方式。除了可簡化非揮發(fā)性記憶體的制造流程之外，亦可降低制造成本。此外，利用通道啟始二次熱電子注入效應(yīng)進(jìn)行程式化操作，可利用較低功率進(jìn)行程式化操作，且具有較快的程式化速度，及具有較佳的收斂特性。
圖5為依照本發(fā)明的一實施例的讀取操作所繪示的剖面圖。請參照圖5，試舉半導(dǎo)體基底500上的記憶胞502為例，其中記憶胞502為由閘極504、閘介電層506、二儲存單元508、510及二輔助閘極512、514所組成。此外，閘極、儲存單元及輔助閘極之間為電性隔離，例如是利用介電層516、518作為絕緣體。然而，記憶胞502的各構(gòu)件的配置方式、材質(zhì)及形成方法已于上述較佳實施例中進(jìn)行詳細(xì)說明，于此不再贅述。
對記憶胞502的儲存單元508進(jìn)行讀取操作時，于輔助閘極512下方形成反轉(zhuǎn)區(qū)520，于記憶胞502另一側(cè)的輔助閘極514下方形成反轉(zhuǎn)區(qū)522，并于反轉(zhuǎn)區(qū)520施加第二十一電壓，例如是0伏特，于反轉(zhuǎn)區(qū)522施加一個第二十二電壓，例如是1～4伏特，且第二十一電壓小于第二十二電壓，并于記憶胞502的閘極504上施加一個第二十三三電壓，例如是3～5伏特，可于閘極504下方的半導(dǎo)體基底500中形成通道區(qū)524。藉此，可在反轉(zhuǎn)區(qū)520與反轉(zhuǎn)區(qū)522之間形成一個電壓差，以讀取記憶單元508。在另一個較佳實施例中，會在半導(dǎo)體基底500施加一個第二十四電壓，例如是0伏特。
其中，反轉(zhuǎn)區(qū)520的形成方法例如是于輔助閘極512上施加一個第二十五電壓所形成之，而第二十五電壓例如是4～7伏特。此外，反轉(zhuǎn)區(qū)522的形成方法例如是于輔助閘極514上施加一個第二十六電壓所形成之，其中第二十六電壓例如是4～7伏特。
上述實施例為在閘極504與輔助閘極512、514上施加電壓，以于半導(dǎo)體基底500中形成反轉(zhuǎn)區(qū)520、522，在利用反轉(zhuǎn)區(qū)520、522之間的電壓差，對儲存單元508進(jìn)行讀取，取代了習(xí)知利用摻雜區(qū)作為源極區(qū)與汲極區(qū)的讀取方式，除了簡化非揮發(fā)性記憶體的制造流程之外，另一方面亦可降低制造成本。
圖6為依照本發(fā)明的一實施例的抹除操作所繪示的剖面圖。請參照圖6，試舉半導(dǎo)體基底600上的記憶胞602為例，其中記憶胞602由閘極604、閘介電層606、二儲存單元608、610及二輔助閘極612、614所組成。此外，閘極、儲存單元及輔助閘極之間為電性隔離，例如是利用介電層616、618作為絕緣體。然而，記憶胞602的各構(gòu)件的配置方式、材質(zhì)及形成方法已于上述較佳實施例中進(jìn)行詳細(xì)說明，于此不再贅述。
對記憶胞602的儲存單元608進(jìn)行抹除操作時，于輔助閘極612下方形成反轉(zhuǎn)區(qū)620，于記憶胞602另一側(cè)的輔助閘極614下方形成反轉(zhuǎn)區(qū)622，并于反轉(zhuǎn)區(qū)620施加一個第二十七電壓，例如是4～6伏特，于反轉(zhuǎn)區(qū)622施加一個第二十八電壓，例如是0伏特，且第二十七電壓大于第二十八電壓，并于閘極604上施加一個第二十九電壓例如是-3～-5伏特，可于閘極604下方的半導(dǎo)體基底600中形成通道區(qū)624。藉此，可在反轉(zhuǎn)區(qū)620與反轉(zhuǎn)區(qū)622之間形成一個電壓差，利用價帶導(dǎo)帶間熱電洞(band to band hot hole)效應(yīng)抹除記憶單元608。在另一個較佳實施例中，會在半導(dǎo)體基底600施加一個第三十電壓，例如是0伏特。
其中，其中反轉(zhuǎn)區(qū)620的形成方法，例如是于輔助閘極612上施加一個第三十一電壓所形成之，其中第三十一電壓例如是5～8伏特。此外，反轉(zhuǎn)區(qū)622的形成方法，例如是于輔助閘極614上施加一個第三十二電壓所形成之；其中第三十二電壓例如是4～6伏特。
上述實施例為對儲存單元608進(jìn)行抹除，因為儲存單元608設(shè)置于閘極604與閘介電層606的側(cè)壁，故其進(jìn)行抹除時，可減少習(xí)知的具有平坦儲存單元的非揮發(fā)性記憶體，因電子累積于通道中央附近的儲存單元中，而產(chǎn)生難以抹除的問題。
在上述各實施例中，僅對記憶胞其中一個儲存單元的操作方法進(jìn)行說明，在本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者于參考上述實施例中的操作方法之后，可利用相同的原理對記憶胞陣列中任何一個記憶單元進(jìn)行操作。以源極側(cè)注入效應(yīng)進(jìn)行程式化為例，請參照圖7，當(dāng)所定義的記憶胞的型態(tài)如同記憶胞702與722時，若要對記憶胞702中的儲存單元708以源極側(cè)注入效應(yīng)進(jìn)行程式化操作，會在輔助閘極704下方的半導(dǎo)體基底700中形成一個通道區(qū)746，于且于閘極712及輔助閘極724下方的半導(dǎo)體基底700中分別形成反轉(zhuǎn)區(qū)744、740，并于閘極714下方的半導(dǎo)體基底700中形成一個浮置區(qū)742，而浮置區(qū)742為空乏區(qū)。接著，會分別在閘極712及輔助閘極724下方的反轉(zhuǎn)區(qū)744、740上各施加一個電壓，且反轉(zhuǎn)區(qū)744所施加的電壓會大于反轉(zhuǎn)區(qū)740所施加的電壓，使兩反轉(zhuǎn)區(qū)之間產(chǎn)生偏壓，進(jìn)而程式化儲存單元708。
綜上所述，本發(fā)明至少具有下列優(yōu)點1.本發(fā)明所提出的非揮發(fā)性記憶體的儲存單元位于閘極兩側(cè)，且使用反轉(zhuǎn)位元線代替摻雜源極區(qū)與汲極區(qū)，能縮小記憶胞的尺寸，進(jìn)而提升儲存密度并提高元件的積極度。
2.本發(fā)明所提出的非揮發(fā)性記憶體未使用摻雜的源極區(qū)與汲極區(qū)，而是利用反轉(zhuǎn)位元線取代之，可簡化制造流程并降低制造成本。
3.本發(fā)明所提出的非揮發(fā)性記憶體的操作方法在進(jìn)行程式化時可利用源極側(cè)注入效應(yīng)來進(jìn)行，具有程式化速度快且所需的程式化電流小的優(yōu)點。
4.本發(fā)明所提出的非揮發(fā)性記憶體的操作方法利用通道啟始二次熱電子注入效應(yīng)進(jìn)行程式化操作，可以較低功率進(jìn)行程式化操作，且具有較快的程式化速度，及具有較佳的收斂特性。
5.本發(fā)明所提出的非揮發(fā)性記憶體的操作方法可使用通道熱電子注入效應(yīng)進(jìn)行程式化操作，具有較高的程式化速度。
6.本發(fā)明所提出的非揮發(fā)性記憶體的操作方法在進(jìn)行抹除時，可減少習(xí)知的具有平坦儲存單元的非揮發(fā)性記憶體因電子累積于通道中央附近的儲存單元中，而產(chǎn)生難以抹除的問題。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)性記憶體，其特征在于其含有多個記憶胞，每一該些記憶胞包括一閘極結(jié)構(gòu)，設(shè)置于一基底上；一對儲存單元，設(shè)置于該閘極結(jié)構(gòu)兩側(cè)的側(cè)壁上；以及二輔助閘極，設(shè)置于該閘極結(jié)構(gòu)兩側(cè)，與該閘極結(jié)構(gòu)側(cè)壁上的些儲存單元相鄰接，每一該些輔助閘極由相鄰二個記憶胞所共用，其中該閘極結(jié)構(gòu)、該儲存單元及該些輔助閘極彼此之間為電性隔離。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體，其特征在于其中所述的閘極結(jié)構(gòu)包括一閘極與設(shè)置在該閘極上的一閘介電層。
3.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體，其特征在于其中所述的些儲存單元的材質(zhì)包括氮化硅。
4.根據(jù)權(quán)利要求2所述的非揮發(fā)性記憶體，其特征在于其中所述的閘介電層的材質(zhì)包括氧化硅。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體，其特征在于其中所述的些閘極結(jié)構(gòu)與該些輔助閘極的材質(zhì)包括摻雜多晶硅。
6.一種非揮發(fā)性記憶體的程式化方法，其特征在于其適用于一記憶胞陣列，該記憶胞陣列由一第一記憶胞與一第二記憶胞至少二個記憶胞所組成，每一該些記憶胞包括一第一閘極，設(shè)置于一基底上；一對儲存單元，設(shè)置于該第一閘極兩側(cè)的側(cè)壁上；一第二閘極及一第三閘極，設(shè)置于該第一閘極兩側(cè)，與該第一閘極側(cè)壁上的些儲存單元相鄰接，其中該第一閘極、該儲存單元、該第二閘極及該第三閘極彼此之間為電性隔離，而該第一記憶胞的第三閘極即為該第二記憶胞的第二閘極，該方法包括對該第一記憶胞靠近該第二記憶胞的一側(cè)的記憶單元進(jìn)行程式化操作時，于該第二記憶胞的第一閘極下方與該第二記憶胞的第三閘極下方的基底中形成一第一反轉(zhuǎn)區(qū)，于該第一記憶胞的第三閘極下方的基底中形成一第二反轉(zhuǎn)區(qū)，于該第一記憶胞的第二閘極下方的基底中形成一第三反轉(zhuǎn)區(qū)，并于該第一反轉(zhuǎn)區(qū)施加一第一電壓，于該第三反轉(zhuǎn)區(qū)施加一第二電壓，且該第一電壓小于該第二電壓，于該第一記憶胞的第一閘極上施加一第三電壓，以利用源極側(cè)注入(source side injection，SSI)效應(yīng)程式化選定的記憶單元。
7.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體的程式化方法，其特征在于其中所述的第二反轉(zhuǎn)區(qū)包括一浮置反轉(zhuǎn)區(qū)。
8.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體的程式化方法，其特征在于其中所述的第二反轉(zhuǎn)區(qū)的形成方法包括于該第一記憶胞的第三閘極上施加一第五電壓所形成之。
9.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體的程式化方法，其特征在于其中所述的第一反轉(zhuǎn)區(qū)的形成方法包括在該第二記憶胞的第一閘極上施加一第四電壓所形成之。
10.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體的程式化方法，其特征在于其中所述的第三反轉(zhuǎn)區(qū)的形成方法包括于該第一記憶胞的第二閘極上施加一第六電壓所形成之。
11.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體的程式化方法，其特征在于其更包括于該基底施加一第七電壓。
12.一種非揮發(fā)性記憶體的程式化方法，其特征在于其適用于一記憶胞陣列，每一該些記憶胞包括一第一閘極，設(shè)置于一基底上；一對儲存單元，設(shè)置于該第一閘極兩側(cè)的側(cè)壁上；二第二閘極，設(shè)置于該第一閘極兩側(cè)，與該第一閘極側(cè)壁上的些儲存單元相鄰接，每一該些第二閘極由相鄰二個記憶胞所共用，其中該第一閘極、該儲存單元及該些第二閘極彼此之間為電性隔離；該方法包括程式化選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于該第一反轉(zhuǎn)區(qū)施加一第一電壓，于該第二反轉(zhuǎn)區(qū)施加一第二電壓，且該第一電壓大于該第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以利用通道熱電子注入(channel hot electron injection，CHEI)效應(yīng)程式化選定的記憶單元。
13.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的讀取方法，其特征在于其中所述的第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
14.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的讀取方法，其特征在于其中所述的第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
15.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的讀取方法，其特征在于其更包括于該基底施加一第六電壓。
16.一種非揮發(fā)性記憶體的程式化方法，其特征在于其適用于一記憶胞陣列，每一該些記憶胞包括一第一閘極，設(shè)置于一基底上；一對儲存單元，設(shè)置于該第一閘極兩側(cè)的側(cè)壁上；二第二閘極，設(shè)置于該第一閘極兩側(cè)，與該第一閘極側(cè)壁上的些儲存單元相鄰接，每一該些第二閘極由相鄰二個記憶胞所共用，其中該第一閘極、該儲存單元及該些第二閘極彼此之間為電性隔離；該方法包括程式化選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于該第一反轉(zhuǎn)區(qū)施加一第一電壓，于該第二反轉(zhuǎn)區(qū)施加一第二電壓，且該第一電壓大于該第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以利用通道啟始二次熱電子注入(channel initiated secondary hot electron injection，CHISEL)效應(yīng)程式化選定的記憶單元。
17.根據(jù)權(quán)利要求16所述的非揮發(fā)性記憶體的讀取方法，其特征在于其中所述的第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
18.根據(jù)權(quán)利要求16所述的非揮發(fā)性記憶體的讀取方法，其特征在于其中所述的第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
19.根據(jù)權(quán)利要求17所述的非揮發(fā)性記憶體的讀取方法，其特征在于其更包括于該基底施加一第六電壓。
20.一種非揮發(fā)性記憶體的讀取方法，其特征在于其適用于一記憶胞陣列，每一該些記憶胞包括一第一閘極，設(shè)置于一基底上；一對儲存單元，設(shè)置于該第一閘極兩側(cè)的側(cè)壁上；二第二閘極，設(shè)置于該第一閘極兩側(cè)，與該第一閘極側(cè)壁上的些儲存單元相鄰接，每一該些第二閘極由相鄰二個記憶胞所共用，其中該第一閘極、該儲存單元及該些第二閘極彼此之間為電性隔離；該方法包括讀取選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于該第一反轉(zhuǎn)區(qū)施加一第一電壓，于該第二反轉(zhuǎn)區(qū)施加一第二電壓，且該第一電壓小于該第二電壓，于選定的記憶胞的第一閘極上施加一第三電壓，以讀取選定的記憶單元。
21.根據(jù)權(quán)利要求20所述的非揮發(fā)性記憶體的讀取方法，其特征在于其中所述的第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
22.根據(jù)權(quán)利要求20所述的非揮發(fā)性記憶體的讀取方法，其特征在于其中所述的第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
23.根據(jù)權(quán)利要求20所述的非揮發(fā)性記憶體的讀取方法，其特征在于其更包括于該基底施加一第六電壓。
24.一種非揮發(fā)性記憶體的抹除方法，其特征在于其適用于一記憶胞陣列，每一該些記憶胞包括一第一閘極，設(shè)置于一基底上；一對儲存單元，設(shè)置于該第一閘極兩側(cè)的側(cè)壁上；二第二閘極，設(shè)置于該第一閘極兩側(cè)，與該第一閘極側(cè)壁上的些儲存單元相鄰接，每一該些第二閘極由相鄰二個記憶胞所共用，其中該第一閘極、該儲存單元及該些第二閘極彼此之間為電性隔離；該方法包括抹除選定的記憶胞一側(cè)的儲存單元時，于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極下方形成一第一反轉(zhuǎn)區(qū)，于選定的記憶胞另一側(cè)的第二閘極下方形成一第二反轉(zhuǎn)區(qū)，并于該第一反轉(zhuǎn)區(qū)施加一第一電壓，于該第二反轉(zhuǎn)區(qū)施加一第二電壓，且該第一電壓大于該第二電壓，于選定的該記憶胞的第一閘極上施加一第三電壓，以利用價帶導(dǎo)帶間熱電洞(band toband hot hole)效應(yīng)抹除選定的記憶單元。
25.根據(jù)權(quán)利要求24所述的非揮發(fā)性記憶體的抹除方法，其特征在于其中所述的第一反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞上、且與選定的儲存單元同側(cè)的第二閘極上施加一第四電壓所形成之。
26.根據(jù)權(quán)利要求24所述的非揮發(fā)性記憶體的抹除方法，其特征在于其中所述的第二反轉(zhuǎn)區(qū)的形成方法包括于選定的記憶胞另一側(cè)的第二閘極上施加一第五電壓所形成之。
27.根據(jù)權(quán)利要求24所述的非揮發(fā)性記憶體的抹除方法，其特征在于其更包括于該基底施加一第六電壓。
全文摘要
一種非揮發(fā)性記憶體，含有多個記憶胞，各記憶胞具有一閘極結(jié)構(gòu)、一對儲存單元及二輔助閘極。其中，閘極結(jié)構(gòu)設(shè)置于基底上。而儲存單元設(shè)置于閘極結(jié)構(gòu)兩側(cè)的側(cè)壁上。另外，輔助閘極設(shè)置于閘極結(jié)構(gòu)兩側(cè)，與閘極結(jié)構(gòu)側(cè)壁上的儲存單元相鄰接。每一輔助閘極由相鄰二個記憶胞所共用，且閘極結(jié)構(gòu)、儲存單元及輔助閘極彼此之間為電性隔離。
文檔編號H01L27/105GK1870272SQ200510073020
公開日2006年11月29日 申請日期2005年5月27日 優(yōu)先權(quán)日2005年5月27日
發(fā)明者許正興, 連浩明 申請人:旺宏電子股份有限公司