專利名稱：具有鐵電電容器的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，并且特別涉及一種具有鐵電電容器的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近來，對(duì)多功能半導(dǎo)體器件具有混合制成邏輯電路和存儲(chǔ)器的強(qiáng)烈需求。邏輯電路通常由CMOS電路構(gòu)成。許多CMOS電路制造工藝已經(jīng)建立起來。作為即使斷開電源其內(nèi)容仍然可以保存的非易失性存儲(chǔ)器的鐵電存儲(chǔ)器的應(yīng)用并不廣泛。鐵電存儲(chǔ)器的許多制造工藝尚未建立起來。期望CMOS制造工藝不會(huì)與鐵電電容器制造工藝沖突。
日本專利未審公開No.HEI-10-261767公開的制造工藝為在由元件隔離場(chǎng)氧化物膜限定的有源區(qū)中形成MOS晶體管；形成抗氧化(oxidation-duravble)硅化物層；用氧化硅層覆蓋MOS晶體管；之后，以分層放置(分級(jí)疊置)的形狀在元件隔離區(qū)上形成Ti/Pt下電極、PZT鐵電層及Pt上電極；用層間絕緣膜覆蓋襯底；形成穿過層間絕緣膜的接觸孔，所述接觸孔到達(dá)上電極、下電極及源/漏區(qū)；以及形成Ti/TiN/Al接線。
日本專利未審公開No.HEI-11-195768公開了形成鐵電電容器的制造方法，該鐵電電容器具有Pt/SRO下電極、PZT鐵電層及SRO/Pt上電極，其中在降壓的氣氛中將下電極的SRO層形成為非晶態(tài)，之后，在氧化氣氛中對(duì)SRO層進(jìn)行熱處理，以使其結(jié)晶。
日本專利未審公開No.2003-258201公開的制造方法為在層間絕緣膜中埋入(或者嵌入)鎢栓；在層間絕緣膜上形成Ir、TiN、TiAlN等的氧阻擋(barrier)導(dǎo)電層；在氧阻擋導(dǎo)電層上形成Ir層、Pt層、IrO層、SRO層等的單層或它們的疊層的下電極層；形成氧化物鈣鈦礦鐵電層，例如PZT、SBT及BLT；在氧化物鈣鈦礦鐵電層上形成Pt層、Ir層、IrO層、SRO層、PtO層等的單層或它們的疊層的上電極層；形成TiN層、TaN層、TiAlN層等的第一硬掩模層和氧化硅的第二硬掩模層；圖案化鐵電電容器結(jié)構(gòu)；用封裝膜及氧化硅的層間絕緣膜覆蓋鐵電電容器結(jié)構(gòu)，該封裝膜具有屏蔽氫的能力，例如為TiO2層及Al2O3；形成到達(dá)上電極的通孔；以及在通孔中埋置鎢栓。
日本專利未審公開No.2003-152165公開的制造工藝為在元件隔離區(qū)上方形成分層放置形狀的鐵電電容器；用層間絕緣膜覆蓋鐵電電容器；形成穿過層間絕緣膜以露出上電極、下電極及源/漏區(qū)的接觸孔，在接觸孔中埋置TiN氫阻擋層和W膜以形成導(dǎo)電栓，以及在導(dǎo)電栓上形成鋁接線。

發(fā)明內(nèi)容
本發(fā)明的目的為解決采用新結(jié)構(gòu)所引發(fā)的新問題。
本發(fā)明的另一個(gè)目的為提供一種具有新型結(jié)構(gòu)及鐵電電容器的半導(dǎo)體器件以及其制造方法。
根據(jù)本發(fā)明的一個(gè)方案，提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底；MOS晶體管，形成在半導(dǎo)體襯底中，并具有絕緣柵以及所述絕緣柵兩側(cè)的源/漏區(qū)；鐵電電容器，形成在半導(dǎo)體襯底上方，并具有下電極、鐵電層及上電極；金屬膜，形成在上電極上，并且其厚度為上電極厚度的一半或更??；層間絕緣膜，埋置鐵電電容器及金屬膜；導(dǎo)電栓，形成為穿過層間絕緣膜、到達(dá)金屬膜，并包括導(dǎo)電膠膜和鎢體；以及鋁接線，形成在層間絕緣膜上，并連接至導(dǎo)電栓。
根據(jù)本發(fā)明的另一個(gè)方案，提供一種半導(dǎo)體器件制造方法，包括以下步驟(a)在半導(dǎo)體襯底中形成MOS晶體管；(b)在半導(dǎo)體襯底上方形成下絕緣層，該下絕緣層埋置MOS晶體管；
(c)形成穿過下絕緣層且連接至MOS晶體管的導(dǎo)電栓；(d)在下絕緣層上形成下電極層、鐵電層、上電極層及金屬層的疊層，該金屬層的厚度為上電極層厚度的一半或更薄并具有抗氫特性；(e)圖案化疊層，以形成包括下電極、鐵電膜、上電極及金屬膜的鐵電電容器結(jié)構(gòu)；(f)形成埋置鐵電電容器結(jié)構(gòu)的層間絕緣膜；(g)形成穿過層間絕緣膜的鎢栓，該鎢栓到達(dá)金屬膜；以及(h)在層間絕緣膜上形成鋁接線，該鋁接線連接至鎢栓。
可以減輕當(dāng)鎢栓從上側(cè)接觸鐵電電容器時(shí)產(chǎn)生的問題。


圖1A為剖面圖，顯示了初步研究中采用的鐵電電容器的上電極接觸部分，以及圖1B為SEM照片，顯示了原型樣品的橫截面。
圖2A至圖2D、圖3至圖6、圖7A和圖7B以及圖8A至圖8C為剖面圖，示出了根據(jù)第一實(shí)施例制造具有FeRAM的半導(dǎo)體器件的方法。
圖9示出了通過第一實(shí)施例的方法形成的樣品的接觸電阻的測(cè)量結(jié)果坐標(biāo)圖。
圖10A和圖10B為SEM照片，顯示了通過第一實(shí)施例的方法形成的樣品的上電極表面。
圖11為剖面圖，示出了根據(jù)第一實(shí)施例的第一改型制造具有FeRAM的半導(dǎo)體器件的方法。
圖12為剖面圖，示出了根據(jù)第一實(shí)施例的第二改型制造具有FeRAM的半導(dǎo)體器件的方法。
圖13為剖面圖，顯示了根據(jù)第二實(shí)施例具有FeRAM的半導(dǎo)體器件的結(jié)構(gòu)。
圖14A和圖14B為表格，列出了根據(jù)多個(gè)實(shí)施例W膜形成方法的工藝。
具體實(shí)施例方式
0.18μm標(biāo)準(zhǔn)(rule)的邏輯電路采用鋁接線。通常，通過在一阻擋金屬層(該阻擋金屬層為60nm厚的Ti層和30nm厚的TiN層的疊層)上形成360nm厚的鋁合金(Al-Cu)，和通過沉積一阻擋金屬層(其中該阻擋金屬層為5nm厚的Ti層和70nm厚的TiN層的疊層)，來形成邏輯電路的第一鋁層。
0.35μm標(biāo)準(zhǔn)的FeRAM的上電極是由IrO層制成，而下電極是由Pt層制成。與上電極和下電極的接觸(contacts)需要通過鋁接線向下延伸來形成。為了抑制由于Ti層被來自上電極IrO的氧所氧化以及下電極Pt和Al之間的反應(yīng)所引起的上接觸(upper contact)的電阻增加，用于FeRAM的第一鋁接線的阻擋金屬層要求為100nm厚或者更厚。例如，要求TiN層為150nm厚。邏輯電路的第一鋁接線的阻擋金屬層比在FeRAM中阻擋金屬層的所需厚度要薄。這個(gè)要求通過使阻擋金屬層變厚例如達(dá)到150nm能夠得到滿足。
為了滿足高密度和高精確度的需求，F(xiàn)eRAM的設(shè)計(jì)標(biāo)準(zhǔn)趨向于從0.35μm標(biāo)準(zhǔn)減小至0.18μm標(biāo)準(zhǔn)。標(biāo)準(zhǔn)的尺度越小，處理鋁接線會(huì)變得越困難，引起處理精確度和可靠性的一些問題。為了保持穩(wěn)定的處理精確度，需要使鋁接線變細(xì)。
采用0.18μm標(biāo)準(zhǔn)及更小尺度標(biāo)準(zhǔn)，與傳統(tǒng)FeRAM制造方法相反，難以使阻擋金屬層變厚。為了保持穩(wěn)定的工藝，優(yōu)選采用與傳統(tǒng)邏輯電路相同的鋁接線結(jié)構(gòu)。在這種連接中，當(dāng)從上側(cè)形成與鐵電電容器電極的接觸時(shí)，需要采用鎢栓。
如圖1A所示，通過形成Pt下電極100、PZT鐵電層110及IrO上電極120形成鐵電電容器。在用氧化鋁層70和層間絕緣膜80覆蓋鐵電電容器之后，形成接觸孔，并且在接觸孔中埋入(或者嵌入)TiN膠膜230和W膜240。
圖1B為二次電子顯微鏡(SEM)照片，顯示了樣品(其與上電極有一個(gè)缺陷接觸)的橫截面。一個(gè)氣孔(void)形成在上電極和膠膜之間。上電極和膠膜之間的接觸是不完整且不穩(wěn)定的。
通過在高溫下用氫還原WF6來沉積W膜。盡管可以認(rèn)為在膜形成期間產(chǎn)生的大部分氫被TiN膠膜擋住，但是如果供應(yīng)過量的氫，則可以認(rèn)為氫會(huì)透過(或者穿過)TiN膠膜覆蓋不足的部分，并到達(dá)IrO上電極。如果IrO上電極被還原并成為Ir，則會(huì)出現(xiàn)體積收縮并且在TiN膠膜和上電極之間形成氣孔。上電極的接觸電阻變得不穩(wěn)定。
并且，在使用鋁接線來接觸上電極的傳統(tǒng)結(jié)構(gòu)中，在一些情況下將鎢栓用于第二或者隨后的層的接線。但是，不會(huì)出現(xiàn)上述問題。抑制氫侵入或者抑制氫侵襲上電極可歸因于形成W膜的位置遠(yuǎn)離上電極以及包含作為氫擋住膜的另一個(gè)阻擋金屬層(或者多個(gè)阻擋金屬層)?？梢耘袛喑霎?dāng)W膜形成在上電極正上方且膠膜介于二者之間時(shí)需要抑制氫的侵入。
圖2A至8C為剖面圖，示出了根據(jù)本發(fā)明第一實(shí)施例半導(dǎo)體器件的制造工藝。如圖2A所示，通過淺溝槽隔離(STI)在硅襯底1的表面中形成元件隔離區(qū)2，并且形成具有所需導(dǎo)電類型的阱3。在將要形成n溝道MOS晶體管的區(qū)域中形成p型阱。
柵絕緣膜4形成在由元件隔離區(qū)2限定的有源區(qū)表面上，并且在此柵絕緣膜上形成柵電極6，該柵電極6是由多晶硅層和硅化物層的多晶(polycide)疊層制成。n型雜質(zhì)離子被注入到柵電極兩側(cè)的有源區(qū)中，以形成延伸區(qū)6。在柵電極側(cè)壁上形成側(cè)壁間隔層(spacer)7之后，注入n型雜質(zhì)離子，以形成源/漏區(qū)8從而完成MOS晶體管結(jié)構(gòu)。形成覆膜9覆蓋MOS晶體管結(jié)構(gòu)。
例如，如圖2B所示，通過等離子體CVD在襯底的整個(gè)表面上形成覆膜9，其為20nm厚的氧化硅膜9a和80nm厚的氮化硅膜9b的疊層。
回到圖2A，1000nm厚的等離子體TEOS氧化硅膜30沉積在覆膜9上，并且通過化學(xué)機(jī)械拋光(CMP)將其拋光至700nm厚。以這種方式，形成第一層間絕緣膜。
鎢栓40被埋入第一層間絕緣膜30、9中。首先，蝕刻出接觸孔，以露出MOS晶體管的源/漏區(qū)。接觸孔的直徑例如為250nm。
如圖2C所示，沉積膠膜41，其為30nm厚的Ti層41a和20nm厚的TiN層41b的疊層，然后沉積鎢膜42。第一層間絕緣膜上多余的部分通過CMP被去除，以形成鎢栓40。其他導(dǎo)電材料，例如TiN和Si，可用作下導(dǎo)電栓。
氧化阻止(preventive)膜50被形成在第一層間絕緣膜上，覆蓋鎢栓40，以防止鎢栓被后面的氧化氣氛所氧化。
例如，如圖2D所示，氧化阻止膜50是由通過等離子體CVD沉積的100nm厚的氧氮化硅(SiON)膜51和130nm厚的TEOS氧化硅膜52的疊層制成。
氧化鋁膜60被沉積在氧化阻止膜50上。在氧化鋁膜60上，例如，形成130-180nm厚的Pt下電極100以及130-180nm厚的PZT鐵電膜110。氧化鋁膜60具有提高Pt膜100和PZT膜110的結(jié)晶性的作用。在形成PZT鐵電膜之后，進(jìn)行結(jié)晶化退火(crystallization annealing)。
IrO上電極120的一部分形成在PZT鐵電膜110上，并且再次進(jìn)行結(jié)晶化退火。之后，形成IrO上電極120的剩余厚度部分，以獲得200-300nm厚的IrO上電極。
如圖3所示，氫屏蔽(shielding)金屬膜200形成在上電極120上。例如，30-100nm厚的Pt膜被形成。氫屏蔽金屬膜220為用于擋住氫的膜，其厚度優(yōu)選設(shè)置為30nm或者更厚，并且不厚于上電極120厚度的一半。可以使用Ir膜來替代Pt膜。
通過使用抗蝕圖案PR作為掩模，蝕刻氫屏蔽金屬膜200和上電極120，以露出鐵電膜110。接下來，在鐵電膜110上形成具有從上電極伸出的形狀的抗蝕圖案，并蝕刻鐵電膜110以露出下電極100。同樣，圖案化伸出鐵電膜的下電極100。因此，形成鐵電電容器，其具有分層放置(或者分級(jí)疊置)的形狀，且下一級(jí)更加突出。
如圖4所示，氧化鋁膜70形成在所形成的鐵電電容器的表面上，以包封該電容器以及在下電極下面的氧化鋁膜60。在氧氣氛中進(jìn)行退火，例如在650℃進(jìn)行60分鐘的退火，以恢復(fù)被蝕刻工藝等降低的鐵電電容器特性。
如圖5所示，通過等離子體CVD形成覆蓋鐵電電容器的例如1500nm厚的TEOS氧化硅膜80，并通過CMP拋光該TEOS氧化硅膜80至剩余厚度為1000nm，以獲得平面化的表面。進(jìn)行N2O等離子體退火，以使第二層間絕緣膜80脫水。
接下來，分別形成到達(dá)鐵電電容器的上電極120和下電極100的接觸孔210和220。在這次蝕刻之后，在氧氣氛中進(jìn)行退火，以恢復(fù)被這些處理降低的鐵電電容器特性，例如在450-550℃進(jìn)行60分鐘的退火。
如圖6所示，形成穿過第二層間絕緣膜80、氧化鋁膜70及氧化阻止膜50的接觸孔90，以露出鎢栓40(其作為下導(dǎo)電栓埋入第一層間絕緣膜30)的表面。之后，進(jìn)行RF預(yù)處理，基于氧化膜蝕刻將表面蝕刻掉幾十納米，例如10nm氧化膜等效蝕刻，由此清除接觸孔中露出的導(dǎo)電層。
如圖7A所示，通過濺射，在接觸孔90、210及220的內(nèi)壁上形成50-150nm厚的TiN膠膜230。
如圖7B所示，作為膠膜230，Ti膜231可通過濺射形成并且TiN膜232通過CVD在Ti膜上形成。如果通過MOCVD形成TiN膜，然后在400℃或者更高溫度下進(jìn)行N2/H2等離子體退火，以去除TiN膜中含有的碳。由于氫屏蔽Pt膜200形成在上電極120上，即使在氫氣氛中的退火也不會(huì)還原貴金屬氧化物的上電極120。
回到圖7A，通過CVD在膠膜230上形成W膜240，以埋置接觸孔。之后，通過CMP去除第二層間絕緣膜80上的多余導(dǎo)電膜。以這種方式，鎢栓250被埋入第二層間絕緣膜80中。
如圖8A所示，在埋置鎢栓250的第二層間絕緣膜80上，沉積下阻擋金屬層140、鋁主接線層150及上阻擋金屬層160，以形成鋁接線層130。
例如，如圖8B所示，下阻擋金屬層140為40-80nm厚的Ti層141和20-40nm厚的TiN層142的疊層。通過例如300-400nm厚的Al-Cu合金層在下阻擋金屬層上形成鋁主接線層150。
例如，如圖8C所示，上阻擋金屬層160為3-8nm厚的Ti層161和50-90nm厚的TiN層162的疊層。SiON抗反射膜170形成在TiN層上。
在抗反射膜上形成抗蝕圖案，并且圖案化鋁接線層，以形成鋁接線130。這些鋁接線具有與邏輯電路中使用的鋁接線相同的結(jié)構(gòu)，從而能夠保持處理性能和可靠性。之后，形成并通過CMP平坦化第三層間絕緣膜300，以及將第三鎢栓310埋入第三層間絕緣膜中。
類似地，根據(jù)需要，形成第二、第三、…鋁接線的許多層。在這些接線上，形成第一覆膜270和第二覆膜280。例如，通過700-800nm厚的高密度等離子體(HDP)無摻雜氧化硅(無摻雜硅酸鹽玻璃，USG)膜形成第一覆膜270，而通過400-600nm厚的氮化硅膜形成第二覆膜280。在形成接線的同時(shí)，也形成焊盤(pad)。形成并圖案化聚酰亞胺膜，以完成具有FeRAM的半導(dǎo)體器件。
通過使用上述實(shí)施例方法形成原型樣品，每個(gè)原型樣品具有這樣的結(jié)構(gòu)從底部起依次疊放的150nm厚的Pt下電極、150nm厚的PZT鐵電膜、200nm厚的IrO上電極及100nm厚的Pt氫屏蔽層的疊層經(jīng)由鎢栓連接至第一鋁接線。測(cè)量每個(gè)原型樣品上電極和下電極的接觸電阻。通過將多個(gè)接觸連接成鏈，測(cè)量每100個(gè)接觸的電阻。為了進(jìn)行比較，形成沒有Pt氫屏蔽層的比較樣品，并測(cè)量他們的電阻。也測(cè)量在N2氣氛中在420℃進(jìn)行了30分鐘的退火后的接觸電阻。
對(duì)于原型樣品和比較樣品，與下電極的接觸相同。在退火之前，比較樣品的下電極接觸電阻為2.24Ω/via，原型樣品的下電極接觸電阻為2.26Ω/via。這些接觸電阻被認(rèn)為幾乎相等。
圖9示出了上電極的測(cè)量結(jié)果坐標(biāo)圖。圓形符號(hào)表示退火前的測(cè)量值，三角符號(hào)表示退火后的測(cè)量值。如圖9所示，對(duì)于沒有Pt氫屏蔽金屬膜的比較樣品，退火前上電極的接觸電阻為6.94Ω/via，而對(duì)于有Pt氫屏蔽金屬膜的原型樣品，退火前上電極的接觸電阻為2.29Ω/via。有Pt氫屏蔽膜的上電極的接觸電阻為2.29Ω/via，其幾乎等于下電極的接觸電阻，但是沒有Pt氫屏蔽膜的接觸電阻為6.94Ω/via，其為兩倍或更多。可以理解通過在上電極上形成Pt氫屏蔽膜可以大大降低上電極的接觸電阻。
在420℃退火之后，具有Pt氫屏蔽膜的原型樣品的上電極的接觸電阻沒有明顯變化，但是沒有Pt氫屏蔽膜的比較樣品的上電極的接觸電阻增加約三倍?？梢岳斫馔ㄟ^在IrO上電極上形成Pt氫屏蔽膜也可以提供對(duì)抗熱負(fù)載的穩(wěn)定性。
并且，關(guān)于開關(guān)電荷量，測(cè)量原型樣品和比較樣品的電容器特性。對(duì)于沒有Pt氫屏蔽膜的比較樣品，開關(guān)電荷量為23.5μC/cm2，而對(duì)于有Pt氫屏蔽膜的原型樣品，開關(guān)電荷量為28.6μC/cm2。開關(guān)電荷量提高了約20％。
在沉積且蝕刻上電極120之后，通常在氧氣氛中于650℃進(jìn)行60分鐘的還原退火。進(jìn)行這次退火，以去除在形成及蝕刻處理膜期間對(duì)上電極的損壞。
圖10A和圖10B為SEM照片，顯示了在蝕刻上電極后在氧氣中進(jìn)行還原退火之后比較樣品和原型樣品的電容器表面。圖10A示出了沒有形成Pt氫屏蔽膜200并且在形成IrO上電極120之后進(jìn)行退火的電容器表面。雜質(zhì)(foreign matter)和凹入/伸出部分出現(xiàn)在表面上。當(dāng)PZT膜110中的Pb量大和晶片中PZT膜的露出比例大(或者上電極占據(jù)面積比例較小)時(shí)，容易出現(xiàn)這種現(xiàn)象。表面上的這些雜質(zhì)被認(rèn)為在Pb從PZT中蒸發(fā)并與IrO反應(yīng)時(shí)形成。
圖10B示出了在IrO上電極上形成Pt氫屏蔽膜200之后進(jìn)行退火的電容器表面。沒有凹入/突出部分出現(xiàn)在表面上，從而表面狀態(tài)得到改善。這因?yàn)橥ㄟ^用Pt膜覆蓋IrO表面抑制了上述反應(yīng)。
當(dāng)以圖8A至圖8C的方式形成FeRAM時(shí)，氧化阻止膜50，例如SiON+TEOS膜和氧化鋁膜70被置于鐵電電容器下方。因此，在對(duì)層間絕緣膜80進(jìn)行CMP期間，不能監(jiān)控STI元件隔離區(qū)2上的剩余膜厚。如果上電極僅由IrO膜制成，由于其反射性差，因此不能準(zhǔn)確測(cè)量上電極上的膜厚。通過使用導(dǎo)引晶片的橫截面SEM確定剩余膜厚，來估計(jì)拋光量。當(dāng)在IrO上電極120上形成Pt氫屏蔽膜200時(shí)，光反射性高，從而能夠光學(xué)地測(cè)量膜厚。由于上電極上的剩余膜厚能夠得到監(jiān)控，從而可以避免由于過度CMP拋光而露出鐵電電容器的問題。由于不需要導(dǎo)引晶片(其用于橫截面SEM且然后被丟棄(scapped))，從而能夠降低成本。Pt下電極100上的膜厚也能被測(cè)量，從而可以實(shí)現(xiàn)剩余膜厚的管理。
當(dāng)沒有在IrO上電極上形成Pt氫屏蔽膜并且省略沉積膠膜之前的RF處理時(shí)，上電極的接觸電阻增加約三倍。因此，沉積膠膜之前的RF處理是必需的。而對(duì)于具有Pt下電極、IrO上電極及Pt氫屏蔽膜的結(jié)構(gòu)，即使省略RF處理，也不會(huì)觀測(cè)到接觸電阻的增加。因此，可以省略RF處理。如果RF處理被省略，則可以沉積更薄的Pt氫屏蔽膜。蝕刻鐵電電容器會(huì)變得容易進(jìn)行。
在上述實(shí)施例中，如圖5所示，在形成用于鐵電電容器的上電極和下電極的接觸孔并進(jìn)行還原退火之后，如圖6所示，用于下導(dǎo)電栓的接觸孔被打開，并且如圖7A所示，同時(shí)形成各個(gè)鎢栓。
圖11為根據(jù)該實(shí)施例的改型的半導(dǎo)體器件的剖面圖。在沉積并通過CMP平面化第二層間絕緣膜80之后，穿過第二層間絕緣膜形成用于下導(dǎo)電栓的接觸孔。在露出下導(dǎo)電栓的接觸孔內(nèi)壁上，形成由20nm厚的Ti膜和50nm厚的TiN膜構(gòu)成的膠膜230，并形成鎢膜240，以形成埋入每個(gè)接觸孔中的鎢栓250。
然后，沉積100nm厚的氧氮化硅膜，以形成氧化阻止膜55。接下來，穿過氧化阻止膜55和層間絕緣膜80形成用于鐵電電容器的上電極和下電極的接觸孔210和220。在這樣的狀態(tài)下，在氧氣氛中于500℃進(jìn)行60分鐘的還原退火。鎢栓250由于被氧化阻止膜55覆蓋，因此可以防止鎢栓150被氧化。
然后，蝕刻并去除氧化阻止膜55，并通過類似于圖7A所示的工藝，通過形成75nm厚的TiN膜來形成膠膜。在膠膜上，沉積鎢膜，并且通過CMP將其多余的部分去除，以形成埋入接觸孔210和220中的鎢栓。接下來，進(jìn)行類似于上述實(shí)施例的處理。
圖12為根據(jù)該實(shí)施例的另一個(gè)改型的半導(dǎo)體器件的剖面圖。沉積并平面化第二層間絕緣膜80，并進(jìn)行用于脫水的退火。然后，形成50nm厚的氧化鋁膜82。在氧化鋁膜82上形成200nm厚的輔助層間絕緣膜84。這種結(jié)構(gòu)具有層間絕緣膜80、氧化鋁膜82及輔助層間絕緣膜84(其替代實(shí)施例的第二層間絕緣膜80)的疊層。由于用氧化鋁膜60、70包封的鐵電電容器進(jìn)一步覆蓋有氧化鋁膜82和鎢栓，因此可以提高抗?jié)裉匦浴?br> 在上述實(shí)施例中，在元件隔離區(qū)上形成鐵電電容器，并且從上側(cè)經(jīng)由接觸孔形成電容器電極的引線(lead wiring)。在導(dǎo)電栓上可形成鐵電電容器，以減少占據(jù)面積。
圖13為根據(jù)第二實(shí)施例采用所謂的堆疊電容器結(jié)構(gòu)的半導(dǎo)體器件的剖面圖。描述主要針對(duì)與第一實(shí)施例的不同點(diǎn)。形成元件隔離區(qū)、阱、MOS晶體管、覆膜9及層間絕緣膜30的工藝與第一實(shí)施例類似。在這個(gè)階段，通過與第一實(shí)施例類似的工藝，在圖13中心區(qū)域中所示的公共漏區(qū)形成鎢栓40。
通過與第一實(shí)施例類似的工藝，在層間絕緣膜30上形成覆蓋鎢栓40的氧化阻止膜51和氧化硅膜52。不同點(diǎn)在于在這個(gè)階段沒有在相對(duì)的源區(qū)形成鎢栓。然后，形成接觸孔，以露出相對(duì)的源區(qū)，沉積膠膜46及鎢膜47，并且通過CMP將它們的多余部分去除，以形成鎢栓45。
沉積并使用相同的掩模蝕刻連接至鎢栓45的下電極100、鐵電膜110、上電極120及氫屏蔽金屬膜200，以形成鐵電電容器。沉積覆蓋鐵電電容器的氧化鋁膜70，并且在氧化鋁膜70上形成第二層間絕緣膜80。
形成露出鎢栓40及上電極120上的氫屏蔽膜200的接觸孔，并使用膠膜230和鎢膜240形成鎢栓250。在層間絕緣膜80上形成下阻擋金屬膜140、鋁主接線層150及上阻擋金屬膜160，以形成連接至鎢栓250的鋁接線130。由于電容器占據(jù)的面積被重疊在MOS晶體管之上，從而能夠有效利用襯底面積。
在上述實(shí)施例中，TiN膜或者Ti膜+TiN膜用作鎢栓的膠膜。在打開用于鐵電電容器的上電極的接觸孔的工藝中，在高溫下形成TiN膠膜并形成W膜，如果TiN膜被從PZT鐵電膜的IrO上電極脫氣(degass)所得的氧所氧化，則形成絕緣的氧化鈦。這會(huì)導(dǎo)致上電極的接觸電阻的增加或者接觸電阻的不穩(wěn)定。為了提高抗氧化特性，優(yōu)選使用TiAlN替代TiN用作膠膜230的材料。例如，具有Ti85Al15組成的合金靶被置于DC磁電管濺射系統(tǒng)的反應(yīng)室中，并且在將晶片加熱到200℃的同時(shí)，以16sccm引入Ar，且以100sccm引入N2。在壓力穩(wěn)定在3.8毫托(mtorr)之后，供應(yīng)18kW的DC電源，以開始放電。例如，形成75nm厚的TiAlN膜。所形成的TiAlN膜的組成為Ti80Al20N。由于這個(gè)組成與TiN比較類似，因此在其上能夠形成W膜。
為了增強(qiáng)抗氧化特性，Al組分可以增加。隨著Al組分增加，可能難以在TiAlN膜上形成W膜。在這種情況下，如圖7B所示，首先，形成TiAlN膜作為下膠膜231，然后形成TiN膜作為上膠膜232。在這種情況下，易于形成W原子核(成核)。
圖1所示的氣孔可歸因于在通過濺射形成鎢膜的TiN膠膜之后的W膜形成工藝期間，氫在高溫下穿過TiN膠膜并到達(dá)IrO上電極?？梢蕴岣遅膜形成工藝。
圖14A示出了傳統(tǒng)W膜形成工藝的細(xì)節(jié)。這個(gè)表格列出了每個(gè)步驟號(hào)中的時(shí)間(秒)、壓強(qiáng)(Pa)、溫度(℃)、WF6流速(sccm)、Ar流速(sccm)、SiH4流速(sccm)、H2流速(sccm)及N2流速(sccm)。整個(gè)工藝有九個(gè)步驟構(gòu)成，并且對(duì)于所有步驟溫度恒為410℃。
在步驟1，氣體沒有被供應(yīng)到反應(yīng)室，這個(gè)步驟為初步的排氣步驟。在步驟2和步驟3，作為W源的WF6氣體仍然沒有流入，但是Ar、SiH4、H2及N2被引入，并且壓強(qiáng)保持在2667Pa。Si原子核被附著。在步驟4和步驟5，WF6氣體被引入，以附著W原子核。步驟2至步驟5被總稱為初始沉積。例如，形成80nm厚的初始W膜。
步驟6和步驟7為主沉積。WF6氣體和H2氣體作為反應(yīng)源氣體與Ar和N2一起被供應(yīng)。SiH4的流速下降到0。例如，生長(zhǎng)220nm厚的W膜，并且W膜總厚度為300nm。在步驟8，停止供應(yīng)WF6。此氣體被切換到排放線路，以排空氣體。在步驟9，停止供應(yīng)所有的氣體，并且壓強(qiáng)下降到0。
IrO上電極的還原被認(rèn)為主要通過初始沉積中的H2氣體進(jìn)行。在其他步驟之間的步驟2、4及5中，以1000sccm或者更大流速供應(yīng)H2，并且步驟5持續(xù)86秒長(zhǎng)的時(shí)間。盡管在主沉積中在步驟6也以1500sccm供應(yīng)H2，但是可以認(rèn)為由于這個(gè)步驟是在初始沉積之后進(jìn)行并且已經(jīng)形成初始W膜，從而降低了氫到達(dá)IrO上電極的可能性。
圖14B示出了根據(jù)本發(fā)明實(shí)施例的W膜形成工藝。與圖14A所示的W膜形成工藝的不同點(diǎn)在于在初始沉積期間不供應(yīng)H2氣體。即使SiH4分解并產(chǎn)生H，這些H的數(shù)量也非常小。通過抑制氫的數(shù)量，能夠降低在W膜形成工藝期間對(duì)氧化物上電極和氧化物鐵電膜的損壞。如果充分抑制H2氣體流速，則即使流速?zèng)]有設(shè)置為0，也可以預(yù)期到相似的效果。例如，在主沉積期間平均H2氣體流速降低為五分之一或者更低。
如果Ta膜或者TaN膜形成為圖7B所示的下膠膜231并在其上形成TiN膜，則可預(yù)期氫屏蔽特性會(huì)得到改善。Ta膜或者TaN膜和Ti膜的疊層可用作下膠膜。
結(jié)合優(yōu)選實(shí)施例描述了本發(fā)明。本發(fā)明不限于上述實(shí)施例。例如，可適當(dāng)采納在此通過參考所結(jié)合的在日本專利未審公開No.2004-193430的實(shí)施例中描述的FeRAM結(jié)構(gòu)及其制造方法。對(duì)于本領(lǐng)域的技術(shù)人員，顯然可進(jìn)行各種修改、改進(jìn)、結(jié)合等。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；MOS晶體管，形成在所述半導(dǎo)體襯底中，并具有絕緣柵以及所述絕緣柵兩側(cè)的源/漏區(qū)；鐵電電容器，形成在所述半導(dǎo)體襯底上方，并具有下電極、鐵電層及上電極；金屬膜，形成在所述上電極上，并且其厚度為所述上電極厚度的一半或更??；層間絕緣膜，埋置所述鐵電電容器及所述金屬膜；導(dǎo)電栓，形成為穿過所述層問絕緣膜、到達(dá)所述金屬膜，并包括導(dǎo)電膠膜和鎢體；以及鋁接線，形成在所述層間絕緣膜上，并連接至所述導(dǎo)電栓。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述金屬膜為Pt膜或者Ir膜。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電膠膜包含TiAlN層。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述下電極和所述金屬膜為Pt膜。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述鐵電層為PZT層，并且所述上電極為IrOx層。
6.一種半導(dǎo)體器件制造方法，包括以下步驟(a)在半導(dǎo)體襯底中形成MOS晶體管；(b)在所述半導(dǎo)體襯底上方形成下絕緣層，所述下絕緣層埋置所述MOS晶體管；(c)形成穿過所述下絕緣層并連接至所述MOS晶體管的導(dǎo)電栓；(d)在所述下絕緣層上形成下電極層、鐵電層、上電極層及金屬層的疊層，所述金屬層的厚度為所述上電極層厚度的一半或更薄并具有抗氫特性；(e)圖案化所述疊層，以形成包括下電極、鐵電膜、上電極及金屬膜的鐵電電容器結(jié)構(gòu)；(f)形成埋置所述鐵電電容器結(jié)構(gòu)的層間絕緣膜；(g)形成穿過所述層間絕緣膜的鎢栓，所述鎢栓到達(dá)所述金屬膜；以及(h)在所述層間絕緣膜上形成鋁接線，所述鋁接線連接至所述鎢栓。
7.如權(quán)利要求6所述的半導(dǎo)體器件制造方法，其中，所述步驟(g)包括(g-1)形成穿過所述層間絕緣膜的接觸孔；(g-2)形成覆蓋所述接觸孔內(nèi)表面的導(dǎo)電膠膜；(g-3)通過還原反應(yīng)在所述導(dǎo)電膠膜上形成鎢層；以及(g-4)去除所述層間絕緣膜上多余的導(dǎo)電層，以留下所述接觸孔中的鎢栓。
8.如權(quán)利要求7所述的半導(dǎo)體器件制造方法，其中，所述步驟(g-3)包括通過供應(yīng)氫來形成鎢層的主生長(zhǎng)步驟，和通過與所述主生長(zhǎng)步驟相比減少氫供應(yīng)量來生長(zhǎng)鎢層的初始生長(zhǎng)步驟。
9.如權(quán)利要求6所述的半導(dǎo)體器件制造方法，其中，所述步驟(e)通過使用不同的掩模，將所述下電極層、所述鐵電層、所述上電極層及所述金屬膜的結(jié)合蝕刻為分層且連續(xù)分級(jí)的臺(tái)階形狀。
10.如權(quán)利要求9所述的半導(dǎo)體器件制造方法，其中，所述步驟(g)也形成連接至所述下電極的鎢栓。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底；MOS晶體管，形成在所述半導(dǎo)體襯底中，并具有絕緣柵以及所述絕緣柵兩側(cè)的源/漏區(qū)；鐵電電容器，形成在所述半導(dǎo)體襯底上方，并具有下電極、鐵電層及上電極；金屬膜，形成在所述上電極上，并且其厚度為所述上電極厚度的一半或更?。粚娱g絕緣膜，埋置所述鐵電電容器及所述金屬膜；導(dǎo)電栓，形成為穿過所述層間絕緣膜、到達(dá)所述金屬膜，并包括導(dǎo)電膠膜和鎢體；以及鋁接線，形成在所述層間絕緣膜上，并連接至所述導(dǎo)電栓。本發(fā)明解決了在F電容器上采用W栓而可能產(chǎn)生的靠近上電極接觸的新問題。
文檔編號(hào)H01L21/82GK1808717SQ20051007299
公開日2006年7月26日 申請(qǐng)日期2005年5月25日 優(yōu)先權(quán)日2005年1月18日
發(fā)明者彥坂幸信, 藤木充司, 和泉宇俊, 佐次田直也, 土手曉 申請(qǐng)人:富士通株式會(huì)社