專利名稱：非揮發(fā)性存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性存儲單元的制作方法，特別是涉及一種單一存儲單元二位(1 cell 2 bit)的非揮發(fā)性存儲單元的制作方法，并可應(yīng)用于制作快閃存儲(Flash memory)單元與硅-氧化硅-氮化硅-氧化硅-硅(silicon-oxide-nitride-oxide-silicon，SONOS)型存儲單元。
背景技術(shù)：
近年來非揮發(fā)性存儲器拜可攜式電子產(chǎn)品需求所賜，有明顯增加需求的現(xiàn)象。而在各種非揮發(fā)性存儲器產(chǎn)品中，具有可進行多次數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點的可電抹除且可編程只讀存儲器(EEPROM)，已成為個人計算機和電子設(shè)備所廣泛采用的一種存儲器元件。
其中，稱為「閃存」的非揮發(fā)性存儲器由于技術(shù)日趨成熟、成本下降，以成為目前市場上的重要的存儲器元件之一?？扉W存儲單元的形成方法通常是先在基底上依序形成穿隧氧化層(tunneling oxide)、導(dǎo)體層與介電層，再定義前述各層，以形成浮置柵極與柵間介電層。之后，于浮置柵極上方的柵間介電層上形成控制柵極。
然而，當多晶硅浮置柵極層下方的穿隧氧化層有缺陷存在時，就容易造成元件的漏電流，影響元件的可靠度。因此，為解決元件漏電流的問題，目前的方法是采用一電荷陷入層(trapping layer)取代現(xiàn)有存儲器的多晶硅浮置柵極。由于這層電荷陷入層通常是一層氮化硅層，所以由氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，ONO)層所構(gòu)成的非揮發(fā)性存儲器又稱為硅-氧化硅-氮化硅-氧化硅-硅型存儲器。
由于氮化硅層具有抓住電荷的效果，所以射入氮化硅層之中的電子并不會均勻分布于整個氮化硅層之中，而是集中于氮化硅層的局部區(qū)域上。因此，在硅-氧化硅-氮化硅-氧化硅-硅型存儲元件程序化時，電子僅會在接近源極區(qū)或漏極區(qū)上方的通道局部性地儲存。故而，藉由改變柵極與其兩側(cè)的源極/漏極區(qū)所施加電壓，可以在單一的氮化硅層之中存在兩群電子、單一群電子或是不存在電子。因此，硅-氧化硅-氮化硅-氧化硅-硅型存儲元件可以在單一的存儲單元之中寫入四種狀態(tài)，為一種單存儲單元二位(2bits/cell)儲存的非揮發(fā)性存儲器。
現(xiàn)有的二位硅-氧化硅-氮化硅-氧化硅-硅型存儲元件在程序化時，注入電子陷入層中的熱電子會依據(jù)注入能量而形成電子分布曲線。然而，在目前元件集成度增加的趨勢下，同一存儲單元的兩個位彼此會互相影響，使電荷分布曲線變廣而連接在一起，導(dǎo)致編程上的失誤，進而影響存儲器元件的可靠度。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種非揮發(fā)性存儲單元的制作方法，可簡化工藝并縮小單一存儲單元二位的存儲單元尺寸。
本發(fā)明的另一目的是提供一種快閃存儲單元的制作方法，不僅可保持雙位存儲單元所占面積與現(xiàn)有單一存儲單元所占面積相同，而且可以有效節(jié)省技術(shù)開發(fā)費用和昂貴的生產(chǎn)機臺成本。
本發(fā)明的又一目的是提供一種硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，以避免原本陷入電荷陷入層某一側(cè)的電子延伸向另一側(cè)而發(fā)生編程上的失誤，并制作出符合小型化發(fā)展的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元。
本發(fā)明提出一種非揮發(fā)性存儲單元的制作方法，包括于一基底上形成一第一介電層，再于第一介電層上形成一圖案化掩模層，其中圖案化掩模層具有一溝槽。接著，于溝槽的側(cè)壁上形成一對電荷儲存間隙壁(charge storagespacer)，再去除圖案化掩模層與第一介電層。之后，于基底上形成一第二介電層，覆蓋電荷儲存間隙壁，再于第二介電層上形成一導(dǎo)體層。隨后，圖案化導(dǎo)體層，以于電荷儲存間隙壁上形成一柵極結(jié)構(gòu)，再移除未被柵極結(jié)構(gòu)覆蓋的第二與第一介電層，之后于導(dǎo)體結(jié)構(gòu)兩側(cè)的基底內(nèi)形成源極/漏極區(qū)。
本發(fā)明又提出一種快閃存儲單元的制作方法，包括于一基底上形成一穿隧介電層，再于穿隧介電層上形成一圖案化掩模層，其中該圖案化掩模層具有一溝槽。接著，于基底上形成一導(dǎo)體層覆蓋溝槽表面，并回蝕刻導(dǎo)體層，以于溝槽的側(cè)壁上形成一對柵極間隙壁作為浮置柵極，再去除圖案化掩模層。然后，于基底上形成一柵間介電層覆蓋柵極間隙壁與穿隧介電層，再于柵間介電層上形成對應(yīng)于柵極間隙壁的控制柵極。之后，于控制柵極的側(cè)壁上形成介電間隙壁，并暴露出柵間介電層。接著，去除暴露出的柵間介電層與穿隧介電層，再于控制柵極兩側(cè)的基底內(nèi)形成源極/漏極區(qū)。
本發(fā)明又提出一種硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，包括于一基底上形成一底氧化硅層，再于底氧化硅層上形成一圖案化掩模層，其中圖案化掩模層具有一溝槽。接著，于基底上形成一電荷陷入層覆蓋溝槽表面，并回蝕刻電荷陷入層，以于溝槽的側(cè)壁上形成一對電荷陷入間隙壁，再去除圖案化掩模層。然后，于基底上形成一頂氧化硅層，覆蓋電荷陷入間隙壁與底氧化硅層，再于頂氧化硅層上形成對應(yīng)于電荷陷入間隙壁的柵極。之后，于柵極兩側(cè)的基底內(nèi)形成源極/漏極區(qū)。
本發(fā)明因采用形成間隙壁的方式，于同一存儲單元中制作兩個電荷儲存間隙壁，所以能夠簡化工藝，并縮小單一存儲單元所占的面積，而在一個非揮發(fā)性存儲單元內(nèi)制作出兩個電荷儲存結(jié)構(gòu)。而且，本發(fā)明能應(yīng)用于一般非揮發(fā)性存儲單元的制作，如快閃存儲單元的制作方法或硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，以避免原本陷入硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的電荷陷入層某一側(cè)的電子延伸向另一側(cè)而發(fā)生編程上的失誤，進而防止存儲器元件的可靠度受影響。再者，本發(fā)明可制作出符合小型化發(fā)展的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元。此外，本發(fā)明還可直接利用現(xiàn)有的生產(chǎn)機臺與工藝技術(shù)，所以不僅可保持雙位存儲單元所占面積與單一存儲單元所占面積相同，而且可以有效節(jié)省技術(shù)開發(fā)費用和昂貴的生產(chǎn)機臺成本。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，以下配合附圖以及優(yōu)選實施例，以更詳細地說明本發(fā)明。


圖1A至圖1D是依照本發(fā)明的第一實施例的快閃存儲單元的部分制造流程俯視圖。
圖2A至圖2G繪示是依照本發(fā)明的第一實施例的快閃存儲單元的制造流程剖面圖。
圖3A至圖3E是是依照本發(fā)明的第二實施例的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制造流程剖面圖。
簡單符號說明100、300基底102穿隧介電層104、304圖案化掩模層106、306溝槽108、114、312導(dǎo)體層108a導(dǎo)體間隙壁109圖案化光致抗蝕劑層110浮置柵極112柵間介電層116、314氧化硅層118、316氮化硅層120、318頂蓋層122控制柵極124、320淺摻雜區(qū)126、322介電間隙壁128、324源極/漏極區(qū)200隔離結(jié)構(gòu)302底氧化硅層308電荷陷入層308a電荷陷入間隙壁310頂氧化硅層312a柵極具體實施方式
本發(fā)明的概念是在制作非揮發(fā)性存儲單元時，將其中的電荷儲存結(jié)構(gòu)利用間隙壁的制作方式，形成電荷儲存間隙壁(charge storage spacer)。而以下各實施例為本發(fā)明的應(yīng)用于各種非揮發(fā)性存儲單元的制作方法的范例之一，然其僅為舉例之用，并非用以限定本發(fā)明。
第一實施例圖1A至圖1D是依照本發(fā)明的第一實施例的快閃存儲單元的部分制造流程俯視圖，而圖2A至圖2G繪示第一實施例的快閃存儲單元的制造流程剖面圖。
請參照圖1A與2A(其中圖2A是圖1A的I-I剖面的剖面圖)，先于具有隔離結(jié)構(gòu)200的一基底100上形成一穿隧介電層(tunneling oxide)102，其中穿隧介電層102例如是包括氧化硅層，且其厚度例如在7.0nm～9.5nm之間。然后，于穿隧介電層102上形成一層圖案化掩模層104，其具有一溝槽106，其中圖案化掩模層104的材料只要是與后續(xù)形成的導(dǎo)體間隙壁具有不同蝕刻選擇性的材料即可，例如當圖案化掩模層104是氮氧化硅(SiON)，其厚度例如在25nm～65nm之間，優(yōu)選約為45nm；而當圖案化掩模層104的材料例如是氮化硅(SiN)時，其厚度例如在40nm～50nm之間。
接著，請參照圖1B(其中圖2B是圖1B的I-I剖面的剖面圖)，于基底100上形成一導(dǎo)體層108，其中導(dǎo)體層108例如是摻雜多晶硅層，且其厚度例如在20nm～60nm之間，優(yōu)選約為40nm。
隨后，請參照圖1C與圖2C(其中圖2C是圖1C的I-I剖面的剖面圖)，回蝕刻導(dǎo)體層108(請見圖1B)，以于溝槽106的側(cè)壁上形成一對導(dǎo)體間隙壁108a。此時，由于溝槽106可做到光刻工藝的最小線寬，故于此最小線寬中所形成的導(dǎo)體間隙壁108a勢必較目前一般光刻工藝可得的極限更小。因此，本發(fā)明可利用現(xiàn)有的生產(chǎn)機臺與工藝技術(shù)，制作出雙位閃存，不僅可保持雙位存儲單元所占面積與單一存儲單元所占面積相同，而且可以有效節(jié)省技術(shù)開發(fā)費用和昂貴的生產(chǎn)機臺成本。然后，可于基底100上覆蓋一層圖案化光致抗蝕劑層109作為后續(xù)定義導(dǎo)體間隙壁108a時的掩模。
接著，請參照圖1D與圖2D(其中圖2D是圖1D的I’-I’剖面的剖面圖)，以圖案化光致抗蝕劑層109(請見圖1C)作為掩模，定義導(dǎo)體間隙壁108a作為浮置柵極110。然后，移除圖案化光致抗蝕劑層109，再去除圖案化掩模層104(，請見圖1C)去除，其去除方法例如是濕式蝕刻法，包括使用熱磷酸作為蝕刻液。之后，于基底100上形成一柵間介電層112，覆蓋浮置柵極110與穿隧介電層102，其中柵間介電層112的材料例如包括氧化硅-氮化硅-氧化硅(ONO)、氧化硅-氮化硅或氧化硅。
然后，請參照圖2E，于柵間介電層112上形成另一導(dǎo)體層114，其材料譬如包括摻雜多晶硅。接著，可再于柵間介電層112上依序形成作為頂蓋層之用的一層氧化硅層116與一層氮化硅層118，然前述兩層僅為舉例之用，并非用以限定本發(fā)明中的頂蓋層的組成。其中，氧化硅層116可以是利用四乙氧基硅烷(tetetra-ethyl-ortho-silicate，TEOS)作為氣體源所形成的膜層。
隨后，請參照圖2F，圖案化氧化硅層116與氮化硅層118，以形成頂蓋層120。接著，圖案化導(dǎo)體層114，以形成對應(yīng)于浮置柵極110的多個控制柵極122，其中控制柵極122的材料例如包括摻雜多晶硅。而且，于圖案化導(dǎo)體層114的步驟中，可選擇將控制柵極122的寬度定義的比之前所定義的溝槽106的寬度大(如本圖所示)，或是將控制柵極122的寬度定義得與溝槽106的寬度大致相同。之后，可于暴露出的基底100內(nèi)形成淺摻雜區(qū)124。接著，于控制柵極122與頂蓋層120的側(cè)壁上形成介電間隙壁126，并暴露出柵間介電層112。
隨后，請參照圖2G，去除暴露出的柵間介電層112與穿隧介電層102，再于控制柵極122兩側(cè)的介電間隙壁126外的基底100內(nèi)形成多個源極/漏極區(qū)128。
本實施例因為采用形成間隙壁的方式，于同一快閃存儲單元中制作兩個電荷儲存用的導(dǎo)體間隙壁，所以能夠突破光刻工藝的限制，縮小單一存儲單元所占的面積。再者，本實施例可直接利用現(xiàn)有的生產(chǎn)機臺與工藝技術(shù)，所以不僅可保持雙位存儲單元所占面積與單一存儲單元所占面積相同，而且可以有效節(jié)省技術(shù)開發(fā)費用和昂貴的生產(chǎn)機臺成本。
第二實施例圖3A至圖3E是依照本發(fā)明的第二實施例的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制造流程剖面圖。
請參照圖3A，于一基底300上形成一底氧化硅層302。之后，于底氧化硅層302上形成一圖案化掩模層304，其具有一溝槽306，其中圖案化掩模層304的材料例如是氮氧化硅或氮化硅，只要是與后續(xù)形成的電荷陷入層308具有不同蝕刻選擇性的材料即可。接著，于基底300上形成一電荷陷入層(charge trapping layer)308，其中電荷陷入層308例如是氮化硅層及氮氧化硅層。
隨后，請參照圖3B，回蝕刻電荷陷入層308，以于溝槽306的側(cè)壁上形成一對電荷陷入間隙壁308a。此時，由于溝槽306的寬度可做到光刻工藝的最小極限，故于溝槽306中所形成的電荷陷入間隙壁308a勢必較目前一般光刻工藝可得的極限更小。
接著，請參照圖3C，去除圖案化掩模層304(請見圖3B)，其去除方法例如是濕式蝕刻法，包括使用熱磷酸作為蝕刻液，再于基底300上形成一頂氧化硅層310，覆蓋電荷陷入間隙壁308與底氧化硅層302。之后，于頂氧化硅層310上形成一導(dǎo)體層312。接著，可于頂氧化硅層310上依序形成作為頂蓋層之用的一層氧化硅層314與一層氮化硅層316，然前述兩層僅為舉例之用，并非用以限定本發(fā)明中的頂蓋層的組成。
然后，請參照圖3D，圖案化氧化硅層314與氮化硅層316，以形成頂蓋層318。接著，圖案化導(dǎo)體層312(請見圖3C)，以于頂氧化硅層310上形成對應(yīng)于電荷陷入間隙壁308a的柵極312a，其中柵極312a的材料包括摻雜多晶硅。而且，于圖案化導(dǎo)體層312的步驟中，可選擇將柵極312a的寬度定義的比之前所定義的溝槽306的寬度大(如本圖所示)，或是將柵極312a的寬度定義得與溝槽306的寬度大致相同。之后，可于暴露出的基底300內(nèi)形成淺摻雜區(qū)320。接著，于柵極312a與頂蓋層318的側(cè)壁上形成多個介電間隙壁322，并暴露出頂氧化硅層310。
隨后，請參照圖3E，去除暴露出的頂氧化硅層310與底氧化硅層302，再于柵極312a兩側(cè)的介電間隙壁322外的基底300內(nèi)形成多個源極/漏極區(qū)324。
綜上所述，本發(fā)明的特點在于1.本發(fā)明利用形成間隙壁的方式制作電荷儲存結(jié)構(gòu)，故可保持雙位存儲單元所占面積與現(xiàn)有單一存儲單元所占面積相同。
2.本發(fā)明所提供的快閃存儲單元的制作方法，因為可直接利用現(xiàn)有的生產(chǎn)機臺與工藝技術(shù)，所以不但可保持雙位存儲單元所占面積與現(xiàn)有單一存儲單元所占面積相同，而且可以有效節(jié)省技術(shù)開發(fā)費用和昂貴的生產(chǎn)機臺成本。
3.本發(fā)明所提供的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，因為利用形成間隙壁的方式制作電荷陷入結(jié)構(gòu)，故可避免原本陷入硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的電荷陷入層某一側(cè)的電子延伸向另一側(cè)而發(fā)生編程上的失誤，并制作出符合小型化發(fā)展的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元，因而利于將來存儲元件朝更小型化發(fā)展。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當以后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種非揮發(fā)性存儲單元的制作方法，包括于一基底上形成一第一介電層；于該第一介電層上形成一圖案化掩模層，其中該圖案化掩模層具有一溝槽；于該溝槽的側(cè)壁上形成一對電荷儲存間隙壁；去除該圖案化掩模層；于該基底上形成一第二介電層，覆蓋該對電荷儲存間隙壁與該第一介電層；于該第二介電層上形成一導(dǎo)體層；圖案化該導(dǎo)體層，以于該對電荷儲存間隙壁上形成一柵極結(jié)構(gòu)；移除未被該柵極結(jié)構(gòu)覆蓋的該第二介電層與該第一介電層；以及于該柵極結(jié)構(gòu)兩側(cè)的該基底內(nèi)形成多個源極/漏極區(qū)。
2.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制作方法，其中于該溝槽的側(cè)壁上形成該對電荷儲存間隙壁的步驟包括于該基底上形成一電荷儲存材料層；以及回蝕刻該電荷儲存材料層，以形成該對電荷儲存間隙壁。
3.如權(quán)利要求2所述的非揮發(fā)性存儲單元的制作方法，其中該電荷儲存材料層包括氮化硅層或氮氧化硅層的其中之一。
4.如權(quán)利要求2所述的非揮發(fā)性存儲單元的制作方法，其中該電荷儲存材料層包括摻雜多晶硅層。
5.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制作方法，其中該第一介電層包括氧化硅層。
6.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制作方法，其中該第二介電層的材料包括氧化硅-氮化硅-氧化硅、氧化硅-氮化硅或氧化硅的其中之一。
7.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制作方法，其中圖案化該導(dǎo)體層，以于該對電荷儲存間隙壁上形成該柵極結(jié)構(gòu)的步驟后，還包括于該柵極結(jié)構(gòu)側(cè)壁上形成多個介電間隙壁。
8.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制作方法，其中去除該圖案化掩模層的方法包括使用熱磷酸作為蝕刻液。
9.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制作方法，其中該導(dǎo)體層包括摻雜多晶硅層。
10.一種快閃存儲單元的制作方法，包括于一基底上形成一穿隧介電層；于該穿隧介電層上形成一圖案化掩模層，其中該圖案化掩模層具有一溝槽；于該基底上形成一導(dǎo)體層覆蓋該溝槽表面；移除部分該導(dǎo)體層，以于該溝槽的側(cè)壁上形成一對導(dǎo)體間隙壁作為浮置柵極；去除該圖案化掩模層；于該基底上形成一柵間介電層，覆蓋該對導(dǎo)體間隙壁與該穿隧介電層；于該柵間介電層上形成對應(yīng)于該對導(dǎo)體間隙壁的一控制柵極；以及于該控制柵極兩側(cè)的該基底內(nèi)形成多個源極/漏極區(qū)。
11.如權(quán)利要求10所述的快閃存儲單元的制作方法，其中該穿隧介電層包括氧化硅層。
12.如權(quán)利要求10所述的快閃存儲單元的制作方法，其中該圖案化掩模層的材料包括氮氧化硅與氮化硅其中之一。
13.如權(quán)利要求10所述的快閃存儲單元的制作方法，其中該柵間介電層的材料包括氧化硅-氮化硅-氧化硅、氧化硅-氮化硅或氧化硅的其中之一。
14.如權(quán)利要求10所述的快閃存儲單元的制作方法，其中該導(dǎo)體層包括摻雜多晶硅層。
15.如權(quán)利要求10所述的快閃存儲單元的制作方法，其中去除該圖案化掩模層的方法包括使用熱磷酸作為蝕刻液。
16.如權(quán)利要求10所述的快閃存儲單元的制作方法，其中于該柵間介電層上形成對應(yīng)于該對導(dǎo)體間隙壁的該控制柵極的步驟后，還包括于該控制柵極的側(cè)壁上形成一對介電間隙壁，并暴露出該柵間介電層；以及去除暴露出的該柵間介電層與該穿隧介電層。
17.一種硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，包括于一基底上形成一底氧化硅層；于該底氧化硅層上形成一圖案化掩模層，其中該圖案化掩模層具有一溝槽；于該基底上形成一電荷陷入層覆蓋該溝槽表面；移除部分該電荷陷入層，以于該溝槽的側(cè)壁上形成一對電荷陷入間隙壁；去除該圖案化掩模層；于該基底上形成一頂氧化硅層，覆蓋該對電荷陷入間隙壁與該底氧化硅層；于該頂氧化硅層上形成對應(yīng)于該對電荷陷入間隙壁的一柵極；以及于該柵極兩側(cè)的該基底內(nèi)形成多個源極/漏極區(qū)。
18.如權(quán)利要求17所述的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，其中該圖案化掩模層的材料包括氮氧化硅或氮化硅。
19.如權(quán)利要求17所述的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，其中該電荷陷入層包括氮化硅層或氮氧化硅層。
20.如權(quán)利要求17所述的硅-氧化硅-氮化硅-氧化硅-硅型存儲單元的制作方法，其中于該頂氧化硅層上形成對應(yīng)于該對電荷陷入間隙壁的該柵極的步驟后，還包括于該柵極的側(cè)壁上形成一對介電間隙壁，并暴露出該頂氧化硅層；以及去除暴露出的該頂氧化硅層與該底氧化硅層。
全文摘要
一種非揮發(fā)性存儲單元的制作方法，先于一基底上形成一第一介電層，再于第一介電層上形成具有溝槽的一圖案化掩模層。接著，于溝槽的側(cè)壁上形成一對電荷儲存間隙壁，再去除圖案化掩模層。之后，于基底上形成一第二介電層，覆蓋電荷儲存間隙壁，再于第二介電層上形成一導(dǎo)體層。隨后，圖案化導(dǎo)體層，以于電荷儲存間隙壁上形成一柵極結(jié)構(gòu)。之后，移除未被柵極結(jié)構(gòu)覆蓋的第二與第一介電層，再于柵極結(jié)構(gòu)兩側(cè)的基底內(nèi)形成源極/漏極區(qū)。
文檔編號H01L21/8239GK1763932SQ20041008696
公開日2006年4月26日 申請日期2004年10月20日 優(yōu)先權(quán)日2004年10月20日
發(fā)明者宋達, 吳升 申請人:力晶半導(dǎo)體股份有限公司