專利名稱：自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造方法，特別是涉及一種分離柵(split gate)閃存的制造方法及其藉該方法形成的分離柵閃存結(jié)構(gòu)。
背景技術(shù)：
一般所稱的非揮發(fā)性存儲(chǔ)器，例如閃存，可以在電源關(guān)閉狀態(tài)下持續(xù)保存數(shù)據(jù)，而其數(shù)據(jù)讀寫(xiě)則藉由調(diào)整控制柵(control gate)的臨界電壓(thresholdvoltage)作調(diào)整。
圖1所示為現(xiàn)有的一種電子可抹除與編程的只讀存儲(chǔ)器(electricallyerasable and programmable read only memory；EEPROM)的剖面圖。其中在基底100上，乃藉由半導(dǎo)體光刻工藝形成柵極介電層102與其上的多個(gè)浮動(dòng)?xùn)艠O104。而絕緣層114則順應(yīng)性的覆蓋于基底100與浮動(dòng)?xùn)?04表面?？刂茤艑?16與介電層118則依序覆蓋于該絕緣層114上。接著一般再進(jìn)行光刻工藝，在介電層118上形成光致抗蝕劑掩模120，藉以在兩個(gè)浮動(dòng)?xùn)?04之間定義出控制柵極，亦即圖1中虛線所定義的區(qū)域。
一般來(lái)說(shuō)，要完成如圖1般的EEPROM閃存結(jié)構(gòu)至少需要兩次光刻工藝以分別形成浮動(dòng)?xùn)?04與控制柵106。也因此，其工藝較為復(fù)雜并成本較高。
此外，當(dāng)光刻工藝的對(duì)準(zhǔn)(alignment)控制不夠精確時(shí)，則容易造成浮動(dòng)?xùn)?04間的通道寬度不同。亦即，如圖1所示，兩個(gè)浮動(dòng)?xùn)?04的通道寬度106A與106B因?qū)?zhǔn)誤差而不一致，也因此影響此類產(chǎn)品的可靠性。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的在于提供一種制造方法，可以藉由自我對(duì)準(zhǔn)(self-aligned)方式定義出浮動(dòng)?xùn)?floating gate)的通道寬度(channel width)，而可選擇柵極通道寬度，藉以產(chǎn)生具有固定浮動(dòng)?xùn)磐ǖ缹挾鹊拇鎯?chǔ)器結(jié)構(gòu)。
本發(fā)明的另一個(gè)目的在于提供一種形成具有分離柵的閃存結(jié)構(gòu)的方法。其方法更為簡(jiǎn)易且低成本。
本發(fā)明的一方面提供一種自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，其兩個(gè)分離的儲(chǔ)存部具有相同的寬度，設(shè)置于一基底上。而兩儲(chǔ)存部間則設(shè)置有一柵極，而儲(chǔ)存部的寬度則藉由間隙壁(spacer)界定。
此外，本發(fā)明的另一方面提供自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器的制造方法。在基底上形成一堆棧層(stacked layer)后，在其上形成犧牲層(sacrificial layer)，在此犧牲層上則形成第一開(kāi)口。在第一開(kāi)口的側(cè)壁上先形成第一間隙壁。接著以此第一間隙壁為掩模，蝕刻該堆棧層以形成第二開(kāi)口。然后形成一隔離層以部分覆蓋第一與第二開(kāi)口。接著于其上覆蓋一導(dǎo)電層，再以該部分的導(dǎo)電層作為第二掩模，以蝕刻該堆棧層。
為了讓本發(fā)明的上述目的、特征、及優(yōu)點(diǎn)能更明顯易懂，以下配合附圖以及優(yōu)選實(shí)施例，以更詳細(xì)地說(shuō)明本發(fā)明。


圖1所示為現(xiàn)有的一種分離柵結(jié)構(gòu)閃存的剖面圖。
圖2A-2H所示為根據(jù)本發(fā)明第一實(shí)施例的形成一分離柵閃存的方法流程。
圖2I所示為根據(jù)本發(fā)明的一種分離柵閃存的上視圖。
圖2J所示為根據(jù)圖2I的J-J’切線的剖面圖。
圖3A-3F所示為根據(jù)本發(fā)明第二實(shí)施例的形成一分離柵閃存的方法流程。
圖4A-4E所示為根據(jù)本發(fā)明第三實(shí)施例的形成一分離柵閃存的方法流程。
簡(jiǎn)單符號(hào)說(shuō)明100基底、102柵極介電層、104浮動(dòng)?xùn)拧?06A、106B柵極通道寬度、114絕緣層、116控制柵層、118介電層、120光致抗蝕劑掩模、200基底、202穿隧介電層、204電荷捕捉層、204a、204b浮動(dòng)?xùn)拧?06、206a一層間介電層、208、208a、208b控制柵、210、210a堆棧層、212犧牲層、214第一開(kāi)口、216、第一間隙壁、218第二開(kāi)口、220第二間隙壁、224選擇柵介電層、226導(dǎo)電層、228掩模層、230第三間隙壁、232層間介電層、234接觸插塞、240一對(duì)存儲(chǔ)單元、240a、240b一對(duì)儲(chǔ)存部、242、244控制柵極線、246、248柵極線、250位線、260一對(duì)存儲(chǔ)單元、262、264接觸點(diǎn)、280寬度、300基底、302穿隧介電層、304浮動(dòng)?xùn)艑印?06犧牲層、308第一開(kāi)口、310第一間隙壁、312第二開(kāi)口、314隔離層、316導(dǎo)電層、318掩模層、320、322浮動(dòng)?xùn)拧?00基底、402第一氧化物層、404氮化物層、406第二氧化物層、408堆棧層、410犧牲層、412第一開(kāi)口、414第一間隙壁、416第二開(kāi)口、418隔離層、420導(dǎo)電層。
具體實(shí)施例方式
以下描述三個(gè)優(yōu)選實(shí)施例。第一個(gè)實(shí)施例乃用以說(shuō)明具有一浮動(dòng)?xùn)?即儲(chǔ)存部(storage block))、一控制柵(control gate)與一選擇柵(select gate)的閃存結(jié)構(gòu)。第二個(gè)實(shí)施例則用以說(shuō)明具有浮動(dòng)?xùn)?儲(chǔ)存部)與控制柵的閃存。第三個(gè)實(shí)施例則說(shuō)明一種堆棧結(jié)構(gòu)，包括一第一氧化硅層、一氮化硅層(儲(chǔ)存部)以及一第二氧化硅層。此些實(shí)施例中，儲(chǔ)存部通道的寬度都藉由間隙壁來(lái)界定第一實(shí)施例如圖2A所示，在一基底200上，優(yōu)選者為硅基底，設(shè)置有穿隧介電層(tunneling dielectric layer)202，優(yōu)選者為氧化硅層。在該穿隧介電層202上則形成一堆棧層210。在本實(shí)施例中，堆棧層210可為堆棧式薄膜，包括一電荷捕捉層(charge trapping layer)204、一層間介電層206以及一控制柵層208。電荷捕捉層204以及該控制柵層208可由多晶硅材料構(gòu)成，而層間介電層206則為ONO薄膜(亦即一堆棧式薄膜，具有一第一氧化硅層、一氮化硅層、一第二氧化硅層)。再者，一SONOS結(jié)構(gòu)也可采用。例如電荷捕捉層204為氮化硅層、該控制柵層208為多晶硅、而層間介電層206為氧化物層。接著在該堆棧層210上，形成一犧牲層212，優(yōu)選者該犧牲層212可包括氮化硅。
如圖2B所示，該犧牲層212藉由一般的光刻與蝕刻方法進(jìn)行圖案化，以于其中形成第一開(kāi)口214。接著形成一第一介電層(未繪示)于堆棧層210之上，接著再進(jìn)行回蝕刻，以于該第一開(kāi)口214的側(cè)壁上形成兩個(gè)第一間隙壁216。優(yōu)選者，該第一介電層由氧化硅構(gòu)成，并藉由各向異性蝕刻法(anisotropic etching)形成。
接著參見(jiàn)圖2C，該堆棧層210進(jìn)一步以第一間隙壁216以及該犧牲層212作為第一掩模，以各向異性蝕刻該堆棧層210而形成第二開(kāi)口218。接著參見(jiàn)圖2D，沉積第二介電層(未繪示)，優(yōu)選者為氧化硅沉積于基底200表面，接著再以各向異性蝕刻回蝕刻該第二介電層，而在該第二開(kāi)口218的側(cè)壁上形成第二間隙壁220。接著將基底200進(jìn)行熱氧化，以將第二開(kāi)口218中露出的部分氧化形成選擇柵介電層224。
根據(jù)圖2E，接著在該犧牲層212上形成一導(dǎo)電層226以填滿該第一與第二開(kāi)口，其優(yōu)選的材料為多晶硅。接著去除犧牲層212上的部分導(dǎo)電層226，例如使用化學(xué)機(jī)械研磨法或者回蝕刻法。接著采用熱氧化方式處理該露出的導(dǎo)電層226以形成一掩模層228，藉以提供后續(xù)蝕刻時(shí)足夠的阻擋屏障。
如第2F所示，藉由掩模層228以及第一間隙壁216作為第二掩模，以各向異性蝕刻法蝕刻犧牲層212以及該堆棧層210。蝕刻后的堆棧層210a包括一浮動(dòng)?xùn)?04a(以下也被視為儲(chǔ)存部)、一層間介電層206a、一控制柵208a、以及作為選擇柵的導(dǎo)電層226。
由于儲(chǔ)存部204a(浮動(dòng)?xùn)?藉由其上的第一間隙壁216所界定，因此完成后其本身寬度以及其浮動(dòng)?xùn)磐ǖ缹挾榷家恢?。再者，因一?duì)(a pair)儲(chǔ)存部204a與204b是由第一間隙壁216界定，而非以傳統(tǒng)的光刻工藝界定，故更能確保二者寬度的一致性。也因此，產(chǎn)品的可靠性也相對(duì)提高。此外，由于選擇柵位于浮動(dòng)?xùn)胖g，其通道寬度也很容易保持一致。如圖2F所示，由于其結(jié)構(gòu)乃以該第二間隙壁216與該掩模層228界定，而藉由自我對(duì)準(zhǔn)方式形成。因此，減少了一道光刻工藝，故可降低生產(chǎn)成本并簡(jiǎn)化生產(chǎn)流程。
如圖2G所示，一第三間隙壁230在該圖案化后的堆棧層210a與第一間隙壁216的側(cè)壁上形成。在圖2H中，接著全面性在基底200的表面上形成層間介電層232。然后在該層間介電層232中形成接觸插塞234，以電連接基底200上的源極/漏極區(qū)域236。
圖2I所示為根據(jù)本發(fā)明的一種自我對(duì)準(zhǔn)閃存結(jié)構(gòu)的上視圖。而圖2H即為圖21沿2H-2H’切線方向的剖面圖。在圖2H中，兩個(gè)具有相同寬度的儲(chǔ)存部204a與204b設(shè)置于基底200上，而一層穿遂介電層202則位于儲(chǔ)存部204a、204b與基底200之間。基底200與兩個(gè)儲(chǔ)存部204a與204b之間都彼此隔離。在基底200上與兩儲(chǔ)存部204a與204b之間還設(shè)置有一選擇柵，亦即導(dǎo)電層226。該兩儲(chǔ)存部204a與204b則以其上兩相鄰的間隙壁216界定而成，因此具有相同的寬度280。
由于選擇柵設(shè)置在基底200上，并由兩個(gè)浮動(dòng)?xùn)?04a與204b互相分享，因此如圖2H所示的存儲(chǔ)單元結(jié)構(gòu)更為緊密。因此，也達(dá)成縮小存儲(chǔ)單元尺寸的效果。
圖2J為沿圖2I上2J-2J’切線方向的剖面圖。層間介電層206a與控制柵208a位于基底200上的淺溝渠隔離區(qū)201上，而選擇柵(即導(dǎo)電層226)則位于其間。第一間隙壁216則位于各控制柵208a上，以及掩模層228位于該選擇柵226之上。
參照?qǐng)D2I，該自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器包括多平行的柵極線248、多位線250與多對(duì)存儲(chǔ)單元240。每一柵極線248往Y方向延伸，而兩平行的控制柵極線242與244則分設(shè)于柵極線246的兩側(cè)。
每一對(duì)存儲(chǔ)單元240包括一柵極電極(gate electrode)，與一對(duì)應(yīng)的柵極線246耦合連接。兩個(gè)控制柵則耦合于柵極線246兩側(cè)的對(duì)應(yīng)的控制柵極線242與244。兩個(gè)儲(chǔ)存部240a與240b(即浮動(dòng)?xùn)?分別位于柵極電極的兩相對(duì)側(cè)。儲(chǔ)存部240a與240b作為浮動(dòng)?xùn)?，而第一與第二接觸點(diǎn)262與264則分別相鄰于兩儲(chǔ)存部240a與240b。
第一與第二對(duì)存儲(chǔ)單元240與260乃彼此相鄰，并藉由柵極線248的一控制。位線250則與第一對(duì)存儲(chǔ)單元240的第一接觸點(diǎn)(contact)262，以及第二對(duì)存儲(chǔ)單元260的第二接觸點(diǎn)264呈電連接。若位線250與柵極線248垂直相交，在相同列的存儲(chǔ)單元?jiǎng)t不具有電位降(potential drop)。因此，如圖2I所示，多數(shù)優(yōu)選的位線250乃大體沿X方向延伸，并以Z字型圖案設(shè)置，且彼此隔離。此外，位線可能被設(shè)計(jì)為在產(chǎn)生電位降時(shí)，可以電連接分離各對(duì)存儲(chǔ)單元的任何排列形式。
如圖2H所示的存儲(chǔ)單元，具有多晶硅浮動(dòng)?xùn)拧⒁约癘NO薄膜的層間介電層，其操作的編程(programming)、抹除(erase)與讀取(read)電壓如以下表1所列。其中FG1與FG2分別代表浮動(dòng)?xùn)?04a與204b，Vsg則是施加于選擇柵226的電壓，Vs與Vd分別為施加于源極與漏極236的電壓，Vcg1與Vcg2分別代表施加于控制柵208a與208b的電壓。藉此，本發(fā)明的自我對(duì)準(zhǔn)閃存可依此操作。
表1存儲(chǔ)單元操作 第二實(shí)施例如圖3A所示，基底300，優(yōu)選者可采用硅基底，其上具有一穿隧介電層(tunneling dielectric layer)302，該層優(yōu)選者可為氧化硅。而在穿隧介電層302上，則設(shè)置浮動(dòng)?xùn)艑?04，優(yōu)選者可為多晶硅材料構(gòu)成。接著在浮動(dòng)?xùn)艑?04之上，再覆蓋一犧牲層306，優(yōu)選者可采用氮化硅材料。
如圖3B所示，以一般的光刻工藝圖案化并蝕刻該犧牲層306，以形成一第一開(kāi)口308。接著形成一第一介電層(未繪示)于其上，再進(jìn)行回蝕刻，以于該第一開(kāi)口308的側(cè)壁上形成一對(duì)第一間隙壁310。優(yōu)選者，該第一介電層由氧化硅構(gòu)成，并藉由各向異性蝕刻法(anisotropic etching)形成。
接著參見(jiàn)圖3C，該浮動(dòng)?xùn)艑?04進(jìn)一步以第一間隙壁310作為第一掩模，以各向異性蝕刻浮動(dòng)?xùn)艑?04以形成第二開(kāi)口312。接著參見(jiàn)圖3D，該較早形成的第一間隙壁310被移除，然后在第一與第二開(kāi)口308與312中露出的基底300與浮動(dòng)?xùn)艑?04進(jìn)一步氧化處理以形成隔離層314，亦即氧化硅。在另一實(shí)施例中，則保留第一間隙壁310，而在第二開(kāi)口312中露出的基底300與浮動(dòng)?xùn)?04則被氧化形成隔離層。
再參見(jiàn)3D圖，在犧牲層306上進(jìn)一步填充一導(dǎo)電層316(優(yōu)選者為多晶硅材料)，以填滿第一與第二開(kāi)口。接著以化學(xué)機(jī)械研磨或回蝕刻方式，去除犧牲層306上的導(dǎo)電層，而保留第一與第二開(kāi)口中的導(dǎo)電層316。如圖3E所示，該導(dǎo)電層316進(jìn)一步被熱氧化以形成一掩模層318，藉以提供后續(xù)蝕刻足夠的屏障。
如圖3F所示，以該掩模層318作為掩模，將犧牲層306與浮動(dòng)?xùn)艑?04進(jìn)一步以各向異性蝕刻法依序蝕刻。藉此，被蝕刻的浮動(dòng)?xùn)艑?04形成兩個(gè)浮動(dòng)?xùn)?20與322，而蝕刻后的導(dǎo)電層316則作為控制柵與選擇柵。
所形成的圖案化的堆棧層包括浮動(dòng)?xùn)?20、322與導(dǎo)電層316，其側(cè)壁上可進(jìn)一步形成第三間隙壁(未繪示)。接著可形成層間介電層(未繪示)，全面性覆蓋于基底300的表面。接著形成接觸插塞(未繪示)于該層間介電層中，以與基底300上的源極/漏極呈電連接。
由于儲(chǔ)存部(亦即浮動(dòng)?xùn)艠O320與322)由前述的第一間隙壁310所定義而成，因此柵極寬度與柵極通道的寬度都可保持一致，而減少誤差。再者，一對(duì)由第一間隙壁310所定義出的儲(chǔ)存部320與322可比傳統(tǒng)光刻方式定義者更能使二者形成相同的寬度。此外，上述方法亦可減少一次光刻工藝，而可降低生產(chǎn)成本。
根據(jù)上述所形成的存儲(chǔ)單元的編程、抹除與讀取等操作，為本領(lǐng)域技術(shù)人員所熟知，此處不再贅述。
第三實(shí)施例如圖4A所示，提供一基底400，優(yōu)選者可采用硅基底，其上具有一堆棧層(stacked layer)408。堆棧層408可為一堆棧薄膜，包括一第一氧化物層402、一氮化物層404與一第二氧化物層406。接著在堆棧層408之上，再覆蓋一犧牲層410，優(yōu)選者可采用氮化硅材料。
如圖4B所示，以一般的光刻工藝圖案化并蝕刻該犧牲層410，以形成第一開(kāi)口412。接著形成第一介電層(未繪示)于其上，接著再進(jìn)行回蝕刻，以于第一開(kāi)口412的側(cè)壁上形成一對(duì)第一間隙壁414。優(yōu)選者，第一介電層由氧化硅構(gòu)成，并藉由各向異性蝕刻法(anisotropic etching)形成。
接著參見(jiàn)圖4C，該堆棧層408進(jìn)一步以該對(duì)第一間隙壁414作為第一掩模，各向異性蝕刻堆棧層408以形成第二開(kāi)口416。而在第一與第二開(kāi)口412與416中的第一間隙壁414與第二氧化物層406，則以各向同性蝕刻移除，例如以氟化氫溶液(HF)浸泡。接著，在第一與第二開(kāi)口412與416中以及犧牲層410上，順應(yīng)性的形成一隔離層418，優(yōu)選者為氧化硅層。
參見(jiàn)圖4D，在該犧牲層410上，形成導(dǎo)電層420，優(yōu)選者為多晶硅材料，并填滿該第一與第二開(kāi)口412與416。接著蝕刻該導(dǎo)電層420，例如以化學(xué)機(jī)械研磨(chemical mechanical polishing；CMP)或回蝕刻法，將該導(dǎo)電層蝕刻至僅存留于第一與第二開(kāi)口412與416中。
如圖4E所示，以導(dǎo)電層420作為第二掩模，依序各向異性蝕刻早先形成的犧牲層410、隔離層418、氮化硅層404以及第一氧化硅層402。藉此，該蝕刻后的氮化硅層404可作為一儲(chǔ)存部，導(dǎo)電層420可作為一控制柵與選擇柵。
接著，可在圖案化后的堆棧層(包括第一氧化硅層402與氮化硅層404)與隔離層418的側(cè)壁上形成第三間隙壁(未繪示)，再覆蓋一層間介電層于基底400上。接著于層間介電層中形成接觸插塞，以與基底400中的源極/漏極成電連接。
如同以上揭露的三個(gè)實(shí)施例，儲(chǔ)存部都是藉由第一間隙壁定義形成，因此每對(duì)儲(chǔ)存部會(huì)具有相同的寬度以及相同的通道寬度，而同時(shí)也可達(dá)到尺寸縮小的效果。此外，每對(duì)由第一間隙壁所定義的儲(chǔ)存部，可以較現(xiàn)有光刻工藝定義者具有更一致性的寬度，而減少誤差。也因此，其產(chǎn)品可靠性也可提升。再者，減少一次光刻工藝也可簡(jiǎn)化制造流程與降低生產(chǎn)成本。
以上方法所形成的存儲(chǔ)單元結(jié)構(gòu)的編程、抹除與讀寫(xiě)等操作，均為本領(lǐng)域的現(xiàn)有技術(shù)，此處不再贅述。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，包括一基底二分離的儲(chǔ)存部，位于該基底上，該二儲(chǔ)存部具有大體相同的寬度；以及一柵極，位于該基底上與該二儲(chǔ)存部之間。
2.根據(jù)權(quán)利要求1所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，其中各儲(chǔ)存部由多晶硅或氮化硅構(gòu)成。
3.根據(jù)權(quán)利要求1所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一穿隧介電層，位于該基底與該二儲(chǔ)存部之間。
4.根據(jù)權(quán)利要求1所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一柵極介電層，位于該基底與該柵極之間。
5.根據(jù)權(quán)利要求1所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一層間介電層，位于各儲(chǔ)存部之上；以及一控制柵，位于該層間介電層之上。
6.根據(jù)權(quán)利要求5所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，其中該柵極乃作為一選擇柵，而該各分離的儲(chǔ)存部則作為浮動(dòng)?xùn)拧?br> 7.根據(jù)權(quán)利要求5所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一第一間隙壁，設(shè)置于該控制柵上，且該各儲(chǔ)存部的寬度由該第一間隙壁所界定。
8.根據(jù)權(quán)利要求5所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一第二間隙壁，與該每一儲(chǔ)存部、該層間介電層與該控制柵所形成的一堆棧層相鄰接，其中該堆棧層與該柵極以該第二間隙壁相隔離。
9.根據(jù)權(quán)利要求1所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，其中該柵極位于該些儲(chǔ)存部之上。
10.根據(jù)權(quán)利要求9所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，其中該柵極作為一控制柵與一選擇柵。
11.根據(jù)權(quán)利要求9所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一隔離層，設(shè)置于該些儲(chǔ)存部與該柵極之間。
12.根據(jù)權(quán)利要求11所述的自我對(duì)準(zhǔn)的非揮發(fā)性存儲(chǔ)器，還包括一間隙壁，位于該各儲(chǔ)存部上，而該儲(chǔ)存部的寬度由該間隙壁界定。
13.一種以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，包括提供一包括一堆棧層的基底；形成一犧牲層于該堆棧層上；圖案化該犧牲層以形成一第一開(kāi)口；形成一第一間隙壁于該第一開(kāi)口的一側(cè)壁上；以該第一間隙壁以及該犧牲層作為一第一掩模，蝕刻該堆棧層以形成一第二開(kāi)口；形成一導(dǎo)體層覆蓋于該第一開(kāi)口與該第二開(kāi)口；以及以該導(dǎo)電層作為一第二掩模，蝕刻該堆棧層。
14.根據(jù)權(quán)利要求13所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中該堆棧層包括一浮動(dòng)?xùn)艑?、一層間介電層與一控制柵層，而該導(dǎo)電層作為一選擇柵，且一介電層位于該堆棧層與該基底之間。
15.根據(jù)權(quán)利要求14所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，在形成該導(dǎo)體層前，還包括下述步驟在該第一開(kāi)口與該第二開(kāi)口中的一部分形成一隔離層；以及回蝕刻該隔離層以在該第二開(kāi)口的一側(cè)壁上形成一第二間隙壁。
16.根據(jù)權(quán)利要求15所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中當(dāng)回蝕刻該隔離層時(shí)會(huì)暴露出該基底，且該方法還包括將第二開(kāi)口中露出的該基底氧化以形成一選擇柵介電層。
17.根據(jù)權(quán)利要求14所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中該浮動(dòng)?xùn)艑訛槎嗑Ч杌虻琛?br> 18.根據(jù)權(quán)利要求13所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，還包括將該導(dǎo)電層氧化以形成一掩模層，以及，利用該掩模層與該導(dǎo)電層作為另一掩模，以蝕刻該導(dǎo)電層。
19.根據(jù)權(quán)利要求13所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中該導(dǎo)電層包括多晶硅。
20.根據(jù)權(quán)利要求13所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中該堆棧層包括一包括多晶硅的浮動(dòng)?xùn)艑右约耙淮┧斫殡妼印?br> 21.根據(jù)權(quán)利要求20所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，還包括在形成該導(dǎo)電層前，先在該第一開(kāi)口與該第二開(kāi)口的一部分上形成一隔離層。
22.根據(jù)權(quán)利要求21所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，還包括在形成該隔離層前，去除該第一間隙壁。
23.根據(jù)權(quán)利要求22所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中在去除該第一間隙壁后，將露出該浮動(dòng)?xùn)艑优c該基底，而在該第一開(kāi)口與該第二開(kāi)口的該部分形成該隔離層，則藉由將該露出的浮動(dòng)?xùn)艑优c基底氧化而成。
24.根據(jù)權(quán)利要求13所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中該堆棧層包括第一氧化層、一氮化層位于該第一氧化層上、以及一第二氧化物層位于該氮化物層上。
25.根據(jù)權(quán)利要求24所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，在形成該導(dǎo)電層前，還包括下列步驟去除在該第一開(kāi)口中的該第一間隙壁與該第二氧化物層；以及在該第一開(kāi)口與該第二開(kāi)口中的一部分形成一隔離層。
26.根據(jù)權(quán)利要求25所述的以自我對(duì)準(zhǔn)制造非揮發(fā)性存儲(chǔ)器的方法，其中在該第一開(kāi)口與該第二開(kāi)口中的該部分形成該隔離層的步驟，包括沉積一氧化物層于該基底及該犧牲層上。
27.一種自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)，包括多個(gè)對(duì)存儲(chǔ)單元、多條平行柵極線、以及多條位線用以連接該些對(duì)存儲(chǔ)單元，其中每一對(duì)存儲(chǔ)單元包括一柵極電極，耦接于一對(duì)應(yīng)柵極線；二儲(chǔ)存部，分別位于該柵極電極的兩側(cè)；以及一第一接觸點(diǎn)與一第二接觸點(diǎn)，分別相鄰于該二儲(chǔ)存部；其中，一第一對(duì)存儲(chǔ)單元與一第二對(duì)存儲(chǔ)單元由該些柵極線之一控制，而該些位線之一連結(jié)于該第一對(duì)存儲(chǔ)單元的該第一接觸點(diǎn)以及該第二對(duì)存儲(chǔ)單元的該第二接觸點(diǎn)。
28.根據(jù)權(quán)利要求27所述的自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)，其中該第一接觸點(diǎn)為一插塞，用以連接一基底上的一源極/漏極區(qū)。
29.根據(jù)權(quán)利要求27所述的自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)，其中該些位線以Z字型設(shè)置，并大體上以不平行于該柵極線的一方向延伸。
30.根據(jù)權(quán)利要求27所述的自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)，還包括二控制柵線，位于每一柵極線的兩側(cè)。
31.根據(jù)權(quán)利要求27所述的自我對(duì)準(zhǔn)非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)，其中每一對(duì)存儲(chǔ)單元還包括二控制柵，設(shè)置于該柵極電極兩側(cè)，并與該對(duì)應(yīng)的控制柵線耦接。
全文摘要
一種非揮發(fā)性存儲(chǔ)器，其包括一具有堆棧層的基底。在該堆棧層上覆蓋有一犧牲層(sacrificial layer)，在此犧牲層上則形成第一開(kāi)口。在第一開(kāi)口的一側(cè)壁上先形成第一間隙壁。接著以此第一間隙壁為掩模，蝕刻該堆棧層以形成第二開(kāi)口。形成一隔離層以部分覆蓋第一與第二開(kāi)口。接著于其上覆蓋一導(dǎo)電層，再以該部分的導(dǎo)電層作為第二掩模，以蝕刻該堆棧層而形成柵極結(jié)構(gòu)。
文檔編號(hào)H01L21/70GK1763958SQ200410086969
公開(kāi)日2006年4月26日 申請(qǐng)日期2004年10月20日 優(yōu)先權(quán)日2004年10月20日
發(fā)明者張益馨 申請(qǐng)人:茂德科技股份有限公司