專利名稱：非揮發(fā)性半導體存儲器元件及其制造方法
技術(shù)領域：
本發(fā)明涉及一種半導體元件，且特別是涉及一種非揮發(fā)性半導 體存儲器元件以及其制造方法。
背景技術(shù)：
閃存為一種類型的非揮發(fā)性存儲器，其可保持其內(nèi)容而不消耗 功率且可被寫入以及抹除多次。 一種類型的閃存在浮置柵極晶體管(floating gate transistor)的陣列中儲存信息，所述陣列中的每一者(稱 為"單元"(cell))通常儲存信息的一個位。有時被稱為多級單元 (multi-level-cell)元件的較新元件可通過使用置放于在單元的浮置 柵極上的兩級以上的電荷來在每單元儲存一個以上的位。多級單元 元件可使存儲器容量加倍，但其可能經(jīng)受較緩慢讀取以及寫入操作。 一種類型之的閃存被稱為氮化物只讀存儲器(nitride read only memory )。氮化物只讀存儲器可包括用于數(shù)據(jù)儲存之的氮化物只讀 存儲器單元之的數(shù)組陣列。每一氮化物只讀存儲器單元可包括形成 在于p型襯底上之的源極、汲極漏極以與門柵極結(jié)構(gòu)。閘極柵極結(jié) 構(gòu)可包括覆蓋氧化物/氮化物/氧化物(ONO)堆棧層之的多晶硅層， 其中氮化物層充當電荷捕獲層(charge trapping layer)。每一氮化物 只讀存儲器單元可儲存數(shù)據(jù)之一或多個位。舉例而言，雙位存儲器 元件允許在單一單元中儲存數(shù)據(jù)之的兩個位， 一個位被儲存在于緊 接源極區(qū)之捕的獲層中且另一位被儲存在緊接汲極漏極區(qū)的捕獲層 中。在利用ONO堆棧層來儲存電荷的多位存儲器元件中，應將在程序化(亦即，寫入)以及抹除操作期間添加或移除的電荷限制在單 元的各別源極區(qū)以及漏極區(qū)。然而，實際上，由于柵極長度按比例縮減為65 nm以下，故在源極區(qū)以及漏極區(qū)中之一者中的電荷可與 另一區(qū)中的電荷重迭，從而隨時間改變單元的讀取、程序化以及抹 除特征。最終，兩組電荷的重迭改變了用于確定單元中的各別位的 狀態(tài)的閾值電壓且從而使位感測不可靠。此外，具有浮置柵極結(jié)構(gòu)的存儲器可遭遇應力誘發(fā)漏電流的問 題，尤其在存儲器元件尺寸微縮(亦即，存儲器具有較薄穿隧氧化 物膜(tunnel oxide film))時以及當電壓被施加于存儲器單元的漏極 端子時。換言之，存儲器元件可具有在穿隧氧化物膜上的弱點處的 漏電流路徑，且從而經(jīng)由漏電流路徑遺失數(shù)據(jù)。發(fā)明內(nèi)容與本發(fā)明一致的一個實例提供一種用以將存儲器儲存數(shù)據(jù)分成 許多分離的儲存塊以在電荷限制的情況下達成多位操作的方法。儲 存數(shù)據(jù)可為導體或具有電荷捕獲能力的絕緣體。與本發(fā)明一致的另一實例提供一種存儲器元件的制造方法，其 包含提供襯底；在襯底上提供穿隧介電膜(tunnel dielectric film); 在穿隧介電膜之上提供具有儲存數(shù)據(jù)層以及薄硅層的電荷儲存堆棧 結(jié)構(gòu)；在電荷儲存堆棧結(jié)構(gòu)上提供第二介電層；在穿隧介電膜之下 形成源極區(qū)以及漏極區(qū)；以及通過使用無光刻膠刻蝕工藝 (photoresistless etching process)分離電荷儲存堆棧結(jié)構(gòu)，以在每一 對源極區(qū)與漏極區(qū)之間形成許多儲存塊。在另一實例中， 一種存儲器元件的制造方法，其包含提供襯 底；在襯底上提供穿隧氧化物膜；在穿隧氧化物膜上提供具有儲存 數(shù)據(jù)層以及薄硅層的電荷儲存堆棧結(jié)構(gòu)；在電荷儲存堆棧結(jié)構(gòu)上提供氮化物層；在穿隧氧化物膜之下形成源極區(qū)以及漏極區(qū)；通過使 用無光刻膠刻蝕工藝分離電荷儲存堆棧結(jié)構(gòu)來形成許多分離的儲存 塊；在分離之儲存塊以及穿隧氧化物膜上提供阻擋氧化物膜(blocking oxide film)以及多晶硅層間介電層(interpoly dielectric layer)中之 一者；提供柵極材料；以及通過光刻以及反應式離子刻蝕(reactive ion etching, RIE)來形成柵極結(jié)構(gòu)。與本發(fā)明一致之一個實例提供一種存儲器中之存儲器單元，存 儲器單元具有許多分離的儲存塊以用于在電荷限制的情況下的多位操作。與本發(fā)明一致之另一實例提供一種存儲器單元，存儲器單元包 含襯底、襯底上之穿隧介電膜、形成于襯底中之源極區(qū)以及漏極 區(qū)，以及在每一對源極區(qū)與漏極區(qū)之間的許多分離的儲存塊。每一 儲存塊包括儲存數(shù)據(jù)以及二氧化硅層。兩個儲存塊被分離至少100 埃之間距。應理解，前述一般描述以及以下實施方式僅為例示性的且不限 制所主張的本發(fā)明。


圖1為根據(jù)本發(fā)明的存儲器單元的例示性實施例的橫截面結(jié)構(gòu)；圖2為圖1中的存儲器單元的剖視圖，其展示根據(jù)本發(fā)明的例 示性制造方法；圖3為圖1中的存儲器單元的剖視圖，其展示根據(jù)本發(fā)明的例 示性制造方法；圖4為圖1中的存儲器單元的剖視圖，其展示根據(jù)本發(fā)明的例 示性制造方法；圖5為圖1中的存儲器單元的剖視圖，其展示根據(jù)本發(fā)明的例 示性制造方法。主要元件符號說明10:非揮發(fā)性存儲器單元100:襯底102:源極/漏極區(qū)104:穿隧氧化物膜106:儲存塊108:阻擋氧化物膜(多晶硅層間介電層)110:柵極材料202:電荷儲存堆棧結(jié)構(gòu)202a: 二氧化硅層 206:氮化物膜具體實施方式
圖1是說明本發(fā)明的實例中的非揮發(fā)性存儲器單元io的示意結(jié)構(gòu)。非揮發(fā)性存儲器單元IO包括襯底100、源極/漏極(S/D)區(qū)102、 在S/D區(qū)102上方的穿隧氧化物膜104、在S/D區(qū)102之間的穿隧氧 化物膜104上的四個分離的儲存塊106、在穿隧氧化物膜104以及儲 存塊106之上的阻擋氧化物膜或多晶硅層間介電層108，以及在阻擋 氧化物膜或多晶硅層間介電層108上的柵極材料層110。每一個儲存 塊106包括儲存數(shù)據(jù)層202b以及二氧化硅層202a。用于儲存電荷的 儲存數(shù)據(jù)層202b可由包括硅、多晶硅、硅鍺、金屬的導電材料所制 成，或者是例如氮化硅、氧化鋁以及氮氧化硅的電荷捕獲材料所制 成。在本發(fā)明的一個實例中，儲存數(shù)據(jù)層202b，在浮^柵極晶體管 中時可為硅，或者是在氮化物只讀存儲器或SONOS元件中時為氮化物。圖2至圖5為繪示一種非揮發(fā)性存儲器單元的剖面示意圖，以 說明圖1的存儲器單元的制造方法。如圖2所示，利用熱氧化，在 硅襯底100上，形成具有2 nm至10 nm厚度的穿隧氧化物膜104。 硅襯底100可為用于制造n溝道晶體管的p型硅襯底，或替代為用 于p溝道晶體管的n型硅襯底。硅襯底100的厚度為10nm至3000 u m。電荷儲存堆棧結(jié)構(gòu)202形成于穿隧氧化物膜104上。電荷儲存堆 棧結(jié)構(gòu)202包括儲存數(shù)據(jù)層以及薄硅層。具體而言，在使用硅作為 儲存數(shù)據(jù)的情況下，是利用化學氣相沉積(CVD)在穿隧氧化物膜 104上形成5 nm至200 nm的厚度的硅。其中，可將硅的具有3 nm 至198 nm厚度的底部部分界定為用于儲存電荷的儲存數(shù)據(jù)層，且可 將具有2 nm厚度的頂部部分界定為薄硅層。另外，在氮化物用作儲 存數(shù)據(jù)的情況下，可利用CVD在穿隧氧化物膜104形成氮化硅膜。 接著，將具有2 nm厚度的薄硅層沉積在氮化物膜上，以形成氮化物 -硅電荷儲存堆棧結(jié)構(gòu)202。接下來，通過CVD在電荷儲存堆棧結(jié)構(gòu) 202上方形成具有160 nm厚度的氮化物膜206。參看圖3，將光阻劑光刻膠(未繪示)首先涂覆于在氮化物膜206 的表面上，且接著使用習知光刻以及反應式離子刻蝕(RIE)對其進 行圖案化，以暴露部分的穿隧氧化物膜104。此外，進行離子植入 注入，以在經(jīng)暴露的穿隧氧化物膜104下方形成源極區(qū)以及漏極區(qū) 102，其以用于位線連接。圖4所示為形成于在穿隧氧化物膜104上 之的若干分離的儲存塊。形成儲存塊的工藝是通過等向性刻蝕而非 光刻工藝來進行形成儲存塊的工藝。上述之的工藝包括，首先通過 例如是使用熱磷酸(HPA)的濕法刻蝕來移除部分的氮化物膜206， 以藉此暴露出電荷儲存堆棧結(jié)構(gòu)202之的第一部分。接著，進行氧 化，將暴露出的電荷儲存堆棧結(jié)構(gòu)202之的第一部分的薄硅層的硅轉(zhuǎn)化成二氧化硅，且以形成二氧化硅膜202a作為絕緣體。上述之的 氧化可通過爐氧化或快速熱氧化來進行。接著，再次移除部分的氮 化物膜206，以暴露電荷儲存堆棧結(jié)構(gòu)202之的第二部分。其后，進 行移除工藝，以移除暴露出的電荷儲存堆棧結(jié)構(gòu)202之的第二部分， 而使在下方的穿隧氧化物膜104之的一部分暴露出來。承上述，可 重復形成儲存塊之的工藝，以在穿隧氧化物膜104上形成所要的數(shù) 目的儲存塊，如圖4所示的結(jié)構(gòu)則是重復兩次工藝而形成。使用由 HPA的等向性刻蝕以形成上文所描述的儲存塊，其可使兩個儲存塊 之間的間距達到至少100埃。此外，在以氮化硅當作儲存數(shù)據(jù)的情 況下，可通過使用HPA而歸因于其高選擇性以及低刻蝕速率，而使 氮化硅儲存層的刻蝕速率得以良好控制。如圖5所展示，可通過濕法刻蝕例如是使用HPA的濕法刻蝕， 以完全移除剩余的氮化物膜206。在儲存塊所要的數(shù)目為偶數(shù)的情 況下，在移除氮化物膜206之后，可移除在氮化物膜206下方之經(jīng) 暴露之的電荷儲存堆棧結(jié)構(gòu)202，以形成如圖5所展示的結(jié)構(gòu)。另一 方面，在以硅用作儲存數(shù)據(jù)的情況下，可通過干法刻蝕例如是RIE 的干法刻蝕，來移除整個經(jīng)暴露的電荷儲存堆棧結(jié)構(gòu)202。在以氮 化物用作儲存數(shù)據(jù)的情況下，通過干法刻蝕移除電荷儲存堆棧結(jié)構(gòu) 202的薄硅層，且隨后通過例如是使用HPA的濕法刻蝕移除下方的 氮化物。因此，參看圖5，在一對源極/漏極區(qū)之間，可形成四個分 離的儲存結(jié)構(gòu)。隨后，在圖5之的結(jié)構(gòu)之上沈積沉積阻擋氧化物膜108 或多晶硅層間介電層。在形成阻擋氧化物膜或多晶硅層間介電層108 之后，將用于字符線結(jié)構(gòu)之的柵極材料的頂部膜IIO沈積沉積于在 阻擋氧化物膜108上以形成圖1之的結(jié)構(gòu)，其中柵極材f4例如多晶 硅、金屬或多晶硅化物(silicidepoly)。利用若干分離的儲存塊來儲存 數(shù)據(jù)的情況下，可減小具有應力誘發(fā)的漏電流的問題的概率。熟習此項技術(shù)者應了解，可對上文所描述的實施例進行改變而 不脫離其廣泛發(fā)明性概念。因此，應理解，本發(fā)明不限于所揭露的 特定實施例，而意欲涵蓋在由權(quán)利要求所界定的本發(fā)明的精神以及 范疇內(nèi)的修改。
權(quán)利要求
1.一種存儲器元件的制造方法，其特征在于，包括提供一襯底；在該襯底上提供一穿隧介電膜；在該穿隧介電膜上方提供一電荷儲存堆棧結(jié)構(gòu)，其中該電荷儲存堆棧結(jié)構(gòu)包括一儲存數(shù)據(jù)層以及覆蓋該儲存數(shù)據(jù)層的一薄硅層；在該電荷儲存堆棧結(jié)構(gòu)上提供一第二介電層；在該穿隧介電膜下方形成源極區(qū)以及漏極區(qū)；以及利用刻蝕工藝分離該電荷儲存堆棧結(jié)構(gòu)，以在每一對源極區(qū)與漏極區(qū)之間形成多個儲存塊。
2. 如權(quán)利要求1所述的存儲器元件的制造方法，其特征在于， 該儲存數(shù)據(jù)層由導電材料制成。
3. 如權(quán)利要求1項所述之存儲器元件的制造方法，其特征在于， 該儲存數(shù)據(jù)層由具有電荷捕獲能力的介電材料制成。
4. 如權(quán)利要求1所述的存儲器元件的制造方法，其特征在于， 還包括在該些儲存塊以及該穿隧介電膜上，提供阻擋氧化物膜與多晶 硅層間介電層的其中之一； 提供一柵極材料；以及 形成一柵極結(jié)構(gòu)。
5. 如權(quán)利要求4所述的存儲器元件的制造方法，其特征在于， 還包括完全移除所剩余的該第二介電層，以暴露剩余的該電荷儲 存堆棧結(jié)構(gòu)。
6. 如權(quán)利要求1所述的存儲器元件的制造方法，其特征在于， 形成該些儲存塊的方法包括利用濕法刻蝕，移除部分的該第二介電層，以暴露該電荷儲存堆棧結(jié)構(gòu)的第一部分；利用氧化，將暴露出的該電荷儲存堆棧結(jié)構(gòu)的該第一部分的薄 硅層轉(zhuǎn)化成二氧化硅；移除部分的該第二介電層，以暴露該電荷儲存堆棧結(jié)構(gòu)的第二 部分；移除暴露出的該電荷儲存堆棧結(jié)構(gòu)的該第二部分，以暴露該穿 隧介電膜；以及重復所述以上步驟，以形成多個分離的儲存塊。
7. 如權(quán)利要求6所述的存儲器元件的制造方法，其特征在于， 所述濕法刻蝕是使用熱磷酸作為刻蝕溶劑。
8. 如權(quán)利要求6所述的存儲器元件的制造方法，其特征在于， 暴露出的該電荷儲存堆棧結(jié)構(gòu)的該第二部分是利用反應式離子刻蝕 而移除。
9. 如權(quán)利要求6所述的存儲器元件的制造方法，其特征在于， 暴露出的該電荷儲存堆棧結(jié)構(gòu)的該第一部分的薄硅層是利用爐氧化 以及快速熱氧化中的其中之一而轉(zhuǎn)化為二氧化硅。
10. 如權(quán)利要求4所述的存儲器元件的制造方法，其特征在于， 該柵極材料為多晶硅、金屬以及多晶硅化物中的其中之一。
11. 如權(quán)利要求4所述的存儲器元件的制造方法，其特征在于， 該柵極結(jié)構(gòu)是利用光刻以及反應式離子刻蝕而形成。
12. 如權(quán)利要求1所述的存儲器元件的制造方法，其特征在于， 兩個儲存塊分離至少100埃的間距。
13. —種存儲器元件的制造方法，其特征在于，包括 提供一襯底；在該襯底上提供一穿隧介電膜；在該穿隧介電膜上方提供一電荷儲存堆棧結(jié)構(gòu)，其中該電荷儲存堆棧結(jié)構(gòu)包括一儲存數(shù)據(jù)層以及一薄硅層； 在該電荷儲存堆棧結(jié)構(gòu)上提供一氮化物層； 在該穿隧介電膜下方形成源極區(qū)以及漏極區(qū)； 利用刻蝕工藝分離該電荷儲存堆棧結(jié)構(gòu)，以形成多個儲存塊； 在該些分離的儲存塊以及該穿隧介電膜上，提供阻擋氧化物膜以及多晶硅層間介電層的其中之一； 覆蓋一柵極材料；以及利用光刻以及反應式離子刻蝕形成一柵極結(jié)構(gòu)。
14. 如權(quán)利要求13所述的存儲器元件的制造方法，其特征在于， 形成該些分離的儲存塊的方法包括利用濕法刻蝕，移除部分的該氮化物層，以暴露該電荷儲存堆 棧結(jié)構(gòu)的第一部分；利用氧化，將暴露出的該電荷儲存堆棧結(jié)構(gòu)的該第一部分的薄 硅層轉(zhuǎn)化成二氧化硅；移除部分的該氮化物層，以暴露該電荷儲存堆棧結(jié)構(gòu)的該第二 部分；移除暴露出的該電荷儲存堆棧結(jié)構(gòu)的該第二部分，以暴露該穿 隧介電膜；以及重復所述以上步驟，以形成多個分離的儲存塊。
15. 如權(quán)利要求13所述的存儲器元件的制造方法，其特征在于， 還包括完全移除所剩余的該氮化物層，以暴露剩余的該電荷儲存 堆棧結(jié)構(gòu)。
16. 如權(quán)利要求13所述的存儲器元件的制造方法，其特征在于，兩個儲存塊分離至少ioo埃的間距。
17. 如權(quán)利要求14所述的存儲器元件的制造方法，其特征在于，該濕法刻蝕是使用熱磷酸作為刻蝕溶劑。
18. —種存儲器單元，其特征在于，包括 一襯底；一穿隧介電膜，配置在該襯底上; 源極區(qū)以及漏極區(qū)，形成于該襯底中；以及多個分離的儲存塊，配置在每一對所述源極區(qū)與所述漏極區(qū)之 間，而每一個儲存塊包括儲存數(shù)據(jù)層以及二氧化硅層， 其中兩個儲存塊分離至少ioo埃之間距。
19. 如權(quán)利要求18所述的存儲器單元，其特征在于，還包括 阻擋氧化物膜以及多晶硅層間介電層其中之一；以及 一柵極材料層。
20. 如權(quán)利要求19所述的存儲器單元，其特征在于，該柵極材料 為多晶硅、金屬以及多晶硅化物中的其中之一。
21. 如權(quán)利要求18所述的存儲器單元，其特征在于，該儲存數(shù)據(jù) 層由導電材料以及具有電荷捕獲能力的介電材料中的其中之一制
全文摘要
本發(fā)明是一種非揮發(fā)性半導體存儲器元件以及其制造方法。存儲器元件包含襯底、襯底上的穿隧介電膜、形成在襯底中的源極區(qū)以及漏極區(qū)，以及在每一對源極區(qū)與漏極區(qū)之間的多個分離的儲存塊。每一儲存線塊包括儲存數(shù)據(jù)以及二氧化硅層。兩個儲存塊分離至少100的間距。
文檔編號H01L21/336GK101231957SQ200810002290
公開日2008年7月30日 申請日期2008年1月8日 優(yōu)先權(quán)日2007年1月8日
發(fā)明者盧棨彬, 吳家偉, 施彥豪, 薛銘祥, 謝榮裕, 賴二琨 申請人:旺宏電子股份有限公司