專利名稱：制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雙層多晶硅存儲器元件的制造方法，更確切地說，涉及制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法。
背景技術(shù)：
制造雙層多晶硅可改寫非揮發(fā)性存儲器，通常是在雙層多晶硅CMOS基礎(chǔ)上嵌入電學(xué)編程非揮發(fā)性存儲器。
該嵌入的電學(xué)可改寫非揮發(fā)性存儲器單元是以浮懸多晶硅柵電極疊加上控制柵電極的MOS晶體管作為非揮發(fā)性存儲器的基本單元結(jié)構(gòu)。該浮懸多晶硅柵電極和漏區(qū)有很大的重疊區(qū)域，在該重疊區(qū)域的厚柵氧化層(400A)中間專門設(shè)計有一個很薄(80A)的隧道穿透柵氧化層小窗口。
在使用非揮發(fā)性存儲器單元時，“寫入”方法(即電學(xué)編程方法)，是用特定的方法將電子注入進(jìn)浮懸多晶硅柵電極。一般用隧道穿透的方法注入電子，或者用熱電子注入方法將電子注入進(jìn)浮懸多晶硅柵電極。后面將要描述的按照本發(fā)明設(shè)計的存儲器單元是采用隧道穿透的方法進(jìn)行電子注入。
采用隧道穿透是在特定的電壓設(shè)置下(控制柵CG約12V，漏BN區(qū)接0V)使電子從MOS晶體管的漏端通過隧道穿透該80A的柵氧化層小窗口而注入進(jìn)浮懸多晶硅柵電極，從而改變該存儲器單元MOS晶體管的開啟電壓，由此也改變了該存儲器單元的“0”或者“1”狀態(tài)。
鑒于浮懸多晶硅柵的絕緣結(jié)構(gòu)，該存儲器單元的狀態(tài)哪怕在電源切斷以后也長期不會改變，除非把該狀態(tài)“擦除”掉。所謂“擦除”，就是將“寫入”操作中注入的浮懸多晶硅柵的電子用電學(xué)方法抽出。電子抽出的方法是通過將控制柵電極接地，在漏端加+12V電壓，讓浮懸多晶硅柵里的電子以隧道穿透的方式穿過存儲器單元MOS的晶體管的80A隧道穿透柵氧化層小窗口進(jìn)入漏電極，從而使該MOS晶體管回復(fù)到低開啟電壓狀態(tài)。
由于在“寫入”和“擦除”過程中需要用到12V以上的電壓，所以該嵌入式非揮發(fā)性存儲器綜合工藝技術(shù)除了要具備常規(guī)5V的MOS晶體管結(jié)構(gòu)外，在同一芯片上還必須設(shè)計出可以承受12V的高壓MOS晶體管結(jié)構(gòu)，包括生長厚度不同的高壓和低壓柵氧化層工藝，即DGO工藝。
但是，在通常制造非揮發(fā)性存儲器的工藝中，都為高壓(HV)MOS器件設(shè)計專門的HVN阱和HVP阱，為此在工藝中要多兩道光刻和離子注入的工序。這樣，使制造工藝變得非常復(fù)雜，一方面拉長了工藝周期，另一方面還增加了生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明的目的就是旨在提供一種制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法，通過改進(jìn)雙層多晶硅元器件的結(jié)構(gòu)來簡化工藝步驟，從而縮短工藝周期和降低生產(chǎn)成本。
根據(jù)本發(fā)明，提供一種制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法，包括以下步驟a)通過離子注入工藝在硅襯底上形成多個同時用作高壓MOS器件和低壓MOS器件的N阱和P阱；b)采用常規(guī)LOCOS工藝形成多個隔離區(qū)域，所述隔離區(qū)域與形成的阱的位置相符；c)對存儲器單元隧道注入?yún)^(qū)的區(qū)域進(jìn)行離子注入摻雜；d)用熱生長方法形成第一氧化層，用作所述存儲器單元的柵氧化層，并對所述第一氧化層上對應(yīng)所述存儲器單元隧道穿透窗口的區(qū)域進(jìn)行刻蝕，以形成隧道穿透窗口薄柵氧化層；e)在對應(yīng)所述存儲器單元的區(qū)域淀積第一多晶硅層，并刻蝕該第一多晶硅層以形成多晶硅浮柵，在需要時也可用作電容器的下電極；f)淀積一ONO介質(zhì)層，并刻蝕該ONO介質(zhì)層和所述第一氧化層；g)在對應(yīng)高壓MOS器件的區(qū)域形成第二氧化層用作所述高壓MOS器件的厚柵氧化層，而在對應(yīng)低壓MOS器件的區(qū)域形成第三氧化層用作所述低壓MOS器件的薄柵氧化層；
h)淀積第二多晶硅層并刻蝕該第二多晶硅層，以形成所述存儲器單元的控制柵和所述高壓及低壓MOS器件的邏輯柵，以及在需要時用作電容器的上電極；i)對所述存儲器單元和所述高壓及低壓MOS器件的源區(qū)和漏區(qū)進(jìn)行摻雜。
在步驟a)中，可以使用P型單晶硅片代替價格較高的外延片作為硅襯底。而所述存儲器單元為EEPROM單元。
在步驟c)中，使用硼離子進(jìn)行離子注入摻雜。且在該步驟中，所形成的第一氧化層為400A柵氧化層。在步驟d)中，所形成的隧道穿透窗口薄柵氧化層為80A柵氧化層。而在步驟f)中，所形成的第二氧化層為300A柵氧化層，所形成的第三氧化層為125A柵氧化層。
在形成的存儲器單元控制柵的結(jié)構(gòu)中，第二多晶硅層的面積與ONO介質(zhì)層的面積相同，且可以覆蓋多晶硅浮柵的面積。
與現(xiàn)有技術(shù)相比，在本發(fā)明制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法中，高壓MOS器件和低壓MOS器件采用相同的N阱和P阱，因此只需要一步離子注入工藝和光刻工藝就可以完成，簡化了工藝流程，縮短了工藝周期，降低了生產(chǎn)成本。


通過以下的附圖，本領(lǐng)域技術(shù)人員可以對本發(fā)明所述的方法有更深入的了解，其中圖1示出了根據(jù)本發(fā)明制造方法生產(chǎn)的雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的結(jié)構(gòu)；圖2所示的是用于制備本發(fā)明雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的硅襯底結(jié)構(gòu)圖；圖3所示的是形成N阱和P阱之后的硅襯底結(jié)構(gòu)圖；圖4所示的是采用LOCOS隔離工藝后形成的硅襯底結(jié)構(gòu)圖；圖5所示的是對存儲器單元的隧道注入?yún)^(qū)完成離子注入摻雜以及在整個硅襯底上形成第一柵氧化層之后的結(jié)構(gòu)圖；
圖6所示的是刻蝕第一氧化層以形成隧道穿透窗口薄柵氧化層之后的結(jié)構(gòu)圖；圖7所示的是完成多晶硅浮柵制作和ONO介質(zhì)層淀積之后的結(jié)構(gòu)圖；圖8所示的是刻蝕ONO介質(zhì)層并形成MOS器件高壓厚柵及低壓薄柵氧化層之后的結(jié)構(gòu)圖；圖9所示的是完成存儲器單元的控制柵和MOS器件的邏輯柵之后的結(jié)構(gòu)圖；圖10所示的是對存儲器單元和MOS器件的源區(qū)和漏區(qū)完成摻雜工藝之后的結(jié)構(gòu)圖；以及圖11所示的是根據(jù)本發(fā)明的一個實施例的生產(chǎn)工藝流程圖。
具體實施例方式
在以下結(jié)合上述附圖所進(jìn)行的詳細(xì)描述中，本發(fā)明的上述及其它特征、本質(zhì)和優(yōu)點都將變得更加明顯。
圖11所示的是根據(jù)本發(fā)明的一個實施例的生產(chǎn)工藝流程圖，在該圖中描繪了制造雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的工藝流程，其中最主要的特點就是高壓MOS器件和低壓MOS器件采用相同的N阱和P阱。而圖2-圖10詳細(xì)揭示了每一個工藝步驟之后的元件結(jié)構(gòu)圖。下面結(jié)合附圖2-11對該實施例的工藝流程進(jìn)行詳細(xì)的描述。
圖2所示的是用于制備本發(fā)明雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的硅襯底結(jié)構(gòu)圖。本發(fā)明采用P型單晶硅片202作為襯底材料來制造EEPROM單元也就是存儲器單元，以及高壓及低壓MOS器件。在該實施例中，列舉了5個器件，分別是存儲器單元104、高壓nMOS(HVnMOS)106、高壓pMOS(HVpMOS)108、低壓nMOS(LVnMOS)110和低壓pMOS(LVpMOS)112。
如圖11所示，在步驟1102，通過離子注入工藝在硅襯底上形成多個阱，同時用作高壓MOS器件106、108和低壓MOS器件110、112的N阱和P阱。該步驟完成之后的結(jié)構(gòu)圖如圖3所示，通過離子注入工藝在P型單晶硅片202上形成了多個阱，包括P阱302、304和N阱306、308。其中，用作高壓MOS器件的P阱302、N阱306和用作低壓MOS器件的P阱304和N阱308是各自對應(yīng)而相同的，即是采用相同的離子在同一個注入步驟中完成。從圖中還可以看到，HVMOS器件中的nMOS 106還與存儲器單元104共用一個P阱302。本發(fā)明中的HVMOS器件和LVMOS器件使用相同的離子注入形成各自的N阱和P阱，不同于現(xiàn)有技術(shù)中為HVMOS器件專門設(shè)計HVN阱和HVP阱，因此省略了對于HVN和HVP阱的離子注入以及光刻的工藝，縮短了工藝周期，還降低了成本。
接下來，如圖11中的步驟1104，采用LOCOS工藝形成多個隔離區(qū)域，所述隔離區(qū)域與形成的阱的位置相符。該步驟完成之后的結(jié)構(gòu)圖如圖4所示，采用LOCOS工藝在步驟1102得到的元件上形成四個區(qū)域402a～402d。區(qū)域402a和402c都對應(yīng)P阱302和304，用于分別制造EEPROM單元104及HVnMOS器件106和邏輯nMOS器件110(LVMOS器件)，區(qū)域402b和402d都對應(yīng)N阱306和308，用于分別制造HVpMOS器件108和邏輯pMOS器件112(LVMOS器件)。熟悉本領(lǐng)域的技術(shù)人員應(yīng)該理解，上述的幾個區(qū)域以及對應(yīng)要制造的元件是用來說明本發(fā)明而不起到任何限制作用，使用本發(fā)明的原理來制造其它的元件不應(yīng)該被理解為超出本發(fā)明的范圍之外。
回到圖11，在步驟1106，對對應(yīng)存儲器單元隧道注入?yún)^(qū)的區(qū)域進(jìn)行離子注入摻雜。如上所述地，在本實施例中，所述的存儲器單元為EEPROM單元，再參考圖5，對對應(yīng)EEPROM單元104中的隧道注入?yún)^(qū)的區(qū)域114，進(jìn)行離子注入摻雜。在本實施例中，使用砷離子進(jìn)行離子注入摻雜，圖5中該區(qū)域標(biāo)示為BN區(qū)域。
接著，在步驟1108，用熱生長方法形成第一氧化層，用作所述存儲器單元的柵氧化層，并對所述第一氧化層上對應(yīng)所述存儲器單元隧道穿透窗口的區(qū)域進(jìn)行刻蝕，以形成隧道穿透窗口薄柵氧化層。參考圖5，用熱生長方法形成第一氧化層502，用作EEPROM單元104的柵氧化層，該柵氧化層為400A柵氧化層。然后參見圖6，對所述第一氧化層502上對應(yīng)EEPROM單元104隧道穿透窗口的區(qū)域114進(jìn)行刻蝕，以形成隧道穿透窗口薄柵氧化層602，該薄柵氧化層602為80A柵氧化層。
仍舊回到圖11，在步驟1110，在對應(yīng)所述存儲器單元的區(qū)域淀積第一多晶硅層，并刻蝕該第一多晶硅層以形成多晶硅浮柵。參見圖7，在對應(yīng)EEPROM單元104的區(qū)域淀積第一多晶硅層702，并對其進(jìn)行刻蝕以形成多晶硅浮柵704。
在步驟1112，淀積一ONO復(fù)介質(zhì)層，并刻蝕EEPROM單元以外的該ONO介質(zhì)層和所述第一氧化層。如圖7所示，在該多晶硅浮柵704和其它區(qū)域上都淀積一ONO介質(zhì)層706。接著參見圖8，刻蝕該介質(zhì)層706以除去其對應(yīng)HVnMOS器件106、HVpMOS器件108、邏輯nMOS器件110和邏輯pMOS器件112的部分。同時，還一起除去第一柵氧化層502對應(yīng)上述HVnMOS器件106、HVpMOS器件108、邏輯nMOS器件11O和邏輯pMOS器件112的部分。
回到圖11，在步驟1114，在對應(yīng)高壓MOS器件的區(qū)域形成第二柵氧化層用作所述高壓MOS器件的厚柵氧化層，而在對應(yīng)低壓MOS器件的區(qū)域用DGO方法形成第三柵氧化層用作所述低壓MOS器件的薄柵氧化層。仍舊參見圖8，在完成了對ONO介質(zhì)層706的刻蝕以及對第一氧化層502的除去步驟之后，在對應(yīng)HVMOS器件的區(qū)域106和108，也就是區(qū)域402a和402b形成第二氧化層802，用作HVMOS器件的厚柵氧化層；而在對應(yīng)LVMOS器件的區(qū)域110和112，也就是區(qū)域402c和402d形成第三氧化層804，用作LVMOS器件的薄柵氧化層。由于在“寫入”和“擦除”過程中需要用到12V以上的電壓，本發(fā)明制造的嵌入式非揮發(fā)性存儲器除了要具備常規(guī)5V的MOS晶體管結(jié)構(gòu)外，還必須設(shè)計出可以承受12V的高壓MOS晶體管結(jié)構(gòu)，因此在本步驟中包括了生長厚度不同的高壓和低壓柵氧化層工藝，即DGO工藝。其中的厚柵氧化層802為300A柵氧化層，而薄柵氧化層804為125A柵氧化層。
仍舊回到圖11，在步驟1116，淀積第二多晶硅層并刻蝕該第二多晶硅層，以形成所述存儲器單元的控制柵和所述高壓及低壓MOS器件的邏輯柵。參見圖9，首先淀積第二多晶硅層902，接著刻蝕該第二多晶硅層902，以形成EEPROM單元的控制柵和HVnMOS 106、HVpMOS 108、邏輯nMOS110和邏輯pMOS 112的硅柵(邏輯柵)。
接著在步驟1118，對所述存儲器單元和所述高壓及低壓MOS器件的源區(qū)和漏區(qū)進(jìn)行摻雜。參見圖10，在完成對EEPROM單元104的控制柵和MOS器件的邏輯柵的制作之后，對EEPROM單元104、HVnMOS 106、HVpMOS 108、邏輯nMOS 110和邏輯pMOS 112的源區(qū)和漏區(qū)進(jìn)行摻雜工藝，從而完成對雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的制作。當(dāng)然在這之后還需要進(jìn)行金屬布線，但該部分并不是本發(fā)明的設(shè)計所在，金屬布線就采用現(xiàn)有技術(shù)所使用的方法，這里就不再詳細(xì)描述。
通過圖11所揭示的工藝流程，完成了對雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的制作。圖1所示的就是根據(jù)上述方法生產(chǎn)的雙層多晶硅電學(xué)可改寫非揮發(fā)性存儲器的芯片結(jié)構(gòu)。從圖中可以看到，區(qū)域402a最終形成了EEPROM單元104及HVnMOS器件106，其中在EEPROM單元104設(shè)計有隧道穿透柵氧化層窗口114。在區(qū)域402b最終形成了HVpMOS器件108，在區(qū)域402c最終形成了邏輯nMOS器件110，在區(qū)域402d最終形成了邏輯pMOS器件112。其中的高壓MOS器件和低壓MOS器件使用相同的P阱和N阱，因此簡化了制造的工藝，縮短周期，同時降低成本。
此外，本發(fā)明還可采用的高壓MOS器件LDD結(jié)構(gòu)和離子注入配方，從而使上述的技術(shù)效果更加明顯。當(dāng)然，如果采用高壓器件專門的離子注入配方的話，步驟會略微多于上面所描述的實施例。
本發(fā)明的制造方法可以和雙層多晶硅CMOS數(shù)模混合集成電路制造技術(shù)完全匹配，從而使得該存儲器制造技術(shù)對不同客戶的相容性和靈活性增加，同時也大幅度降低了成本。
雖然通過上述實施例對本發(fā)明的制造方法進(jìn)行了詳細(xì)描述，但是該實施例只是示例的作用，而不是限定的作用。本領(lǐng)域技術(shù)人員從以上的描述，可以在不脫離權(quán)利要求所要求保護(hù)范圍的前提下作出任何添加或改動。
權(quán)利要求
1.一種制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法，包括以下步驟a)通過離子注入工藝在硅襯底上形成多個同時用作高壓MOS器件和低壓MOS器件的N阱和P阱；b)采用常規(guī)LOCOS工藝形成多個隔離區(qū)域，所述隔離區(qū)域與形成的阱的位置相符；c)對存儲器單元隧道注入?yún)^(qū)的區(qū)域進(jìn)行離子注入摻雜；d)用熱生長方法形成用作所述存儲器單元的第一層厚柵氧化層，并對所述厚柵氧化層上對應(yīng)所述存儲器單元隧道穿透窗口的區(qū)域進(jìn)行刻蝕，以形成隧道穿透窗口薄柵氧化層；e)淀積第一多晶硅層，并刻蝕該第一多晶硅層以形成存儲器單元的多晶硅浮柵，以及在需要時用作電容器的下電極；f)淀積ONO介質(zhì)層，并刻蝕掉該存儲器單元和電容器單元以外所有的ONO介質(zhì)層和厚氧化層；g)在對應(yīng)高壓MOS器件的區(qū)域形成第二氧化層用作所述高壓MOS器件的厚柵氧化層，而在對應(yīng)低壓MOS器件的區(qū)域形成第三氧化層用作所述低壓MOS器件的薄柵氧化層；h)淀積第二多晶硅層并刻蝕該第二多晶硅層，以形成所述存儲器單元的控制柵和所述高壓及低壓MOS器件的邏輯柵以及在需要時用作電容器的上電極；i)對所述存儲器單元和所述高壓及低壓MOS器件的源區(qū)和漏區(qū)進(jìn)行摻雜。
2.如權(quán)利要求1所述的方法，其特征在于，在步驟a)中，使用P型單晶硅片作為硅襯底。
3.如權(quán)利要求1所述的方法，其特征在于，在步驟a)中，所述存儲器單元為EEPROM單元。
4.如權(quán)利要求1所述的方法，其特征在于，在步驟c)中，使用硼離子進(jìn)行離子注入摻雜。
5.如權(quán)利要求1所述的方法，其特征在于，在步驟c)中，所形成的第一氧化層為400A柵氧化層。
6.如權(quán)利要求1所述的方法，其特征在于，在步驟d)中，所形成的隧道穿透窗口薄柵氧化層為80A柵氧化層。
7.如權(quán)利要求1所述的方法，其特征在于，在步驟f)中，所形成的第二氧化層為300A柵氧化層，所形成的第三氧化層為125A柵氧化層。
8.如權(quán)利要求1所述的方法，其特征在于，在形成的存儲器單元控制柵的結(jié)構(gòu)中，第二多晶硅層的面積與ONO介質(zhì)層的面積相同，且可以覆蓋多晶硅浮柵的面積。
全文摘要
本發(fā)明提供一種制造雙層多晶硅可改寫非揮發(fā)性存儲器的方法，包括以下步驟形成低、高壓MOS器件的N阱和P阱；形成多個隔離區(qū)域；在存儲器單元隧道注入?yún)^(qū)進(jìn)行離子注入摻雜；形成存儲器單元的柵氧化層，形成存儲器單元的隧道穿透窗口薄柵氧化層；形成多晶硅浮柵及電容器的下電極；淀積ONO復(fù)介質(zhì)層并刻蝕；在對應(yīng)高壓MOS器件的區(qū)域重新形成厚柵氧化層，在對應(yīng)低壓MOS器件的區(qū)域形成其薄柵氧化層；淀積第二層多晶硅，并刻蝕形成存儲器單元的控制柵和高、低壓MOS器件的邏輯柵以及電容器的上電極；對存儲器單元和高、低壓MOS器件的源區(qū)和漏區(qū)進(jìn)行摻雜。通過上述方法，高壓及低壓MOS器件合用相同的P阱和N阱，從而簡化了工藝。
文檔編號H01L21/8239GK1719595SQ20041005267
公開日2006年1月11日 申請日期2004年7月9日 優(yōu)先權(quán)日2004年7月9日
發(fā)明者高明輝 申請人:上海先進(jìn)半導(dǎo)體制造有限公司