專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及一種具有將導(dǎo)體埋入形成在絕緣膜上的孔狀圖形或槽狀圖形中的結(jié)構(gòu)的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體裝置的大規(guī)模高集成化，配線的設(shè)計(jì)標(biāo)準(zhǔn)也隨著時(shí)代而不斷被細(xì)化。在現(xiàn)有技術(shù)中，配線層是在堆積配線材料之后，通過(guò)利用平版印刷術(shù)(lithography)及干腐蝕法(dry etching)制作布線圖形而形成，但隨著時(shí)代的進(jìn)步，在技術(shù)上開(kāi)始出現(xiàn)限制。因此，作為代替現(xiàn)有技術(shù)的配線層的形成工藝的新的形成工藝，常常利用被稱作所謂鑲嵌工藝的方法，即在層間絕緣膜上形成槽狀圖形(pattern)或孔狀圖形之后，將配線材料埋入該槽或孔內(nèi)。鑲嵌工藝，可以很容易地利用反應(yīng)性蝕刻比較困難的銅等低電阻材料形成配線層，在形成具有微細(xì)圖形的低電阻的配線層方面非常有效。
鑲嵌工藝，以應(yīng)用于通常的配線層為代表，用于形成各種結(jié)構(gòu)。例如，在特開(kāi)2000-124403號(hào)公報(bào)中，公開(kāi)了利用鑲嵌工藝的電感器及其制造方法。
下面，以具有電感器的半導(dǎo)體裝置為例，對(duì)利用鑲嵌工藝的現(xiàn)有技術(shù)的半導(dǎo)體裝置進(jìn)行說(shuō)明。圖35是表示現(xiàn)有技術(shù)的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖36是表示現(xiàn)有技術(shù)的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖。此外，圖36是表示圖35的(b)中的A-A′剖視圖。
在基板300上形成有侵蝕阻擋膜302和層間絕緣膜304。在層間絕緣膜304和侵蝕阻擋膜302上形成有配線槽308。在配線槽308內(nèi)形成具有防擴(kuò)散膜310和銅膜312的配線層314。
在埋入了配線層314的層間絕緣膜304上，形成有侵蝕阻擋膜316和層間絕緣膜318。在層間絕緣膜318和侵蝕阻擋膜316上，形成有達(dá)到配線層314的槽狀的通路孔(ビアホ一ル)326。在層間絕緣膜318上形成有侵蝕阻擋膜320和層間絕緣膜322。在層間絕緣膜322及侵蝕阻擋膜320上，形成配線槽332。在通路孔326內(nèi)及配線槽332內(nèi)，形成具有防擴(kuò)散膜334和銅膜336、與配線層314連接的配線層338。
在埋入了配線層338的層間絕緣膜322上，形成侵蝕阻擋膜340及層間絕緣膜342。在層間絕緣膜342及侵蝕阻擋膜340上，形成達(dá)到配線層338的槽狀的通路孔348。在層間絕緣膜342上形成侵蝕阻擋膜344及層間絕緣膜346。在層間絕緣膜346及侵蝕阻擋膜344上，形成配線槽350。在通路孔348內(nèi)及配線槽350內(nèi)，形成具有防擴(kuò)散膜352和銅膜354、與配線層338連接的配線層356。
這里，各配線層314、338、356，如圖35的(a)所示，以在平面上呈螺旋的方式形成，構(gòu)成所謂的螺旋電感器。如圖35的(b)所示，配線層338、356具有埋入到沿其延伸方向形成的多個(gè)槽狀圖形(通路孔326、348)內(nèi)的通路部(ビア)、以及形成在通路部上的主配線部。這樣，在形成埋入到槽狀圖形中的通路部的同時(shí)，將多個(gè)配線層疊層，由此可以構(gòu)成配線電阻小的電感器。
如上所述，利用以銅為主體的配線層，進(jìn)而將該配線層疊層，從而可以構(gòu)成配線電阻小的電感器。而另一方面，銅配線比現(xiàn)有技術(shù)中使用的鋁配線的腐蝕性大，并且，引線接合比較困難，所以，作為最上層的配線層并不理想。
基于這一觀點(diǎn)，本申請(qǐng)的發(fā)明人研究了用鋁配線作為最上層的配線層，利用這種鋁配線構(gòu)成電感器的新的結(jié)構(gòu)。但是發(fā)現(xiàn)，在用鋁配線構(gòu)成電感器時(shí)，會(huì)產(chǎn)生只用銅配線形成電感器時(shí)不存在的新的課題。
圖37是沿圖35的(b)中的B-B′線的剖面的簡(jiǎn)略剖視圖。如圖37所示，代替配線層356，在形成埋入到通路孔348、具有勢(shì)壘金屬層358和鎢膜360的接觸插頭362，以及形成在埋入了接觸插頭362的層間絕緣膜342上、具有氮化鈦膜368/鋁膜366/氮化鈦膜364的疊層結(jié)構(gòu)的配線層370的情況下，在通路孔348的圖形拐角部會(huì)產(chǎn)生接觸插頭362的埋入不良(參照?qǐng)D37的A部及B部)。
此外，在鄰接地形成槽狀的通路孔348的情況下，在最外周的通路孔348的圖形拐角部，在層間絕緣膜342上會(huì)產(chǎn)生龜裂(參照?qǐng)D37的C部)。此外，在配線層338，在通路孔326的圖形拐角部也會(huì)產(chǎn)生配線層338的埋入不良(參照?qǐng)D37的D部)。
接觸插頭的埋入不良，在形成上層配線層時(shí)，會(huì)成為勢(shì)壘金屬層及鋁膜的附著性惡化，或者將高低差復(fù)制到上層配線的表面上等的原因(參照?qǐng)D37的A部、B部及E部)。上層配線層的成膜不良，會(huì)在接觸插頭與配線層的連接部產(chǎn)生電性能差的部分。
此外，層間絕緣膜的龜裂會(huì)成為引發(fā)銅從下層配線層擴(kuò)散的原因。在圖37所示的結(jié)構(gòu)的情況下，利用由防擴(kuò)散膜和硅氮化膜構(gòu)成的侵蝕阻擋膜防止銅向?qū)娱g絕緣膜中的擴(kuò)散。但是，當(dāng)層間絕緣膜上產(chǎn)生龜裂時(shí)，防擴(kuò)散膜及侵蝕阻擋膜的防擴(kuò)散效果惡化。由于銅在一定溫度下，會(huì)容易地?cái)U(kuò)散到硅氮化膜中去，所以在不同電位配線存在于附近時(shí)，會(huì)成為配線層之間的耐電壓惡化的原因。此外，在龜裂部，銅露出到界面部分，若流過(guò)過(guò)大的電流，會(huì)成為耐電遷移性惡化的原因。
此外，對(duì)于接觸插頭的埋入不良，連接半導(dǎo)體基板和第一層配線層的接觸插頭的情況也一樣。例如，如圖38所示，在具有形成雜質(zhì)擴(kuò)散層402的硅基板400；在硅基板上依次形成的絕緣膜404、406、408、410；埋入于絕緣膜404、406中，由勢(shì)壘金屬層412及鎢膜414構(gòu)成的接觸插頭416；埋入于絕緣膜408、410，由防擴(kuò)散膜418及銅膜420構(gòu)成的配線層422的半導(dǎo)體裝置中，在將接觸插頭416形成在槽狀的通路孔內(nèi)的情況下，在其拐角部，會(huì)產(chǎn)生和圖37的A部和B部一樣的埋入不良。
此外，對(duì)于適用上述配線結(jié)構(gòu)情況下的課題，以電感器為例進(jìn)行了說(shuō)明，但不僅是在適用于電感器的情況，在形成使用槽狀的通路圖形(ビアパタ一ン)的其它結(jié)構(gòu)時(shí)也會(huì)發(fā)生同樣的不良。例如，在將槽狀的通路圖形用于耐濕環(huán)等的情況下，上述不良成為招致耐濕性惡化的原因。特別是，在圍繞冗余電路用的熔絲區(qū)域而配置的耐濕環(huán)中，由于產(chǎn)生龜裂側(cè)位于基片的內(nèi)部側(cè)，所以，其影響極大。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體裝置及其制造方法，該半導(dǎo)體裝置是具有將導(dǎo)體埋入到形成在絕緣膜上的孔狀圖形及槽狀圖形中的結(jié)構(gòu)，可以防止埋入的導(dǎo)體的埋入不良及由此而產(chǎn)生的絕緣膜的龜裂。
本申請(qǐng)的發(fā)明人深入研究造成埋入的導(dǎo)體的埋入不良及層間絕緣膜的龜裂的原因，結(jié)果發(fā)現(xiàn)，這些不良起因于在槽狀通路圖形的彎曲部的圖形尺寸和孔狀通路圖形的圖形尺寸不同。下面，對(duì)產(chǎn)生接觸插頭的埋入不良及層間絕緣膜的龜裂的原因進(jìn)行具體地說(shuō)明。
通常，電感器及耐濕環(huán)等采用槽狀通路的結(jié)構(gòu)體，與基片內(nèi)部的配線層同時(shí)形成。這時(shí)，槽狀通路圖形與接觸孔及通路孔等孔狀通路圖形同時(shí)形成。
圖1(a)和圖1(b)是表示電感器元件部和通常的內(nèi)部配線部的設(shè)計(jì)圖案上的平面圖。圖1(a)是電感器元件部的部分平面圖，圖1(b)是內(nèi)部配線部的部分平面圖。
在圖1(a)和圖1(b)中，表示出襯底配線層的圖形、和形成于該配線層上的接觸插頭的圖形。在電感器元件部，沿著配線層10的延伸方向，形成例如4條槽狀的通路圖形12。在內(nèi)部配線部，形成達(dá)到配線層14的矩形的通路孔16。一般地，用于耐濕環(huán)及電感器等的槽狀通路圖形，大多設(shè)計(jì)成與內(nèi)部電路圖形具有相同的寬度或直徑。在圖1(a)和圖1(b)所示的設(shè)計(jì)圖案中，也設(shè)計(jì)成槽狀通路圖形的寬度與通路孔的寬度(直徑)具有相同的寬度。
但是，在孔狀通路圖形和槽狀通路圖形，為了獲得設(shè)計(jì)圖形的尺寸，所需的恰當(dāng)?shù)钠毓饬渴遣煌摹Ｒ虼?，在同時(shí)形成孔狀通路圖形和槽狀通路圖形的情況下，即使在設(shè)計(jì)數(shù)據(jù)上令孔狀通路圖形的寬度和槽狀通路圖形的寬度相等，制成后的尺寸也會(huì)產(chǎn)生差異。
當(dāng)使用將孔狀通路圖形形成為設(shè)計(jì)值的恰當(dāng)?shù)钠毓饬恳矊?duì)槽狀通路圖形曝光時(shí)，對(duì)于槽狀通路圖形，成為大于恰當(dāng)?shù)钠毓饬康钠毓鈼l件，槽狀通路圖形比設(shè)計(jì)值寬。進(jìn)而，在槽狀通路圖形的拐角部，由于曝光時(shí)的光線由彎曲的兩個(gè)方向進(jìn)入，所以寬度變寬的程度進(jìn)一步加大。
圖2(a)和圖2(b)是在考慮到上述圖形尺寸偏移而描繪出的利用圖1(a)和圖1(b)所示的設(shè)計(jì)數(shù)據(jù)在晶片上形成圖形時(shí)加工完成的圖象的平面圖。圖2(a)是電感器元件部的部分平面圖，圖2(b)是內(nèi)部配線部的部分平面圖。如圖所示，即使采用圖1(a)和圖1(b)所示的矩形圖形的情況下，制成的圖形的拐角部，由于鄰近效應(yīng)，會(huì)帶有圓形。所以制成的尺寸也與圖形的形狀不同。例如，在設(shè)計(jì)尺寸中，通路孔16的直徑為0.50μm，槽狀通路圖形12的寬度為0.50μm時(shí)，而在晶片上制成的尺寸，通路孔16的直徑為0.50μm，槽狀通路圖形的寬度為0.55μm。這時(shí)，槽狀通路圖形的拐角部的設(shè)計(jì)尺寸為0.71μm(0.50μm× )，而制成的尺寸為0.80μm。
圖3是對(duì)于實(shí)際的晶片，利用掃描電子顯微鏡將電感器元件部攝影的圖示。如圖3中的(a)、(b)所示，槽狀通路圖形在直行的部位和以135度的角度彎曲的部位，沒(méi)有發(fā)生埋入不良。但是，在槽狀通路圖形以90度的角度彎曲的部位，如圖3中的(c)、(d)所示，發(fā)生了槽狀通路的埋入不良。此外，如圖3中的(e)、(f)所示，在最外周的槽狀通路圖形的拐角部外側(cè)，在層間絕緣膜上發(fā)生龜裂。
考慮到上述現(xiàn)象，槽狀通路的埋入不良，可以認(rèn)為是由于上述這樣的圖形尺寸偏移引起的。即，當(dāng)使接觸插頭的形成條件對(duì)應(yīng)于通路孔16而最佳化時(shí)，在槽狀通路圖形的拐角部埋入就會(huì)不充分。
此外，對(duì)于在層間絕緣膜上發(fā)生龜裂的原因，根據(jù)本申請(qǐng)的發(fā)明人的研究而確認(rèn)以下的現(xiàn)象。(1)發(fā)生龜裂的部位，是最外周的槽狀通路圖形的拐角部外側(cè)。(2)在槽狀通路的埋入充分的情況下，在層間絕緣膜上不發(fā)生龜裂。(3)在沒(méi)有襯底銅配線的情況下(例如為鋁配線的情況)，即使發(fā)生槽狀通路的埋入不良，層問(wèn)絕緣膜上也不發(fā)生龜裂。考慮到這些情況，可以認(rèn)為，層問(wèn)絕緣膜的龜裂，是下層的銅配線與上層的鎢插頭之間的熱膨脹系數(shù)的差異引起的。可以認(rèn)為，這些層間的熱膨脹系數(shù)的差異產(chǎn)生向圖形的拐角部的內(nèi)側(cè)方向的拉伸應(yīng)力，由埋入不良引起的空洞部分促使鎢插頭收縮，在圖形的拐角部的層間絕緣膜上產(chǎn)生龜裂。
從而，為了防止層間絕緣膜的龜裂，可以采取不產(chǎn)生槽狀通路的埋入不良的任何一種措施。而為了防止槽狀通路的埋入不良，可以考慮(1)在圖形上采取措施，(2)將工藝最佳化。
如前面所述，槽狀通路的埋入不良的主要原因，可以認(rèn)為是槽狀通路圖形的尺寸偏移。從而，對(duì)于上述(1)，可以考慮在圖形上采取以下各種措施，即，考慮到孔狀通路圖形與槽狀通路圖形的制成尺寸的差異而規(guī)定設(shè)計(jì)圖形的尺寸；加大槽狀通路圖形的彎曲角度；選擇性地縮小槽狀通路圖形的拐角部的寬度；在槽狀通路圖形上不設(shè)置彎曲部等。僅從防止層間絕緣膜的龜裂的觀點(diǎn)出發(fā)，可以至少對(duì)最外周的槽狀通路圖形采取上述在圖形上所采取的措施。此外，對(duì)于(2)，可以考慮增加將接觸插頭埋入的鎢膜的膜厚，將槽狀通路圖形完全埋入。
上述在圖形上采取的措施，也可以應(yīng)用于位于槽狀通路的下層的銅配線的圖形。在鑲嵌配線的情況下，容易產(chǎn)生拐角部的埋入不良，與槽狀通路的情況一樣。
即，上述目的是通過(guò)下述半導(dǎo)體裝置來(lái)達(dá)到的，所述半導(dǎo)體裝置，其特征為，包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；在埋入有前述第一配線層的前述第一絕緣膜上所形成的第二絕緣膜；形成在前述第一配線層上的第二絕緣膜上、具有向直角方向彎曲的槽狀圖形的槽狀通路；以及填充到前述槽狀通路內(nèi)的第一埋入導(dǎo)體。
此外，上述目的是通過(guò)下述半導(dǎo)體裝置來(lái)達(dá)到的，所述半導(dǎo)體裝置，其特征為，包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜，該第一配線層具有向直角方向彎曲的圖形在埋入有前述第一配線層的前述第一絕緣膜上所形成的第二絕緣膜；形成在前述第一配線層上的前述第二絕緣膜上、具有槽狀圖形的槽狀通路；填充到前述槽狀通路內(nèi)的第一埋入導(dǎo)體，前述槽狀通路在前述圖形的拐角部是不連續(xù)的。
此外，上述目的是通過(guò)以下的半導(dǎo)體裝置的制造方法來(lái)達(dá)到的，該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；形成在埋入有前述第一配線層的前述第一絕緣膜上、具有開(kāi)口至前述第一配線層上的槽狀通路和孔狀通路的第二絕緣膜，其中，在前述第二絕緣膜上形成前述槽狀通路和前述孔狀通路時(shí)，采用前述槽狀通路的設(shè)計(jì)圖案上的寬度比前述孔狀通路的設(shè)計(jì)圖案上的寬度窄的掩模圖形來(lái)形成前述孔狀通路和前述槽狀通路。
此外，上述目的是通過(guò)以下的半導(dǎo)體裝置的制造方法來(lái)達(dá)到的，該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；形成在埋入有前述第一配線層的前述第一絕緣膜上、具有開(kāi)口至前述第一配線層上的槽狀通路和孔狀通路、以及分別埋入到前述槽狀通路及前述孔狀通路中的埋入導(dǎo)體的第二絕緣膜，其中，在形成前述埋入導(dǎo)體時(shí)，在考慮到前述槽狀通路的最大寬度的基礎(chǔ)上設(shè)定構(gòu)成前述埋入導(dǎo)體的導(dǎo)電膜的堆積膜厚，由前述埋入導(dǎo)體填充前述孔狀通路及前述槽狀通路。


圖1(a)、圖1(b)是表示電感器元件部和通常的內(nèi)部配線部的設(shè)計(jì)圖案上的圖形的平面圖；圖2(a)、圖2(b)是表示電感器元件部和通常的內(nèi)部配線部的在晶片上的圖形的制成圖象的平面圖；圖3是表示利用掃描電子顯微鏡對(duì)電感器元件部進(jìn)行攝影的結(jié)果的圖示；圖4是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的設(shè)計(jì)圖案上的平面圖；圖5是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖(其一)；圖6是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖(其二)；圖7(a)～圖7(c)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之一)；圖8(a)～圖8(c)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(二)；圖9(a)～圖9(b)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之三)；圖10(a)～圖10(b)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之四)；圖11(a)～圖11(b)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之五)；圖12(a)～圖12(b)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之六)；圖13(a)～圖13(b)是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之七)；
圖14是表示根據(jù)本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之八)；圖15是表示根據(jù)本發(fā)明的第二種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖；圖16是表示根據(jù)本發(fā)明的第二種實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖；圖17是表示根據(jù)本發(fā)明的第三種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖；圖18是表示根據(jù)本發(fā)明的第四種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖；圖19是表示根據(jù)本發(fā)明的第五種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖20是表示根據(jù)本發(fā)明的第五種實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖21是表示根據(jù)本發(fā)明的第六種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖22是表示根據(jù)本發(fā)明的第六種實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖(之一)；圖23是表示根據(jù)本發(fā)明的第六種實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖(之二)；圖24是表示根據(jù)本發(fā)明的第七種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖25是表示根據(jù)本發(fā)明的第七種實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖26是表示根據(jù)本發(fā)明的第八種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略平面圖；圖27(a)、圖27(b)是表示根據(jù)本發(fā)明的第八種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之一)；圖28(a)、圖28(b)是表示根據(jù)本發(fā)明的第八種實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖(之二)；
圖29(a)～圖29(c)是說(shuō)明接觸插頭的埋入不良產(chǎn)生的原因的圖示；圖30(a)～圖30(c)是說(shuō)明防止接觸插頭的埋入不良的制造工序上的方案的圖示；圖31是表示根據(jù)本發(fā)明的第九種實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖；圖32是表示根據(jù)本發(fā)明的第九種實(shí)施形式的其它例子的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖；圖33是表示根據(jù)本發(fā)明的變形實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖(之一)；圖34是表示根據(jù)本發(fā)明的變形實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖(之二)；圖35是表示具有電感器的現(xiàn)有技術(shù)的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖36是表示具有電感器的現(xiàn)有技術(shù)的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖；圖37是表示本申請(qǐng)的發(fā)明人設(shè)想的新的結(jié)構(gòu)及其課題的簡(jiǎn)略剖視圖；圖38是表示現(xiàn)有技術(shù)的半導(dǎo)體裝置中的課題的簡(jiǎn)略剖視圖。
具體實(shí)施例方式
第一種實(shí)施形式下面，利用圖4至圖14說(shuō)明本發(fā)明的第一種實(shí)施形式的半導(dǎo)體裝置及其制造方法。
圖4是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的設(shè)計(jì)圖案上的平面圖，圖5及圖6是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖，圖7至圖14是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的制造方法的工序的剖視圖。
首先，利用圖4至圖6說(shuō)明根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)。其中，圖4中的(a)表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的內(nèi)部電路區(qū)域的在設(shè)計(jì)圖案上的部分平面圖，圖4中的(b)表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的槽狀通路圖形形成區(qū)域的在設(shè)計(jì)圖案上的部分平面圖。此外，圖5是沿圖4中的(a)的A-A′線剖面的的半導(dǎo)體裝置的簡(jiǎn)略剖視圖，圖6是沿圖4中的(b)的B-B′線剖面的半導(dǎo)體裝置的簡(jiǎn)略剖視圖。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，具有內(nèi)部電路區(qū)域和槽狀通路圖形形成區(qū)域。這里，所謂內(nèi)部電路區(qū)域是指包含經(jīng)由通路孔(孔狀通路)連接上下配線層的結(jié)構(gòu)的通常的元件區(qū)域。此外，所謂槽狀通路圖形形成區(qū)域，是指利用槽狀的通路孔的結(jié)構(gòu)體形成的區(qū)域，例如電感器元件部，熔絲電路以及基片周緣等的耐濕環(huán)形成區(qū)域等。圖4中的(b)是將槽狀通路圖形的拐角部抽取出來(lái)進(jìn)行描繪，槽狀通路圖形分別沿紙面的上方及左方延伸形成。
在基板20上，形成侵蝕阻擋膜22和層間絕緣膜24。本申請(qǐng)的說(shuō)明書(shū)中所謂的基板20，不僅是指半導(dǎo)體基板本身，也包含形成晶體管等半導(dǎo)體元件的半導(dǎo)體基板。也可以在基板上進(jìn)一步形成一層以上的配線層。
在層間絕緣膜24及侵蝕阻擋膜22上形成配線槽28。在配線槽28內(nèi)，形成具有防擴(kuò)散膜30a和銅膜32的配線層34。
在埋入了配線層34的層間絕緣膜24上，形成侵蝕阻擋膜36及層間絕緣膜38。在內(nèi)部電路區(qū)域的層間絕緣膜38及侵蝕阻擋膜36上，如圖4中的(a)及圖5所示，形成達(dá)到配線層34的通路孔46。在槽狀通路圖形形成區(qū)域的層間絕緣膜38及侵蝕阻擋膜36上，如圖4中的(b)及圖6所示，形成槽狀通路孔46a。在層間絕緣膜38上，形成侵蝕阻擋膜40和層間絕緣膜42。在層間絕緣膜42及侵蝕阻擋膜40上形成配線槽52。在通路孔46、46a內(nèi)以及配線槽52內(nèi)形成具有防擴(kuò)散膜54a和銅膜56的、連接配線層34的配線層58。
在埋入了配線層58的層間絕緣膜42上，形成侵蝕阻擋膜60及層間絕緣膜62。在內(nèi)部電路區(qū)域的層間絕緣膜62及侵蝕阻擋膜60上，如圖4中的(a)及圖5所示，形成達(dá)到配線層58的通路孔66。在槽狀通路圖形形成區(qū)域的層間絕緣膜62及侵蝕阻擋膜60上，如圖4中的(b)及圖6所示，形成槽狀通路孔66a。在通路孔66內(nèi)，形成具有勢(shì)壘金屬層68a及鎢膜70的接觸插頭72。在通路孔66內(nèi)，形成具有勢(shì)壘金屬層68a及鎢膜70的槽狀接觸插頭72a。
在埋入了接觸插頭72、72a的層間絕緣膜62上，形成具有氮化鈦膜78/鋁膜76/氮化鈦膜74的疊層結(jié)構(gòu)的配線層82。在形成配線層82的層間絕緣膜膜62上，形成具有硅氧化膜84和硅氮化膜86的覆蓋膜。
這里。本實(shí)施形式的半導(dǎo)體裝置，其主要特征為，在設(shè)計(jì)上的圖形尺寸中，孔狀通路孔66的直徑與槽狀通路孔66a的寬度不同。即，在圖4中的(b)中，以與通路孔66的直徑相同的寬度描繪槽狀通路孔66a的情況用虛線表示，而在通路孔66a的設(shè)計(jì)上的圖形的外緣，位于該虛線的內(nèi)側(cè)。
例如，在通路孔66的直徑設(shè)計(jì)為0.5μm時(shí)，將通路孔66a的寬度設(shè)計(jì)成0.4μm。這樣，即使利用按照設(shè)計(jì)值形成通路孔66的恰好的曝光量曝光，對(duì)通路孔66a而言曝光稍有過(guò)度，制成的通路孔66a的寬度與制成的通路孔66的直徑也可以基本上相等。從而，在利用接觸插頭72填充通路孔66時(shí)，也可以用接觸插頭72a填充通路孔66a，可以防止發(fā)生埋入不良。
此外，晶片的孔狀圖形與槽狀圖形之間的圖形尺寸的偏移量根據(jù)曝光裝置及蝕刻裝置等的特性等而變化。而將通路孔66a的寬度設(shè)計(jì)成相對(duì)于通路孔66的直徑縮小到何種程度，最好是根據(jù)晶片的孔圖形與槽狀圖形之間的圖形尺寸的偏移量而適當(dāng)設(shè)計(jì)。
在將接觸插頭72埋入到通路孔66內(nèi)時(shí)，將通路孔66a的制成寬度設(shè)定成可由接觸插頭72a將通路孔66a完全埋入這一點(diǎn)是非常重要的，通路孔66a的制成寬度和通路孔66的制成直徑并不一定必須相等。只要通路孔66a具有能夠由接觸插頭72a完全埋入的寬度，與通路孔66a的制成寬度相比可以寬一些，也可以窄一些。
在本申請(qǐng)的發(fā)明人進(jìn)行研究的新一代器件中，作為孔狀通路的直徑采用0.5μm。在這種情況下，在具有達(dá)到孔狀通路的直徑的約140％左右、即約0.7μm左右的寬度的槽狀通路中，不會(huì)產(chǎn)生埋入不良。另一方面，槽狀通路中所需的最小寬度，由于與曝光裝置的清晰度及勢(shì)壘金屬層的厚度有關(guān)，所以，不能一概而論，但如果槽狀通路具有孔狀通路的約20％以上的寬度的話，應(yīng)該說(shuō)對(duì)于接觸插頭的形成就沒(méi)有障礙。在基于孔狀通路直徑將接觸插頭的形成條件最佳化時(shí)，將槽狀通路的寬度設(shè)計(jì)成孔狀通路的寬度以下是無(wú)可非議的。
此外，在配線層58的形成過(guò)程中發(fā)生通路孔46a的埋入不良的情況下，與上述情況一樣，可以適當(dāng)?shù)卦O(shè)計(jì)通路孔46a的寬度。
一般地，在同時(shí)形成孔狀圖形和槽狀圖形的情況下，槽狀圖形會(huì)稍稍曝光過(guò)度。從而，在制成的尺寸中，為了使槽狀圖形的寬度與孔狀圖形的寬度大致相等，或者，使槽狀圖形的寬度比孔狀圖形的寬度窄時(shí)，如本實(shí)施形式那樣，可以使設(shè)計(jì)上的槽狀圖形的尺寸比孔狀圖形的尺寸窄。
其次，利用圖7至圖14說(shuō)明本實(shí)施形式的半導(dǎo)體裝置的制造方法。其中，在內(nèi)部電路區(qū)域和槽狀通路圖形形成區(qū)域，平面布局不同，但制造工藝沒(méi)有差別。下面，利用內(nèi)部電路區(qū)域的剖視圖說(shuō)明根據(jù)本實(shí)施形式的半導(dǎo)體裝置的制造方法。
首先，在基板20上，例如利用CVD(化學(xué)氣相淀積)法，依次形成膜厚50nm的由硅氮化膜構(gòu)成的侵蝕阻擋膜22，和膜厚500nm的由硅氧化膜構(gòu)成的層間絕緣膜24。
其次，在層間絕緣膜24上，利用光刻法，形成露出配線層的形成預(yù)定區(qū)域的光致抗蝕劑膜26(圖7(a))。
其次，通過(guò)利用對(duì)硅氮化膜能夠獲得充分的選擇比的蝕刻條件，以光致抗蝕劑膜26作為掩模以及以侵蝕阻擋膜22作為阻擋膜而各向異性地蝕刻層間絕緣膜24，在層間絕緣膜24上形成配線槽28。
其次，例如通過(guò)使用氧等離子體的腐蝕，除去光致抗蝕劑膜26。
其次，通過(guò)采用對(duì)硅氧化膜能夠獲得充分的選擇比的蝕刻條件，以形成配線槽28的層間絕緣膜24作為掩模，各向異性地蝕刻侵蝕阻擋膜22，將配線槽28開(kāi)口至基板20上(圖7(b))。
在除去光致抗蝕劑膜26之后才蝕刻侵蝕阻擋膜，是為了防止用于除去光致抗蝕劑膜26的腐蝕造成基板20的損傷。而在基板20的最上層上不形成因腐蝕而能引起損傷的層(例如銅配線等)的情況下，也可以將光致抗蝕劑膜26作為掩模，連續(xù)地蝕刻層間絕緣膜24及侵蝕阻擋膜22。
其次，例如利用濺射法，在整個(gè)面上堆積膜厚50nm的鉭膜30和膜厚1500nm的銅膜32(圖7(c))。此外，也可以在用濺射法堆積鉭膜30和作為種層的銅膜(圖中未示出)后，以該銅膜作為種膜(seed)利用鍍敷法形成規(guī)定厚度的銅膜32。
其次，例如利用CMP(Chemical Mechanical Planarizers)法，平坦地除去銅膜32及鉭膜30，直到露出層間絕緣膜24。這樣，形成配線層34，該配線層34埋入到配線槽28內(nèi)，具有由鉭膜30構(gòu)成的防止銅的擴(kuò)散的防擴(kuò)散膜30a和構(gòu)成配線層的主要部分的銅膜32(圖8(a))。
其次，在埋入了配線層34的層間絕緣膜24上，例如利用CVD法依次形成下列各膜膜厚50nm的由硅氮化膜構(gòu)成的侵蝕阻擋膜36、膜厚750nm的由硅氧化膜構(gòu)成的層間絕緣膜38、膜厚50nm的由硅氮化膜構(gòu)成的侵蝕阻擋膜40、膜厚500nm的由硅氧化膜構(gòu)成的層間絕緣膜42。此外，侵蝕阻擋膜36具有作為防擴(kuò)散膜而防止銅從配線層擴(kuò)散的功能。
這里，在配線層34的形成過(guò)程中，由于凹陷(dishing)等生成高低差的情況下，也可以比預(yù)定膜厚還要厚地堆積層間絕緣膜38，利用CMP法研磨到規(guī)定膜厚而平坦化之后，堆積侵蝕阻擋膜40。
其次，在層間絕緣膜42上，利用光刻法，形成光致抗蝕劑膜44，將在層間絕緣膜38上形成通路孔46、46a的預(yù)定形成區(qū)域露出(圖8(b))。
其次，以光致抗蝕劑膜44作為掩模以及以侵蝕阻擋膜36作為阻擋膜，在改變蝕刻條件的同時(shí)依次各向異性地蝕刻層間絕緣膜42、侵蝕阻擋膜40、層間絕緣膜38，在內(nèi)部電路區(qū)域的層間絕緣膜38上形成通路孔46，在槽狀通路圖形形成區(qū)域的層間絕緣膜上形成通路孔46a。
此外，在之后形成的配線層58上產(chǎn)生埋入不良的情況下，也可以以使設(shè)計(jì)圖案上的通路孔46的直徑和在設(shè)計(jì)圖案上的通路孔46a的寬度不同的方式設(shè)計(jì)光刻掩模，利用該光掩模形成光致抗蝕劑膜44。在通路孔46的設(shè)計(jì)圖案上的直徑例如為0.5μm的情況下，通過(guò)將通路孔46a在設(shè)計(jì)圖案上的寬度例如設(shè)定為0.4μm，可以使通路孔46的制成直徑與通路孔46a的制成寬度基本上相等，可以防止配線層58的埋入不良。
其次，例如通過(guò)利用氧等離子體的腐蝕，除去光致抗蝕劑膜36(圖8(c))。
其次，例如利用旋轉(zhuǎn)涂布法涂布非感光性樹(shù)脂48之后，以在通路孔46內(nèi)殘留非感光性樹(shù)脂48的方式，溶解除去層間絕緣膜42上的非感光性樹(shù)脂。
其次，在層間絕緣膜42上，利用光刻法形成光致抗蝕劑膜50，露出層間絕緣膜42上形成配線層的形成預(yù)定區(qū)域(圖9(a))。這時(shí)，光致抗蝕劑膜50選擇不與非感光性樹(shù)脂40產(chǎn)生混合、此外顯影液不溶解非感光性樹(shù)脂40的材料。
其次，通過(guò)采用對(duì)硅氮化膜可得到充分的選擇比的蝕刻條件，以光致抗蝕劑膜50作為掩模以及以侵蝕阻擋膜40作為阻擋膜，各向異性地蝕刻層間絕緣膜42，在層間絕緣膜42上形成配線槽52。
其次，例如通過(guò)采用氧等離子體的腐蝕，除去光致抗蝕劑膜50及非感光性樹(shù)脂48(圖9(b))。
其次，通過(guò)采用對(duì)硅氧化膜可獲得充分的選擇比的蝕刻條件，以形成配線槽52的層間絕緣膜42及形成通路孔46的層間絕緣膜38作為掩模，各向異性蝕刻侵蝕阻擋膜36、40，將配線槽52開(kāi)口至層間絕緣膜38上，同時(shí)，將通路孔46開(kāi)口至配線層34(圖10(a))。
其次，例如利用濺射法，在整個(gè)面上堆積膜厚50nm的鉭膜54以及膜厚1500nm的銅膜56(圖10(b))。另外，也可以在利用濺射法堆積鉭膜54和作為種層的薄的銅膜(圖中未示出)之后，以該銅膜作為種膜利用鍍敷法形成規(guī)定膜厚的銅膜56。
其次，例如利用CMP法，平坦地除去銅膜56及鉭膜54，直到露出層間絕緣膜42。這樣，形成配線層58，該配線層58具有埋入配線槽52內(nèi)及通路孔46內(nèi)的由有鉭膜54構(gòu)成的防止銅擴(kuò)散的防擴(kuò)散膜54a、以及構(gòu)成配線層的主要部分的銅膜56(圖11(a))。
其次，在埋入了配線層58的層間絕緣膜42上，例如利用CVD法，依次堆積膜50nm的由硅氮化膜構(gòu)成的侵蝕阻擋膜60，膜厚750nm的由硅氧化膜構(gòu)成的層間絕緣膜62。此外，侵蝕阻擋膜60具有作為防擴(kuò)散膜防止銅從配線層58擴(kuò)散的功能。
這里，在配線層58的形成過(guò)程中，由于凹陷等生成高低差的情況下，也可以在把層間絕緣膜62堆積得比預(yù)定膜厚更厚之后，利用CMP法研磨到規(guī)定的膜厚，而將其平坦化。
其次，在層間絕緣膜62上，利用光刻法，形成光致抗蝕劑膜64，并露出在層間絕緣膜62上形成通路孔66、66a的形成預(yù)定區(qū)域(圖11(b))。這時(shí)，如圖4所示，以設(shè)計(jì)圖案上的通路孔66的直徑與設(shè)計(jì)圖案上的通路孔66a的寬度不同的方式設(shè)計(jì)光刻掩模，利用該光刻掩模，形成光致抗蝕劑膜64。
其次，以光致抗蝕劑膜64作為掩模，以及以侵蝕阻擋膜60作為阻擋膜，各向異性地蝕刻層間絕緣膜62，在內(nèi)部電路區(qū)域的層間絕緣膜62上形成通路孔66，在槽狀圖形形成區(qū)域的層間絕緣膜62上形成通路孔66a。另外，在通路孔66的設(shè)計(jì)圖案上的直徑例如為0.5μm，通路孔66a在設(shè)計(jì)圖案上的寬度例如為0.4μm的情況下，通路孔66的制成直徑和通路孔66a的制成寬度均約為0.5μm。
其次，例如通過(guò)采用氧等離子體的腐蝕，除去光致抗蝕劑膜64。
其次，通過(guò)利用對(duì)硅氧化膜能獲得充分的選擇比的蝕刻條件，以形成通路孔66的層間絕緣膜62作為掩模，各向異性地蝕刻侵蝕阻擋膜60，將通路孔66、66a開(kāi)口至配線層58(圖12(a))。
其次，依次例如利用濺射法形成膜厚50nm的氮化鈦膜68，例如利用CVD法形成膜厚300nm的鎢膜70(圖12(b))。
其次，例如用CMP法平坦地除去鎢膜70及氮化鈦膜68，直到露出層間絕緣膜62。這樣，形成接觸插頭72和接觸插頭72a，該接觸插頭72埋入通路孔66內(nèi)，具有由氮化鈦膜68構(gòu)成的勢(shì)壘金屬層68a和鎢膜70，該接觸插頭72a埋入通路孔66a內(nèi)，具有由氮化鈦膜68構(gòu)成的勢(shì)壘金屬層68a和鎢膜70(圖13(a))。
這時(shí)，由于通路孔66的制成直徑和通路孔66a的制成寬度基本上相等，所以，通過(guò)在完全埋入通路孔66內(nèi)的條件下形成接觸插頭72，可以防止接觸插頭72a產(chǎn)生埋入不良。此外，在鄰接地設(shè)置槽狀的接觸插頭的情況下，也具有防止層間絕緣膜62產(chǎn)生龜裂的效果。
其次，在接觸插頭72，72a埋入的層間絕緣膜62上，例如利用濺射法，依次堆積膜厚50nm的氮化鈦膜74、膜厚1000nm的鋁(或添加銅的鋁)膜76、以及膜厚50nm的氮化鈦膜78。
其次，在氮化鈦膜78上，利用光刻法形成具有形成配線層的圖形的光致抗蝕劑膜80(圖13(b))。
其次，將光致抗蝕劑膜80作為掩模，各向異性地蝕刻氮化鈦膜78、鋁膜76、氮化鈦膜74，形成經(jīng)由接觸插頭72連接到配線層58上的由氮化鈦膜78/鋁膜76/氮化鈦膜74的疊層結(jié)構(gòu)構(gòu)成的配線層82。
其次，例如通過(guò)利用氧等離子體的腐蝕，除去光致抗蝕劑膜80。
其次，例如利用CVD法依次堆積膜厚700nm的硅氧化膜84、膜厚500nm的硅氮化膜86，形成由硅氮化膜86/硅氧化膜84的疊層結(jié)構(gòu)構(gòu)成的覆蓋膜。
這樣，可以制造圖4至圖6所示的半導(dǎo)體裝置。
這樣，根據(jù)本實(shí)施形式，由于以槽狀的通路孔的設(shè)計(jì)圖案上的寬度小于孔狀的通路孔的設(shè)計(jì)圖案上的直徑的方式進(jìn)行圖形設(shè)計(jì)，所以，即使在孔狀圖形和槽狀圖形上通路孔的制成尺寸產(chǎn)生差異的情況下，也可以防止接觸插頭及配線層的埋入不良。
此外，防止接觸插頭的埋入不良的結(jié)果，可以防止在層間絕緣膜上產(chǎn)生龜裂。此外，由于可以降低接觸插頭上的高低差，所以，可以防止這種高低差反映于上層的配線層和絕緣層。由此，可以避免與形成在上層的配線層之間的接觸不良以及在疊層時(shí)出現(xiàn)的問(wèn)題。
此外，在上述實(shí)施形式中，是將槽狀通路孔的寬度全部一律縮小，但也可以選擇性地僅將發(fā)生埋入不良的拐角附近的圖形寬度縮小。
第二種實(shí)施形式下面，利用圖15及圖16說(shuō)明根據(jù)本發(fā)明的第二種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，對(duì)于和圖4至圖14所示的第一實(shí)施形式的半導(dǎo)體裝置及其制造方法相同結(jié)構(gòu)要素付與相同的標(biāo)號(hào)，省略或簡(jiǎn)略其說(shuō)明。
圖15是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖，圖16是表示根據(jù)本實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，除在槽狀通路圖形形成區(qū)域中槽狀通路孔的平面圖案不同之外，其它與第一種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同。
在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，如圖15所示，通過(guò)在拐角部將通路孔66a的圖形以135度的角度分兩次彎曲，作為整體而彎曲90度。通過(guò)這樣設(shè)計(jì)通路孔66a的圖形，與將通路孔66a一次彎曲90度的情況相比，可以縮小通路孔66a的最大寬度。由此，可以抑制在拐角部發(fā)生接觸插頭72a的埋入不良。
在適用于根據(jù)本實(shí)施形式的圖形的情況下，當(dāng)兩個(gè)拐角部相距過(guò)近時(shí)，由于曝光時(shí)的鄰近效應(yīng)，而會(huì)得到和設(shè)置一個(gè)拐角部時(shí)的情況相同的結(jié)果。所以，必須將兩個(gè)拐角部相互離開(kāi)幾個(gè)微米左右進(jìn)行配置。此外，由于鄰近效應(yīng)的影響也因圖形的尺寸和曝光條件而變，所以，最好在考慮到這些因素的基礎(chǔ)之上來(lái)設(shè)定兩個(gè)拐角部離開(kāi)的距離。
圖15所示的通路孔的圖形布局也適用于通路孔46a。這樣，可以抑制配線層58的埋入不良。
這樣，根據(jù)本實(shí)施形式，由于可以縮小槽狀通路孔的彎曲角度，所以即使在孔狀圖形和槽狀圖形的通路孔的制成尺寸產(chǎn)生差異的情況下，也可以防止接觸插頭和配線層的埋入不良。
此外，防止接觸插頭的埋入不良的結(jié)果，可以防止在層間絕緣膜產(chǎn)生龜裂。此外，由于可以降低接觸插頭上的高低差，所以可以防止該高低差反映在上層的配線層和絕緣層上。由此，可以避免與形成在上層的配線層之間的接觸不良以及疊層時(shí)引起的問(wèn)題。
此外，在上述實(shí)施形式中，只將通路孔66a的圖形兩次分開(kāi)地彎曲，但如圖16所示，對(duì)于配線層58的圖形，也可以在拐角部分兩次彎曲。
此外，在上述實(shí)施形式中，在拐角部將通路孔的圖形分兩次彎曲，但也可以分三次彎曲。根據(jù)本實(shí)施形式的半導(dǎo)體裝置，通過(guò)減小一次彎曲的角度，可縮小直線部的寬度與彎曲部的寬度之間的尺寸差異，減少埋入不良，只要是能夠達(dá)到這一目的的圖形，所彎曲的角度及次數(shù)可以是任意的。此外，也可以利用描繪出一定的曲率的曲線，描繪出通路孔的圖形。
此外，在上述實(shí)施形式中，描述了孔狀通路孔的設(shè)計(jì)圖案上的直徑與槽狀通路孔在設(shè)計(jì)圖案上的寬度基本上相等時(shí)的情況，但和根據(jù)第一種實(shí)施形式的半導(dǎo)體裝置一樣，也可以以槽狀通路孔在設(shè)計(jì)圖案上的寬度比孔狀通路孔的設(shè)計(jì)圖案上的直徑窄的方式進(jìn)行圖形設(shè)計(jì)。由此，可以進(jìn)一步抑制接觸插頭的埋入不良的發(fā)生。
第三種實(shí)施形式下面，利用圖17說(shuō)明根據(jù)本發(fā)明的第三種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，與圖4至圖16所示的第一及第二種實(shí)施形式的半導(dǎo)體裝置及制造方法相同的結(jié)構(gòu)要素，付與相同的標(biāo)號(hào)并省略或簡(jiǎn)化其說(shuō)明。
圖17是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)在設(shè)計(jì)圖案上的平面圖。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，除槽狀通路圖形形成區(qū)域的槽狀通路孔的平面圖案不同之外，其它和第一及第二種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同。
在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，如圖17所示，去掉通路孔66a的圖形的拐角部，只利用直線圖形形成通路孔66a。即，在從配線層58側(cè)觀察時(shí)，在配線層58的彎曲部，通路孔66a的圖形是不連續(xù)的。在把埋入通路孔66a的接觸插頭72a用于電感器等的電路元件時(shí)，除去圖形的拐角部是增加配線電阻的原因。但是，在伴隨著圖形的變化而電阻變化十分小的情況下，即使去掉拐角部的圖形，也不會(huì)產(chǎn)生設(shè)計(jì)上的缺點(diǎn)。
通過(guò)這樣設(shè)計(jì)通路孔66a的圖形，可以縮小制成的通路孔66a的最大寬度。由此，可以抑制產(chǎn)生接觸插頭72的埋入不良。
圖17所示的通路孔的布局，也可以用于通路孔46a。這樣，可以抑制發(fā)生配線層58的埋入不良。
這樣，根據(jù)本實(shí)施形式，由于從構(gòu)成通路孔的槽狀圖形上去掉拐角部，所以，即使在孔狀圖形和槽狀圖形的通路孔的制成尺寸產(chǎn)生差異的情況下，也可以抑制接觸插頭和配線層的埋入不良的發(fā)生。
此外，防止接觸插頭的埋入不良的結(jié)果，可以防止在層間絕緣膜上產(chǎn)生龜裂。此外，由于可以降低接觸插頭上的高低差，所以，可以防止該高低差反映在上層的配線層和絕緣層上。由此，可以避免與形成在上層的配線層之間的接觸不良以及疊層時(shí)出現(xiàn)的問(wèn)題。
此外，在上述實(shí)施形式中，孔狀通路孔的設(shè)計(jì)圖案上的直徑與槽狀通路孔在設(shè)計(jì)圖案上的寬度基本上相等，但也可以和第一種實(shí)施形式的半導(dǎo)體裝置一樣，以使槽狀通路孔在設(shè)計(jì)圖案上的寬度比孔狀通路孔在設(shè)計(jì)圖案上的直徑小的方式進(jìn)行圖形設(shè)計(jì)。由此，可以進(jìn)一步抑制接觸插頭的埋入不良的發(fā)生。
第四種實(shí)施形式下面利用圖18說(shuō)明根據(jù)本發(fā)明的第四種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，對(duì)于和圖4至圖17所示的第一至第三種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同的結(jié)構(gòu)要素付與相同的標(biāo)號(hào)，省略或簡(jiǎn)化其說(shuō)明。
圖18是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的設(shè)計(jì)圖案上的平面圖。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，除槽狀通路圖形形成區(qū)域的槽狀通路孔的平面設(shè)計(jì)圖案不同之外，其余和第一至第三種實(shí)施形式的半導(dǎo)體裝置及其制造方法一樣。
在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，如圖18所示，以限制在圖形拐角部的曝光時(shí)的光量的方式，對(duì)通路孔66a的圖形采取一定的措施。在圖18中，設(shè)計(jì)成對(duì)通路孔66a的圖形的拐角部進(jìn)行切口。通過(guò)這樣設(shè)計(jì)通路孔66a的圖形，可以抑制在通路孔66a的拐角部的寬度的增大。由此，可以抑制在拐角部發(fā)生接觸插頭72a的埋入不良。
圖18所示的通路孔的布局，也適用于通路孔46a。這樣，可以抑制配線層58的埋入不良的發(fā)生。
這樣，根據(jù)本實(shí)施形式，以限制在拐角部曝光時(shí)的光量的方式設(shè)計(jì)拐角部的圖形，所以，即使在孔狀圖形和槽狀圖形的通路孔的制成尺寸產(chǎn)生差異的情況下，也可以抑制接觸插頭及配線層的埋入不良的發(fā)生。
此外，防止接觸插頭的埋入不良的結(jié)果，可以防止在層間絕緣膜上產(chǎn)生龜裂。此外，由于可以減少接觸插頭上的高低差，所以，可以防止該高低差反映在上層的配線層和絕緣層上。由此，可以避免與形成在上層的配線層之間的接觸不良以及在疊層時(shí)出現(xiàn)的問(wèn)題。
此外，在上述實(shí)施形式中，設(shè)計(jì)成將槽狀圖形的拐角部切除的圖形，但只要是能夠限制在拐角部曝光時(shí)的光量的圖形，并不局限于圖18所示的圖形。
此外，在上述實(shí)施形式中，孔狀通路孔的設(shè)計(jì)圖案上的直徑與槽狀通路孔在設(shè)計(jì)圖案上的寬度基本上相等，但和根據(jù)第一種實(shí)施形式的半導(dǎo)體裝置的情況一樣，也可以以槽狀通路孔在設(shè)計(jì)圖案上的寬度比孔狀通路孔的設(shè)計(jì)圖案上的直徑窄的方式進(jìn)行圖形設(shè)計(jì)。由此，可以進(jìn)一步抑制接觸插頭的埋入不良的發(fā)生。
第五種實(shí)施形式下面，利用圖19及圖20說(shuō)明根據(jù)本發(fā)明的第五種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，對(duì)于和圖4至圖18所示的第一至第四種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同的結(jié)構(gòu)要素付與相同的標(biāo)號(hào)，省略或簡(jiǎn)化其說(shuō)明。
圖19表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖20是表示根據(jù)本實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，除槽狀通路圖形形成區(qū)域的槽狀通路孔的平面設(shè)計(jì)不同之外，和根據(jù)第一至第四種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同。
在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，如圖19所示，在槽狀通路孔66a的外周部上，配置了輔助圖形88、90。輔助圖形88是由與配線層58相同的層所形成的配線圖形，輔助圖形90是和通路孔66a的圖形同時(shí)形成的槽狀通路圖形。
在鄰接設(shè)置槽狀接觸插頭的情況下，當(dāng)接觸插頭產(chǎn)生埋入不良時(shí)，在最外周的拐角部上產(chǎn)生層間絕緣膜的龜裂。如果在通路孔66a的外側(cè)進(jìn)一步設(shè)置槽狀圖形(輔助圖形90)，則在內(nèi)側(cè)的通路孔66a的拐角部，在層間絕緣膜62上不產(chǎn)生龜裂。如果將該輔助圖形90設(shè)計(jì)成例如如圖19所示的不產(chǎn)生埋入不良的圖形，則在輔助圖形90的拐角部，層間絕緣膜62不產(chǎn)生龜裂。
通過(guò)這樣設(shè)置輔助圖形90，即使埋入至通路孔66a的接觸插頭72a發(fā)生埋入不良的情況下，也可以防止層間絕緣膜62產(chǎn)生龜裂。
這樣，根據(jù)本實(shí)施形式，由于鄰接于槽狀通路圖形而配置了防止層間絕緣膜上產(chǎn)生龜裂的輔助圖形，所以，即使在槽狀通路圖形上產(chǎn)生埋入不良的情況下，也可以防止在層間絕緣膜上產(chǎn)生龜裂。
此外，在上述實(shí)施形式中，將輔助圖形88、90兩者設(shè)計(jì)成都在圖形的拐角部不連續(xù)，但如圖20所示，也可以在拐角部將輔助圖形88的圖形設(shè)計(jì)成是連續(xù)的。
此外，在上述實(shí)施形式中，通過(guò)設(shè)置輔助圖形而防止在層間絕緣膜62上產(chǎn)生龜裂，但也可以在設(shè)置輔助圖形的同時(shí)，作為通路孔66a的圖形而采用和第一至第四種實(shí)施形式的半導(dǎo)體裝置同樣的設(shè)計(jì)。由此，由于可以抑制埋入不良的發(fā)生，所以，可以進(jìn)一步提高防止在層間絕緣膜上產(chǎn)生龜裂的效果。
第六種實(shí)施形式下面，利用圖21至圖23說(shuō)明根據(jù)本發(fā)明的第六種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，對(duì)于和圖4至圖20所示的第一至第五種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同的結(jié)構(gòu)要素付與相同的標(biāo)號(hào)，省略或簡(jiǎn)化其說(shuō)明。
圖21是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖22及圖23是表示根據(jù)本實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
如圖1(a)所示，在電感器等的元件中，從降低電阻等觀點(diǎn)出發(fā)，在配線層10上配置多個(gè)槽狀通路圖形。因此，在本實(shí)施形式中，對(duì)一個(gè)配線層上配置多個(gè)槽狀通路圖形的情況的槽狀通路孔的平面設(shè)計(jì)的例子進(jìn)行說(shuō)明。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，除槽狀通路圖形形成區(qū)域的槽狀通路孔的平面設(shè)計(jì)圖案不同之外，其它與根據(jù)第一至第四種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同。
在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，在鄰接多個(gè)槽狀通路圖形而設(shè)置的圖形中，作為最外周的槽狀通路圖形，采用圖15所示的根據(jù)第二種實(shí)施形式的半導(dǎo)體裝置中的通路孔66a的圖形。
即，如圖21所示，在配線層58的圖形上，分別設(shè)置在拐角部以90度的角度彎曲的兩個(gè)通路孔66b的圖形；設(shè)置在通路孔66b的圖形的外周部上，在拐角部以135度的角度分兩次彎曲的通路孔66a的圖形。
在鄰接地設(shè)置槽狀接觸插頭的情況下，當(dāng)在接觸插頭上產(chǎn)生埋入不良時(shí)，在最外周的拐角部產(chǎn)生層間絕緣膜62的龜裂。但是，通過(guò)在最外周配置不發(fā)生埋入不良的通路孔66a，即使在通路孔66b上產(chǎn)生埋入不良的情況下，也可以防止層間絕緣膜62上產(chǎn)生龜裂。
這樣，根據(jù)本實(shí)施形式，在具有鄰接設(shè)置多個(gè)槽狀通路圖形的半導(dǎo)體裝置中，由于作為最外周的槽狀通路圖形是使用了第二種實(shí)施形式的圖形，所以，即使在內(nèi)側(cè)的槽狀通路圖形產(chǎn)生埋入不良的情況下，也可以防止在層間絕緣膜上產(chǎn)生龜裂。
此外，在上述實(shí)施形式中，僅對(duì)于最外周的槽狀通路圖形采用第二種實(shí)施形式的圖形，但也可以如圖22所示，對(duì)所有的槽狀通路圖形采用第二種實(shí)施形式的圖形。由此，可以進(jìn)一步抑制埋入不良的發(fā)生，更有效地防止在層間絕緣膜上產(chǎn)生龜裂。
此外，如圖23所示，例如也可以和圖16所示的第二種實(shí)施形式的變形例的情況相同，使配線層58的圖形與通路孔66a的圖形同樣進(jìn)行彎曲。
第七種實(shí)施形式下面，利用圖24及圖25說(shuō)明根據(jù)本發(fā)明的第七種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，對(duì)于和圖4至圖23所示的第一至第六種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同的結(jié)構(gòu)要素付與相同的標(biāo)號(hào)，省略或簡(jiǎn)化其說(shuō)明。
圖24表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖25是表示根據(jù)本實(shí)施形式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
和第六種實(shí)施形式一樣，在本實(shí)施形式中，對(duì)在一個(gè)配線層上配置多個(gè)槽狀通路圖形的情況時(shí)的槽狀通路孔的平面設(shè)計(jì)圖案的例子進(jìn)行說(shuō)明。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，除在槽狀通路圖形形成區(qū)域上的槽狀通路孔的平面設(shè)計(jì)圖案不同之外，其它與根據(jù)第一至第四種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同。
在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，在鄰接設(shè)置多個(gè)槽狀通路圖形的圖形中，作為最外周的槽狀通路圖形，采用如圖17所示的第三種實(shí)施形式的半導(dǎo)體裝置中的通路孔66a的圖形。
即，如圖24所示，在配線層58的圖形上，分別設(shè)置在拐角部以90度的角度彎曲的兩個(gè)通路孔66b的圖形；以及設(shè)于通路孔66b的圖形的外周部上，將拐角部的圖形去除的通路孔66a的圖形。
在鄰接設(shè)置槽狀的接觸插頭的情況下，當(dāng)接觸插頭上產(chǎn)生埋入不良時(shí)，在最外部的拐角部產(chǎn)生層間絕緣膜的龜裂。但是，通過(guò)在最外周上配置不發(fā)生埋入不良的通路孔66a，即使在通路孔66b上產(chǎn)生埋入不良的情況下，也可以防止在層間絕緣膜62上產(chǎn)生龜裂。
這樣，根據(jù)本實(shí)施形式，在具有鄰接設(shè)置多個(gè)槽狀通路圖形的半導(dǎo)體裝置中，由于作為最外周的槽狀通路圖形是采用了第三種實(shí)施形式的圖形，所以即使在內(nèi)側(cè)的槽狀通路圖形中產(chǎn)生埋入不良的情況下，也可以防止在層間絕緣膜上產(chǎn)生龜裂。
此外，在上述實(shí)施形式中，只有最外周的槽狀通路圖形采用了第三種實(shí)施形式的圖形，但如圖25所示，也可以所有的槽狀通路圖形都采用第三種實(shí)施形式的圖形。由此，可進(jìn)一步抑制埋入不良的發(fā)生，可以更有效地防止在層間絕緣膜上產(chǎn)生龜裂。
第八種實(shí)施形式下面，利用圖26至圖30說(shuō)明根據(jù)本發(fā)明的第八種實(shí)施形式的半導(dǎo)體裝置及其制造方法。此外，對(duì)于和圖4至圖25所示的第一至第七種實(shí)施形式的半導(dǎo)體裝置及其制造方法相同的結(jié)構(gòu)要素付與相同的標(biāo)號(hào)，省略或簡(jiǎn)化其說(shuō)明。
圖26是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖，圖27及圖28是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的制造方法的工序剖視圖，圖29是說(shuō)明接觸插頭的埋入不良的產(chǎn)生原因的圖示，圖30是說(shuō)明防止接觸插頭的埋入不良的制造工序上的方案的圖示。
首先，利用圖26說(shuō)明根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)。
根據(jù)本實(shí)施形式的半導(dǎo)體裝置，如圖26所示，其基本剖視結(jié)構(gòu)和圖5所示的根據(jù)第一種實(shí)施形式的半導(dǎo)體裝置一樣。根據(jù)本實(shí)施形式的半導(dǎo)體裝置與第一種實(shí)施形式的半導(dǎo)體裝置的不同點(diǎn)在于，分別采用由SiC膜構(gòu)成的侵蝕阻擋膜22a、36a、40a、60a，代替由硅氮化膜構(gòu)成的侵蝕阻擋膜22、36、40、60，以及，分別采用由SiOC膜構(gòu)成的層間絕緣膜24a、38a、42a，代替由硅氧化膜構(gòu)成的層間絕緣膜24、38、42。
本申請(qǐng)的發(fā)明人確認(rèn)，并不是僅在采用硅氧化膜/硅氮化膜類的層間絕緣膜結(jié)構(gòu)的情況下，在采用SiOC膜/SiC膜類的層間絕緣膜結(jié)構(gòu)的情況下，由于接觸插頭72a的埋入不良，也會(huì)在層間絕緣膜62上產(chǎn)生龜裂。本發(fā)明在采用SiOC膜/SiC膜類的層間絕緣膜結(jié)構(gòu)的情況下，也是有效的。
此外，在根據(jù)本實(shí)施形式的半導(dǎo)體裝置中，作為通路孔66a的平面設(shè)計(jì)圖案，不采用第一至第七種實(shí)施形式的半導(dǎo)體裝置的圖形。作為槽狀通路圖形，也可以采用例如如圖1(a)所示的以90度的角度彎曲的圖形。這是因?yàn)樵诒緦?shí)施形式中，可以通過(guò)在后面所述的制造工藝上采取措施而防止接觸插頭72a的埋入不良。
其次，利用圖27至圖30說(shuō)明根據(jù)本實(shí)施形式的半導(dǎo)體裝置的制造方法。
首先，例如與圖7(a)至圖11(a)所示的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法一樣，在基板20上形成配線層34、58等。這時(shí)，在本實(shí)施形式中，形成由SiC膜構(gòu)成的侵蝕阻擋膜22a、36a、40a、60a，以代替由硅氮化膜形成的侵蝕阻擋膜22、36、40、60，形成由SiOC膜構(gòu)成的層間絕緣膜24a、38a、42a，以代替由硅氧化膜構(gòu)成的層間絕緣膜24、38、42(圖27(a))。
其次，例如和根據(jù)圖11(b)至圖12(a)所示的第一種實(shí)施形式的半導(dǎo)體裝置制造方法一樣，在埋入了配線層58的層間絕緣膜42a上形成由SiC膜構(gòu)成的侵蝕阻擋膜60a和層間絕緣膜62之后，在層間絕緣膜62及侵蝕阻擋膜60a上形成達(dá)到配線層58的通路孔66、66a(圖27(b))。此外，在形成通路孔時(shí)，當(dāng)設(shè)定內(nèi)部電路區(qū)域上的通路孔66在設(shè)計(jì)圖案上的直徑為0.5μm，槽狀通路圖形形成區(qū)域的寬度為0.5μm時(shí)，如前面所述，在晶片上制成的尺寸，通路孔66的直徑約為0.5μm，通路孔66a的寬度約為0.55μm，通路孔66a的最大寬度約為0.80μm。
其次，依次例如利用濺射法形成膜厚50nm的氮化鈦膜68，例如利用CVD法形成膜厚400nm的鎢膜70(圖28(a))。
其次，例如利用CMP法平坦地除去鎢膜70和氮化鈦膜68，直到露出層間絕緣膜62為止。這樣，形成接觸插頭72和接觸插頭72a，該接觸插頭72埋入至通路孔66內(nèi)，具有由氮化鈦膜68構(gòu)成的勢(shì)壘金屬層68a和鎢膜70，該接觸插頭72a埋入至通路孔66a內(nèi)，具有由氮化鈦膜68構(gòu)成的勢(shì)壘金屬層68a和鎢膜70(圖28(b))。
在第一種實(shí)施形式中，作為將通路孔66埋入的充分的膜厚條件，形成接觸插頭72用的氮化鈦膜68的膜厚為50nm，鎢膜70的膜厚為300nm。但是，在該膜厚條件下，即使最大可以將寬度達(dá)到0.7μm的通路孔完全埋入，但在拐角部不能將具有0.8μm的最大寬度的通路孔66a完全埋入(圖29(b))。因此，在之后通過(guò)CMP研磨而形成接觸插頭72a時(shí)，在插頭中央部分產(chǎn)生埋入不良(圖29(a)、圖29(c))。
因此，在本實(shí)施形式中，要考慮到通路孔66a的最大寬度來(lái)設(shè)定埋入通路孔66的膜厚條件。當(dāng)將形成接觸插頭72用的氮化鈦膜68及鎢膜70的膜厚分別如上所述設(shè)定為50nm及400nm時(shí)，由于可以將最大寬度達(dá)到0.9μm的通路孔完全埋入，所以，即使在拐角部具有0.8μm的最大寬度的通路孔66a也可以完全埋入(圖30(b))。從而，即在之后通過(guò)CMP研磨而形成接觸插頭72a，也不會(huì)產(chǎn)生埋入不良(圖30(a)、圖30(c))。
然后，例如和圖13(b)至圖14所示的第一種實(shí)施形式的半導(dǎo)體裝置的制造方法一樣，在埋入了接觸插頭72、72a的層間絕緣膜62上形成配線層82、覆蓋膜等。
這樣，根據(jù)本實(shí)施形式，由于考慮到槽狀通路圖形的最大寬度而設(shè)定形成接觸插頭時(shí)的膜厚條件，所以，即使在孔狀圖形和槽狀圖形的通路孔的制成尺寸產(chǎn)生差異的情況下，也可以防止接觸插頭及配線層產(chǎn)生埋入不良。此外，可以防止因埋入不良而在層間絕緣膜上產(chǎn)生龜裂。
此外，在上述實(shí)施形式中，作為銅配線周圍的層間絕緣膜結(jié)構(gòu)，采用了SiOC膜/SiC膜類的絕緣膜，但也可以和根據(jù)第一種實(shí)施形式的半導(dǎo)體裝置的情況一樣，采用硅氧化膜/氮化膜類的層間絕緣膜結(jié)構(gòu)。
此外，在上述實(shí)施形式中，未對(duì)通路孔66a的平面設(shè)計(jì)圖案采取措施，但也可以采用根據(jù)第一種至第七種實(shí)施形式的半導(dǎo)體裝置的圖形。由此，可以從設(shè)計(jì)上以及工藝上兩個(gè)方面防止產(chǎn)生埋入不良，可以進(jìn)一步提高其效果。
第九種實(shí)施形式下面，利用圖31及圖32說(shuō)明根據(jù)本發(fā)明的第九種實(shí)施形式的半導(dǎo)體裝置。
圖31是表示根據(jù)本實(shí)施形式的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖，圖32是表示本實(shí)施形式的另外一個(gè)例子的半導(dǎo)體裝置的結(jié)構(gòu)的簡(jiǎn)略剖視圖。
在本實(shí)施形式中，表示利用銅配線和鋁配線的半導(dǎo)體裝置的具體結(jié)構(gòu)。在上述第一至第八種實(shí)施形式中，表示了配線層為三層時(shí)的情況，但本發(fā)明也可以適用于具有三層以上的配線層的半導(dǎo)體裝置。
圖31所示的半導(dǎo)體裝置，由七層銅配線和一層鋁配線而構(gòu)成多層配線結(jié)構(gòu)。
在硅基板100上，形成確定元件區(qū)域的元件分離膜102。在由元件分離膜所劃定的元件區(qū)域中，形成具有門(mén)電極104和源極/漏極擴(kuò)散層106的MOS晶體管。
在形成MOS晶體管的硅基板100上，形成由PSG膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜108。在層間絕緣膜108內(nèi)埋入由鎢膜/氮化鈦膜的疊層結(jié)構(gòu)構(gòu)成的接觸插頭110。
在埋入了接觸插頭110的層間絕緣膜108上，形成由硅氧化膜/SiLK(注冊(cè)商標(biāo))膜(或SOG膜)的疊層膜構(gòu)成的層間絕緣膜112。在層間絕緣膜112內(nèi)，埋入由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的配線層114。
在埋入了配線層114的層間絕緣膜112上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜116。在層間絕緣膜116上，形成由硅氧化膜/SiLK膜(或SOG膜)的疊層膜構(gòu)成的層間絕緣膜118。在層間絕緣膜116、118內(nèi)，形成由銅膜/鉭膜的疊層膜構(gòu)成的、通路部埋入至層間絕緣膜116內(nèi)、配線部埋入至層間絕緣膜118內(nèi)的配線層120。
在埋入了配線層120的層間絕緣膜118上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜122。在層間絕緣膜122上，形成由硅氧化膜/SiLK膜(或SOG膜)的疊層膜構(gòu)成的層間絕緣膜124。在層間絕緣膜122、124內(nèi)形成由銅膜/鉭膜的疊層膜構(gòu)成的、通路部埋入到層間絕緣膜122內(nèi)、配線部埋入到層間絕緣膜124內(nèi)的配線層126。
在埋入了配線層126的層間絕緣膜124上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜128。在層間絕緣膜128上，形成由硅氧化膜/SiLK膜(或SOG膜)的疊層膜構(gòu)成的層間絕緣膜130。在層間絕緣膜128、130內(nèi)，形成由銅膜/鉭膜的疊層膜構(gòu)成的、通路部埋入到層間絕緣膜128內(nèi)、配線部埋入到層間絕緣膜130內(nèi)的配線層132。
在埋入了配線層132的層間絕緣膜130上，形成硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜134。在層間絕緣膜134上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜136。在層間絕緣膜134、136內(nèi)，形成由銅膜/鉭膜的疊層膜構(gòu)成的、通路部埋入到層間絕緣膜134內(nèi)、配線部埋入到層間絕緣膜136內(nèi)的配線層138。
在埋入了配線層138的層間絕緣膜136上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜140。在層間絕緣膜140上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜142。在層間絕緣膜140、142內(nèi)，形成由銅膜/鉭膜的疊層膜構(gòu)成的、通路部埋入到層間絕緣膜140內(nèi)、配線部埋入到層間絕緣膜142內(nèi)的配線層144。
在埋入了配線層144的層間絕緣膜142上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜146。在層間絕緣膜146上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜148。在層間絕緣膜146、148內(nèi)，形成由銅膜/鉭膜的疊層膜構(gòu)成的、通路部埋入到層間絕緣膜146內(nèi)、配線部埋入到層間絕緣膜148內(nèi)的配線層150。
在埋入了配線層150的層間絕緣膜148上，形成由硅氧化膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜152。在層間絕緣膜152上埋入由鎢膜/氮化鈦膜的疊層結(jié)構(gòu)構(gòu)成的接觸插頭154。
在埋入了接觸插頭154的層間絕緣膜152上，形成由氮化鈦膜/鋁膜/氮化鈦膜的疊層膜構(gòu)成的配線層156。
在形成配線層156的層間絕緣膜152上形成由硅氮化膜/硅氧化膜的疊層膜構(gòu)成的覆蓋膜158。
這樣，形成由七層銅配線和一層鋁配線而構(gòu)成多層配線結(jié)構(gòu)的半導(dǎo)體裝置。
在圖31所示的半導(dǎo)體裝置中，本發(fā)明可適用于接觸插頭154的形成過(guò)程。由此，可以防止接觸插頭154的埋入不良，進(jìn)而可以防止層間絕緣膜152的龜裂。此外，在銅配線產(chǎn)生埋入不良的情況下，可適用于配線層120、126、132、138、144、150的形成過(guò)程。此外，在對(duì)接觸插頭110采用槽狀通路的情況下，也可以防止對(duì)于接觸插頭110的埋入不良。
圖32所示的半導(dǎo)體裝置，是由十層銅配線層和一層鋁配線層構(gòu)成的多層配線結(jié)構(gòu)。
在硅基板200上，形成確定元件區(qū)域的元件分離膜202。在由元件分離膜所劃定的元件區(qū)域中，形成具有門(mén)電極204和源極/漏極擴(kuò)散層206的MOS晶體管。
在形成MOS晶體管的硅基板200上，形成由PSG膜/硅氮化膜的疊層膜構(gòu)成的層間絕緣膜208。在層間絕緣膜208內(nèi)埋入由鎢膜/氮化鈦膜的疊層結(jié)構(gòu)構(gòu)成的接觸插頭210。
在埋入了接觸插頭210的層間絕緣膜208上，形成由SiC膜/SiLK膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜212。在層間絕緣膜212內(nèi)，埋入由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、具有通路部和配線部的配線層214。
在埋入了配線層214的層間絕緣膜212上，形成由SiC膜/SiLK膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜216。在層間絕緣膜216內(nèi)，埋入由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、具有通路部和配線部的配線層218。
在埋入了配線層218的層間絕緣膜216上，形成由SiC膜/SiLK膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜220。在層間絕緣膜220內(nèi)，埋入由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、具有通路部和配線部的配線層222。
在埋入了配線層222的層間絕緣膜220上，形成由SiC膜/SiLK膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜224。在層間絕緣膜224內(nèi)，埋入由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、具有通路部和配線部的配線層226。
在埋入了配線層226的層間絕緣膜224上，形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜228。在層間絕緣膜228上，形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜230。在層間絕緣膜228、230內(nèi)，形成由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、通路部埋入到層間絕緣膜228內(nèi)、配線部埋入到層間絕緣膜230內(nèi)的配線層232。
在埋入了配線層232的層間絕緣膜230上，形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜234。在層間絕緣膜234上形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜236。在層間絕緣膜234、236內(nèi)，形成由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、通路部埋入到層間絕緣膜234內(nèi)、配線部埋入到層間絕緣膜236內(nèi)的配線層238。
在埋入了配線層238的層間絕緣膜236上，形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜240。在層間絕緣膜240上形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜242。在層間絕緣膜240、242內(nèi)，形成由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、通路部埋入到層間絕緣膜240內(nèi)、配線部埋入到層間絕緣膜242內(nèi)的配線層244。
在埋入了配線層244的層間絕緣膜242上，形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜246。在層間絕緣膜246上形成由SiOC膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜248。在層間絕緣膜246、248內(nèi)，形成由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、通路部埋入到層間絕緣膜246內(nèi)、配線部埋入到層間絕緣膜248內(nèi)的配線層250。
在埋入了配線層250的層間絕緣膜248上，形成由硅氧化膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜252。在層間絕緣膜252上形成由硅氧化膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜254。在層間絕緣膜252、254內(nèi)，形成由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、通路部埋入到層間絕緣膜252內(nèi)、配線部埋入到層間絕緣膜254內(nèi)的配線層256。
在埋入了配線層256的層間絕緣膜254上，形成由硅氧化膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜258。在層間絕緣膜258上形成由硅氧化膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜260。在層間絕緣膜258、260內(nèi)，形成由銅膜/鉭膜的疊層結(jié)構(gòu)構(gòu)成的、通路部埋入到層間絕緣膜258內(nèi)、配線部埋入到層間絕緣膜260內(nèi)的配線層262。
在埋入了配線層262的層間絕緣膜260上，形成由硅氧化膜/SiC膜的疊層膜構(gòu)成的層間絕緣膜264。在層間絕緣膜264內(nèi)，埋入由鎢膜/氮化鈦膜的疊層結(jié)構(gòu)構(gòu)成的接觸插頭266。
在埋入了接觸插頭266的層間絕緣膜264上形成由氮化鈦膜/鋁膜/氮化鈦膜的疊層膜構(gòu)成的配線層268。
在形成配線層268的層間絕緣膜264上，形成由硅氮化膜/硅氧化膜的疊層膜構(gòu)成的覆蓋膜270。
這樣，形成由十層銅配線和一層鋁配線構(gòu)成多層配線結(jié)構(gòu)的半導(dǎo)體裝置。
在圖32所示的半導(dǎo)體裝置中，本發(fā)明可以適用于接觸插頭266的形成過(guò)程。由此，可以防止接觸插頭266的埋入不良，進(jìn)而防止層間絕緣膜膜264的龜裂。此外，在銅配線產(chǎn)生埋入不良的情況下，可以適用于配線層214、218、222、226、232、238、244、250、256的形成過(guò)程。此外，在對(duì)于接觸插頭210采用槽狀通路的情況下，也可以防止有關(guān)接觸插頭210的埋入不良。
變形實(shí)施形式本發(fā)明并不局限于上述實(shí)施形式而可以進(jìn)行各種變形。
例如，在上述實(shí)施形式中，作為采用槽狀通路圖形的結(jié)構(gòu)體，主要以電感器為例進(jìn)行了說(shuō)明，但采用槽狀通路圖形的結(jié)構(gòu)體并不局限于電感器。
在晶片上形成多個(gè)半導(dǎo)體裝置時(shí)，各半導(dǎo)體電路區(qū)域，如圖33中的(a)所示，由用于保護(hù)不受外部水分浸入的耐濕環(huán)92所包圍。如圖33中的(b)所示，該耐濕環(huán)92采用槽狀通路圖形94而構(gòu)成。此外，如圖34中的(a)所示，在冗余電路用的熔絲圖形96的周圍也設(shè)置耐濕環(huán)92，這種耐濕環(huán)92，如圖34中的(b)所示，也采用槽狀通路圖形94而構(gòu)成。從而，通過(guò)將根據(jù)本發(fā)明的結(jié)構(gòu)用于這些耐濕環(huán)的圖形的拐角部，可以防止耐濕環(huán)的拐角部的層間絕緣膜上發(fā)生龜裂，可以提高半導(dǎo)體裝置的耐濕性。
此外，在上述實(shí)施形式中，僅最上層的配線層由鋁配線形成，但也可以形成兩層以上的鋁配線。本發(fā)明可以廣泛地應(yīng)用于具有在銅配線和鋁配線的連接中使用接觸插頭的結(jié)構(gòu)的半導(dǎo)體裝置，配線層結(jié)構(gòu)和絕緣膜結(jié)構(gòu)并不局限于上述實(shí)施形式所述的結(jié)構(gòu)。
此外，從埋入不良的觀點(diǎn)來(lái)看，也可以適用于基板上的接觸插頭，能夠避免在形成上層配線時(shí)的不合適之處。
此外，在上述第六及第七種實(shí)施形式中，以鄰接設(shè)置多個(gè)槽狀通路圖形時(shí)的圖形為例，說(shuō)明了采用第二種實(shí)施形式的圖形或者第三種實(shí)施形式的圖形的例子，但也可以采用第一種實(shí)施形式的圖形或第四種實(shí)施形式的圖形而形成多個(gè)槽狀通路圖形。此外，也可以將第一至第四種實(shí)施形式所述的兩種以上的圖形進(jìn)行組合使用。此外，在鄰接設(shè)置多個(gè)槽狀通路圖形的情況下，也可以在外周部設(shè)置第五種實(shí)施形式的輔助圖形。
如上所述，可以將本發(fā)明的特征歸納如下。
(附記1)一種半導(dǎo)體裝置，其特征為，包括形成在基板上，至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；在埋入了前述第一配線層的前述第一絕緣膜上形成的第二絕緣膜；形成在前述第一配線層上的前述第二絕緣膜上，具有向直角方向彎曲的槽狀的圖形的槽狀通路；填充到前述槽狀通路內(nèi)的第一埋入導(dǎo)體。
此外，本申請(qǐng)的說(shuō)明書(shū)中的所謂“填充”是指，以在槽狀通路或孔狀通路內(nèi)不殘留空洞的方式，即，不產(chǎn)生埋入不良的方式，形成埋入導(dǎo)體的狀態(tài)。
(附記2)如附記1所述的半導(dǎo)體裝置，其特征為，前述槽狀通路的前述圖形的彎曲部的寬度小于直線部的寬度。
(附記3)如附記1所述的半導(dǎo)體裝置，其特征為，前述槽狀通路，在前述圖形的彎曲部以大于90度的角度分多次彎曲。
(附記4)如附記3所述的半導(dǎo)體裝置，其特征為，前述槽狀通路，在前述圖形的前述彎曲部以135度分兩次彎曲。
(附記5)如附記3或4所述的半導(dǎo)體裝置，其特征為，前述第一配線層的圖形，與前述槽狀通路的前述圖形同樣地彎曲。
(附記6)一種半導(dǎo)體裝置，其特征為，包括形成在基板上，至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜，該第一配線層具有向直角方向彎曲的圖形；在埋入了前述第一配線層的前述第一絕緣膜上形成的第二絕緣膜；在前述第一配線層上的前述第二絕緣膜上形成的、具有槽狀圖形的槽狀通路；填充到前述槽狀通路內(nèi)的第一埋入導(dǎo)體，前述槽狀通路在前述圖形的拐角部是不連續(xù)的。
(附記7)如附記1至6中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，還進(jìn)一步包括在前述第一配線層上的前述第二絕緣膜上形成的孔狀通路；填充到前述孔狀通路中的第二埋入導(dǎo)體。
(附記8)如附記7所述的半導(dǎo)體裝置，其特征為，前述槽狀通路的寬度，為前述孔狀通路寬度的20％～140％。
(附記9)如附記7所述的半導(dǎo)體裝置，其特征為，前述槽狀通路的寬度，小于前述孔狀通路的寬度。
(附記10)如附記1至9中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，包括形成在前述第一配線層上的前述第二絕緣膜上、鄰接設(shè)置多個(gè)槽的槽狀通路圖形，前述槽狀通路圖形的至少一部分由前述槽狀通路構(gòu)成。
(附記11)如附記10所述的半導(dǎo)體裝置，其特征為，在前述槽狀圖形的最外周形成前述槽狀圖形。
(附記12)如附記1至11中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，前述槽狀通路圖形形成于前述第一配線層的一個(gè)圖形上。
(附記13)如附記1至12中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，前述槽狀通路沿著前述第一配線層的圖形的延伸方向形成。
(附記14)如附記1至13中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，埋入到前述第一絕緣膜中的前述第一配線層，是埋入到前述基板上的導(dǎo)電層。
(附記15)如附記1至14中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，前述第一配線層是由以銅為主體的導(dǎo)體構(gòu)成。
(附記16)如附記1至15中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，還進(jìn)一步包括形成在前述第二絕緣膜上、由以鋁為主體的導(dǎo)體構(gòu)成的第二配線層。
(附記17)如附記16所述的半導(dǎo)體裝置，其特征為，前述第一配線層和前述第二配線層具有相同的圖形。
(附記18)一種半導(dǎo)體裝置，其特征為，包括形成在半導(dǎo)體基板上的雜質(zhì)擴(kuò)散區(qū)域；形成在前述半導(dǎo)體基板上的第一絕緣膜；形成在前述雜質(zhì)擴(kuò)散區(qū)域上的第一絕緣膜上，具有向直角方向彎曲的槽狀圖形的槽狀通路；形成在前述雜質(zhì)擴(kuò)散區(qū)域上的前述第一絕緣膜上的孔狀通路；填充到前述槽狀通路中的第一埋入導(dǎo)體和填充到前述孔狀通路中的第二埋入導(dǎo)體，前述槽狀通路的寬度為前述孔狀通路的寬度的20％～140％。
(附記19)如附記1至18中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，前述第一埋入導(dǎo)體和前述第二埋入導(dǎo)體是由以鎢為主體的導(dǎo)體構(gòu)成的。
(附記20)如附記1至17中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，前述第二絕緣膜是由硅氮化膜和硅氧化膜的疊層膜或SiC膜和硅氧化膜的疊層膜構(gòu)成。
(附記21)如附記1至20中任何一個(gè)所述的半導(dǎo)體裝置，其特征為，前述第一絕緣膜是由硅氮化膜和硅氧化膜的疊層膜或SiC膜和SiOC膜的疊層膜構(gòu)成。
(附記22)一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；形成在埋入有前述第一配線層的前述第一絕緣膜上、具有開(kāi)口至前述第一配線層上的槽狀通路和孔狀通路的第二絕緣膜，其特征為，在前述第二絕緣膜上形成前述槽狀通路和前述孔狀通路時(shí)，采用前述槽狀通路的設(shè)計(jì)圖案上的寬度比前述孔狀通路的設(shè)計(jì)圖案上的寬度窄的掩模圖形來(lái)形成前述孔狀通路和前述槽狀通路。
(附記23)一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；形成在埋入有前述第一配線層的前述第一絕緣膜上、具有開(kāi)口至前述第一配線層上的槽狀通路和孔狀通路、以及分別埋入到前述槽狀通路及前述孔狀通路中的埋入導(dǎo)體的第二絕緣膜，其特征為，在形成前述埋入導(dǎo)體時(shí)，在考慮到前述槽狀通路的最大寬度的基礎(chǔ)上設(shè)定構(gòu)成前述埋入導(dǎo)體的導(dǎo)電膜的堆積膜厚，由前述埋入導(dǎo)體填充前述孔狀通路及前述槽狀通路。
如上所述，根據(jù)本發(fā)明，在具有將導(dǎo)體埋入到形成在絕緣膜上的孔狀圖形和槽狀圖形中的結(jié)構(gòu)的半導(dǎo)體裝置中，即使在孔狀圖形和槽狀圖形的通路孔的制成尺寸產(chǎn)生差異的情況下，也可以防止埋入導(dǎo)體和配線層的埋入不良。此外，防止埋入導(dǎo)體的埋入不良的結(jié)果，可以防止在層間絕緣膜上生成龜裂。此外，因?yàn)榭梢越档吐袢雽?dǎo)體上的高低差，所以，可以防止該高低差反映在上層的配線層和絕緣膜上。由此，可以避免與形成在上層上的配線層之間的接觸不良及疊層時(shí)出現(xiàn)的問(wèn)題，進(jìn)而可以提供耐濕性及配線可靠性高的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；在埋入有前述第一配線層的前述第一絕緣膜上所形成的第二絕緣膜；形成在前述第一配線層上的第二絕緣膜上、具有向直角方向彎曲的槽狀圖形的槽狀通路；以及填充到前述槽狀通路內(nèi)的第一埋入導(dǎo)體。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，前述槽狀通路的前述圖形的彎曲部的寬度小于直線部的寬度。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，前述槽狀通路，在前述圖形的彎曲部以大于90度的角度分多次彎曲。
4.一種半導(dǎo)體裝置，其特征在于，包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜，該第一配線層具有向直角方向彎曲的圖形在埋入有前述第一配線層的前述第一絕緣膜上所形成的第二絕緣膜；形成在前述第一配線層上的前述第二絕緣膜上、具有槽狀圖形的槽狀通路；填充到前述槽狀通路內(nèi)的第一埋入導(dǎo)體，前述槽狀通路在前述圖形的拐角部是不連續(xù)的。
5.如權(quán)利要求1至4中任何一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，進(jìn)一步包括形成在前述第一配線層上的前述第二絕緣膜上的孔狀通路；以及填充到前述孔狀通路中的第二埋入導(dǎo)體。
6.如權(quán)利要求1至5中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，包括形成在前述第一配線層上的前述第二絕緣膜上、鄰接設(shè)置多個(gè)槽的槽狀通路圖形，前述槽狀通路圖形的至少一部分由前述槽狀通路構(gòu)成。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，在前述槽狀圖形的最外周形成前述槽狀圖形。
8.如權(quán)利要求6或7所述的半導(dǎo)體裝置，其特征在于，前述槽狀通路圖形形成在前述第一配線層的一個(gè)圖形上。
9.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；形成在埋入有前述第一配線層的前述第一絕緣膜上、具有開(kāi)口至前述第一配線層上的槽狀通路和孔狀通路的第二絕緣膜，其特征在于，在前述第二絕緣膜上形成前述槽狀通路和前述孔狀通路時(shí)，采用前述槽狀通路的設(shè)計(jì)圖案上的寬度比前述孔狀通路的設(shè)計(jì)圖案上的寬度窄的掩模圖形來(lái)形成前述孔狀通路和前述槽狀通路。
10.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗械谝慌渚€層的第一絕緣膜；形成在埋入有前述第一配線層的前述第一絕緣膜上、具有開(kāi)口至前述第一配線層上的槽狀通路和孔狀通路、以及分別埋入到前述槽狀通路及前述孔狀通路中的埋入導(dǎo)體的第二絕緣膜，其特征在于，在形成前述埋入導(dǎo)體時(shí)，在考慮到前述槽狀通路的最大寬度的基礎(chǔ)上設(shè)定構(gòu)成前述埋入導(dǎo)體的導(dǎo)電膜的堆積膜厚，由前述埋入導(dǎo)體填充前述孔狀通路及前述槽狀通路。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，該半導(dǎo)體裝置具有將導(dǎo)體埋入形成在絕緣膜上的孔狀圖形和槽狀圖形中的結(jié)構(gòu)，可以防止埋入導(dǎo)體的埋入不良和隨之而來(lái)的絕緣膜的龜裂。該半導(dǎo)體裝置包括形成在基板上、至少在表面?zhèn)嚷袢胗信渚€層的絕緣膜；形成在該絕緣膜上的絕緣膜；形成在配線層上的絕緣膜上、具有孔狀通路和向直角方向彎曲的槽狀圖形的槽狀通路；填充到孔狀通路及槽狀通路內(nèi)的埋入導(dǎo)體，槽狀通路的寬度小于孔狀通路的寬度。
文檔編號(hào)H01L21/768GK1484303SQ03152398
公開(kāi)日2004年3月24日 申請(qǐng)日期2003年7月31日 優(yōu)先權(quán)日2002年7月31日
發(fā)明者渡邊健一 申請(qǐng)人:富士通株式會(huì)社