專利名稱：在硅基片上制造Si的制作方法
技術領域：
本發(fā)明涉及在升高的溫度下進行注入的方法，該方法用于在硅基片上無定形化的Si1-xGex層的重結晶，例如用于高速CMOS集成電路設備的制造方法，具體而言，涉及在升高的溫度下制造SiGe膜的方法，該方法在松弛的Si1-xGex層上提供張力應變的硅，以提高nMOS和pMOS晶體管的轉換速度。
有很多出版物描述了具有分級Ge組成(x)的厚Si1-xGex層，接著是恒量x的厚松弛的Si1-xGex層，其在拉伸應變下被薄的硅膜覆蓋，其用于制造高排泄驅動電流MOS晶體管。由于晶格參數(shù)在Si1-xGex層和硅基片之間不匹配，在SiGe/Si基片界面有高密度的不相稱的位錯，在SiGe中伴隨著許多車螺紋位錯，其中的一些沿路擴散至表面。SiGe的總厚度約為幾微米，在表面的車螺紋位錯密度仍然約為1·105cm-2。在相關申請1中給出了一部分相關出版物的名單。但是，極厚的Si1-xGex層和高缺陷密度的這種常規(guī)Si1-xGex工藝不適用于大型IC制造。
如S.Mantl等，Strain relaxation of epitaxial SiGe layer on Si(100)improvedby hydrogen implantation，Nuclear Instruments and Methods in Physics ResearchB vol.147，29(1999)所證實，并在相關申請1和2中詳細敘述，通過氫離子注入和退火可以獲得在硅上的應力松弛的高質(zhì)量Si1-xGex層。氫離子注入法形成略低于SiGe/Si界面的窄缺陷帶。在隨后的退火氫片晶和形成空腔的過程中，不相稱的位錯成核，并在Si1-xGex表層上引起明顯提高的應力松弛。氫離子也可以終止一些車螺紋位錯，防止它們向Si1-xGex表面擴散。相關申請1和2描述了降低缺陷密度并在松弛的Si1-xGex膜上制造高驅動電流MOS晶體管的方法，其中所述Si1-xGex膜的厚度僅為約300nm。但是，采用這些方法的Si1-xGex膜的缺陷密度仍然不適于極大型的集成電路制造。
相關申請3描述了在Si1-xGex膜中進一步降低缺陷密度的方法。在該申請所述的方法中，制造在薄膜中的包埋的無定形區(qū)域，例如采用Si+離子注入法，然后在表面使用未破壞的結晶的Si1-xGex區(qū)域作為晶種，通過固相外延法(SPE)進行重結晶。但是，在SiGe中制造包埋的無定形區(qū)域的制程范圍可以相當窄，因為一向報道，SiGe比硅更容易被Si+離子注入法破壞，A.N.Larsen等，MeV ion implantation induced damage in relaxed Si1-xGex，J.Appl.Phys.，vol.81，2208(1997)；T.E.Haynes等，Damage accumulation during ion implantation ofunstrained Si1-xGexalloy layers，Appl.Phys.Lett.，vol.61，61(1992)；和D.Y.C.Lie等，Damage and strain in epitaxial Si1-xGexfilms irradiated with Si，J.Appl.Phys.Vol.74，6039(1993)。無定形化的臨界劑量(φc)隨著Ge濃度增加而降低。其適用于應變的和松弛的SiGe。該作用被認為是由于下列原因所致在碰撞級聯(lián)中沉積的每個離子的平均能量密度增加，和貫穿SiGe中缺陷遷移率降低的損壞穩(wěn)定化作用，Lie等和Haynes等。為了解決這個問題，相關申請5描述了薄硅頂蓋層的應用，該薄硅頂蓋層的功能是作為下面的無定形SiGe膜固相外延生長的晶種。因為硅頂蓋比SiGe相當少地經(jīng)歷Si+注入地損壞，其應該構成更好的用于再生長晶體的模板。
但是，已觀測到具有超過10％Ge的無定形化的應變SiGe的SPE導致嚴重缺陷的薄膜，其含有微孿晶和堆垛缺點，這些已被解釋為應力消除機理，D.C.Paine等，The growth of strained Si1-xGexalloys on(001)silicon using solidphase epitaxy，J.Mater.Res.，vol.5，1023(1990)，和C.Lee等，Kinetics of solidphase epitaxial regrowth in amorphized Si0.88Ge0.12measured by time-resolvedreflectivity，Appl.Phys.Lett.，vol.62,501(1993)。相應地，已報道被Si+離子注入法無定形化的松弛SiGe的SPE比應變SiGe的SPE得到更好的結晶，Q.Z.Hong等，Solidphase epitaxy ofstressed and stress-relaxed Ge-Si alloys，J.Appl.Phys.Vol.71，1768(1992)。而且，當松弛SiGe的速率較高時，應變SiGe的SPE重結晶速率低于硅的速率，這有助于改變SPE的活化壁壘，Hong等。
在離子注入過程中，對晶片的溫度T1也有極強的依賴型，在較高的T1下?lián)p壞增加，所以φc將取決于溫度，Haynes等。這被認為是由于在較高的溫度下，注入導致的缺陷的遷移率增加引起的，Haynes等；D.Y.C.Lie，等，Dependence of damage and strain on the temperature of Si irradiation inepitaxial Ge0.10Si1.90films on Si(100)，J.Appl.Phys.Vol.77，2329(1995)；和O.W.Holland等，Damage saturation duringhi gh-energyion implantation of Si1-xGex，Appl.Phys.Lett.，vol.61，3148(1992)。這被報道為相當突然地發(fā)生的強烈作用，所以相同的注入，例如在320keV下的1·1015Si+離子將在T1＝60℃時無定形化Si0.9Ge0.1，但僅在100℃損壞晶格，Lie，等，supra。再有，在升高的T1下，損壞可取決于劑量率以及總的劑量，Haynes等。另一方面報道的是在升高的晶片溫度下發(fā)生的，在Si+離子注入過程中損壞的飽和度，Holland等。如果在高于某些臨界值T0的T1下，將Si+離子注入Si，SiGe或Ge中，無論劑量是多少，表面損壞將不超過一個相對較低的值，即，它是飽和的。同時，隨著劑量增加，范圍末端(EOR)損壞增長，直至產(chǎn)生包埋的無定形區(qū)域。但是，如果T1過高，不論劑量如何，其不可能產(chǎn)生無定形區(qū)域，Haynes等。如果在低于T0的T1下進行注入，在表面區(qū)域和EOR的損壞將將隨著劑量增加而增加。因此，期望T1有一個最佳的溫度范圍，其允許制造包埋的無定形區(qū)域，同時保留結晶的表面層。Tc是組成決定的例如，對于Si，15％Ge，50％Ge和100％Ge而言，在1.25meV注入能量下，分別為～24℃，69℃，133℃和114℃，Holland等。此處描述的本發(fā)明的方法利用這些效果，在SiGe的Si+或Ge+離子注入的過程中，保持表面區(qū)域的結晶質(zhì)量，同時產(chǎn)生包埋的無定形區(qū)域。通過這樣做，在固相外延再生長后，可以制造更好質(zhì)量的晶體。
為了解決上述問題，本發(fā)明的目的是提供一種制造作為集成電路一部分的薄Si1-xGex層的方法，所述薄Si1-xGex層具有低缺陷密度。
該方法還包括，在所述的外延沉積之后，注入氫離子通過Si1-xGex層，至Si1-xGex/Si界面下約3nm-約100nm的深度。
該方法還包括，在所述的注入后，在約700℃-約1100℃的溫度下，將Si1-xGex層退火約10秒鐘-約60分鐘。
所述的注入氫離子包括在約30keV-約80keV的能級下，注入約1·1016cm-2-約4·1016cm-2劑量的H+離子。
所述的注入氫離子包括注入硼離子和H+離子。
所述的注入氫離子包括在約60keV-約160keV的能級下，注入約5·1016cm-2-約2·1016cm-2劑量的H2+離子。
所述的注入氫離子包括注入硼離子和H2+離子。
所述的在硅基片上外延沉積Si1-xGex層包括沉積分級的Si1-xGex，其中x在Si1-xGex/Si界面處小于約0.05，而在Si1-xGex層的頂部為約0.2-約0.5或更高，并且所述的在硅基片上外延沉積Si1-xGex層還包括沉積Si1-xGex層至厚度約200nm-約500nm。
該方法還包括，在所述的外延沉積后，在Si1-xGex層上外延生長硅頂蓋，并且所述的在Si1-xGex層上外延生長硅頂蓋包括生長硅頂蓋至厚度約10nm-約20nm。
所述的無定形化Si1-xGex層以形成無定形的分級的SiGe層包括注入離子，所述離子選自在約30keV-約500keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的硅離子，和在約60keV-約1000keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的鍺離子。
所述的無定形化是在約200℃-約450℃的溫度下進行的。
該方法還包括在最后退火后，在Si1-xGex層上生長第二硅頂蓋。
根據(jù)本發(fā)明，在硅基片上制造作為集成電路結構一部分的Si1-xGex膜的方法包括制備硅基片；在該硅基片上外延沉積分級的Si1-xGex層，其中x在Si1-xGex/Si界面處小于約0.05，而在Si1-xGex層的頂部為約0.2-約0.5或更高，并且其還包括沉積Si1-xGex層至厚度約200nm-約500nm，在其間形成Si1-xGex/Si界面；注入氫離子通過Si1-xGex層，至Si1-xGex/Si界面下約3nm-約100nm的深度，包括注入選自下組的氫離子在約30keV-約80keV的能級下，以約1·1016cm-2-約4·1016cm-2劑量注入的H+離子，和在約60keV-約160keV的能級下，以約5·1016cm-2-約2·1016cm-2劑量注入的H2+離子；在約700℃-約1100℃的溫度下，將Si1-xGex層退火約10秒鐘-約60分鐘；通過在高于Tc的溫度下注入離子使Si1-xGex層無定形化，以形成無定形的分級的SiGe層，其中所述離子選自在約30keV-約500keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的硅離子，和在約60keV-約1000keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的鍺離子；和在約650℃-約1100℃的溫度下將無定形的分級的SiGe層退火約10秒鐘-60分鐘，以重結晶無定形的分級的SiGe層。
所述的注入氫離子包括注入硼離子和氫離子。
該方法還包括，在所述的外延沉積后，在Si1-xGex層上外延生長硅頂蓋至厚度約10nm-約20nm。
該方法還包括在最后退火后，在Si1-xGex層上生長第二硅頂蓋。
根據(jù)本發(fā)明，在硅基片上制造Si1-xGex膜作為集成電路結構一部分的方法包括制備硅基片；在該硅基片上外延沉積Si1-xGex層，在其間形成Si1-xGex/Si界面，其中Si1-xGex層沉積至在生長溫度下不松弛的厚度；在Si1-xGex層上外延生長硅頂蓋至厚度約10nm-20nm；注入氫離子通過Si1-xGex層，至Si1-xGex/Si界面下約3nm-約100nm的深度；通過在約200℃-約4500℃的溫度下注入離子使Si1-xGex層無定形化，以形成無定形的分級的SiGe層，其中所述離子選自在約30keV-約500keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的硅離子，和在約60keV-約1000keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的鍺離子；和在約650℃-約1100℃的溫度下將分級的SiGe層退火約10秒鐘-約60分鐘，以重結晶無定形的分級的SiGe層。
該方法還包括，在所述的注入氫離子后，在約700℃-約1100℃的溫度下，將Si1-xGex層退火約10秒鐘-約60分鐘。
所述的在硅基片上外延沉積Si1-xGex層包括沉積分級的Si1-xGex，其中x在Si1-xGex/Si界面處小于約0.05，而在Si1-xGex層的頂部為約0.2-約0.5或更高，并且其還包括沉積Si1-xGex層至厚度約200nm-約500nm。
所述的注入氫離子包括注入選自下組的離子在約30keV-約80keV的能級下，以約1·1016cm-2-約4·1016cm-2劑量注入的H+離子，和在約60keV-約160keV的能級下，以約5·1016cm-2-約2·1016cm-2劑量注入的H2+離子。
所述的注入氫離子包括注入硼離子和氫離子。
該方法還包括在最后退火后，在Si1-xGex層上生長第二硅頂蓋。
本發(fā)明的一個目的是在無定形化過程中利用溫度效應來保持表面區(qū)域的結晶質(zhì)量。
本發(fā)明的另一個目的是通過在高于Tc的溫度下，將Si+或Ge+離子注入SiGe層來生產(chǎn)包埋的無定形區(qū)域。
本發(fā)明的另一個目的是提供一種用于大型集成電路應用的、低缺陷密度的、厚度為200nm-500nm的松弛Si1-xGex膜，該膜在頂面的Ge含量為50％或更高。
本發(fā)明的又一個目的是在固相外延再生長后提供質(zhì)量更好的結晶。
本發(fā)明的另一個目的是在松弛Si1-xGex層上提供應變的硅層。
提供本發(fā)明的概述和目的是為了能夠快速離解本發(fā)明的本質(zhì)。通過參照下列本發(fā)明的優(yōu)選實施方案詳述，并結合附圖，可以更充分地理解本發(fā)明。
圖2所示為在氫注入后、進行任何退火之前的薄膜的截面圖。
圖3所示為在松弛退火之后薄膜的截面圖。
圖4所示為在高于Tc的最適宜晶片溫度下，Si+或Ge+離子注入后的薄膜的截面圖。
圖5所示為在SPE重結晶和張力-應變的硅頂蓋生長之后的薄膜的截面圖。
圖6所示為通過改變本發(fā)明的方法制造的生長成的薄膜。
圖7所示為根據(jù)圖6的方法，在SPE重結晶和第二張力-應變的硅頂蓋生長之后的薄膜的截面圖。
現(xiàn)在參照

圖1，用于升高溫度降低缺陷的本發(fā)明的方法包括形成基片10，其包括制備硅基片12，在硅基片12上具有生長成的Si1-xGex假晶(應變的)膜14。在本發(fā)明方法的這個第一個實施方案中，在Si1-xGex假晶膜上沒有形成硅頂蓋。硅基片12是采用本領域現(xiàn)有技術制備的。分級的Si1-xGex外延層14生長至在生長溫度(例如，約200℃-450℃)下，在Si1-xGex層中不產(chǎn)生松弛的厚度；這樣的膜可以是熱力學亞穩(wěn)態(tài)的，但還要沒有位錯。在Si1-xGex層底部，即在Si1-xGex/Si界面處的x值可以低于0.05，而在Si1-xGex層頂面的x值為約0.2-0.5或更大。Ge濃度可以隨Si1-xGex厚度的增加線性地、逐步地或以某些其它方式增加。這適用于厚度為約200nm-500nm的Si1-xGex膜。因為SiGe膜沒有被松弛，所以頂面沒有缺陷。備選地，可以生長具有恒定x值的Si1-xGex外延層，但是對于在頂面具有給定x值的薄膜而言，需要避免位錯的成核現(xiàn)象和其導致的松弛現(xiàn)象。如果需要，可以在Si1-xGex外延層頂部生長薄的外延硅頂蓋，后面將描述本發(fā)明方法的變種。
現(xiàn)在參照圖2，在適當?shù)碾x子能量下，例如30keV-80ke，其能提供在Si1-xGex/Si界面下約3nm-100nm的投射深度，將約1·1016cm-2-約4·1016cm-2的氫離子，例如H+注入Si1-xGex膜，形成具有高密度氫的層16。備選地，單獨離子化的分子氫，例如H2+，可以采用H+一半的劑量和其二倍的能量，如相關申請4中所述。另一個備選是注入硼和氫，和使用氦離子。另一個備選是不進行注入，在這種情況下，不需要下列步驟。
參照圖3，可以將薄膜退火以松弛SiGe層，形成分級的松弛SiGe層14a。退火溫度為約700℃-約1100℃。退火時間為約10秒鐘到長于約60分鐘，可以采用快速加溫退火或爐內(nèi)退火。在退火過程中，在Si1-xGex/Si界面下的氫離子形成氫片晶和空腔，其提高了不相稱的位錯的成核現(xiàn)象，所以改善了松弛的效率，形成高缺陷的SiGe/Si界面區(qū)域。備選地，可以延遲退火，直至注入無定形物種之后，如下文所述。
參照圖4，高劑量例如5·1013crm-2-約10·1015cm-2的重離子，例如在約30keV-約500keV的能量下注入的Si+，或在約60keV-約1000keV的能量下注入的Ge+，被注入到Si1-xGex外延層中，以制造包埋的無定形膜20，其層20a可以延伸至硅基片12中，在接近SiGe/Si界面處形成無定形層。在注入過程中，將晶片保持在組成決定的臨界溫度Tc之上，使在表面區(qū)域處的注入誘導的損壞以相對較低的值飽和。但是，該溫度應該不太高，或者其可以是難以無定形化任何SiGe膜的溫度。例如，對于50％Ge膜，其Tc～133℃，已報道Si+劑量為4·1015cm-2的155℃的注入溫度是有效的，Holland等。理想地，除了頂部10nm-50nm的僅略微被損壞的22外，整個Si1-xGex層將被轉化為無定形結構。因此，對于較厚的Si1-xGex膜而言，優(yōu)選多種能量的離子注入法。硅頂蓋，如果存在，將更耐注入損壞，并應該保留作為隨后的SPE的晶種。
其次，經(jīng)歷高溫退火的SiGe層，導致固相重結晶。該退火溫度為約650℃-1100℃。退火時間為約10秒鐘到長于60分鐘，可以采用快速加溫退火或爐內(nèi)退火。重結晶將發(fā)生于頂部高質(zhì)量層和Si1-xGex/Si界面界面處。但是，由于應力，從較低界面處的重結晶將有可能產(chǎn)生嚴重缺陷。因此，一定要足夠深地注入無定形物種，以使這些缺陷在晶體管操作過程中低于空間電荷區(qū)域。而且，可以降低從Si1-xGex/Si界面處的重結晶速率，導致大多數(shù)SiGe膜被從頂層開始結晶，而這是所需的。
參照圖5，當SiGe膜重結晶(Si1-xGex層24)時，Si1-xGex層24被松弛并且沒有缺陷。薄的例如10nm-20nm的張力應變的純硅頂蓋28，可以根據(jù)生產(chǎn)高遷移率MOS晶體管的需要，在Si1-xGex層24的頂部外延生長。
參照圖6，根據(jù)本發(fā)明備選方法構造的結構40包括硅基片42，其上具有Si1-xGex假晶膜44。在外延沉積Si1-xGex假晶膜后，形成硅頂蓋46。硅頂蓋46的厚度比SiGe的厚度還低例如為約10nm-20nm。該硅頂蓋可以被松弛，具有與硅基片相同的立方結構和晶格常數(shù)。頂蓋46起到SPE晶種層的作用。但是，在退火步驟中，相當大的量Ge可以擴散進入硅頂蓋。如果必要的化，如圖7所示，可以在硅頂蓋46的頂部外延生長薄的，例如10nm-20nm的第二張力應變的純硅頂蓋，圖7包括松弛的SiGe膜重結晶層48和高缺陷層50。
在本發(fā)明方法的備選實施方案中，該方法始于形成厚的、松弛的SiGe有效基片，例如幾微米厚，如相關申請1中所述。因為這些基片含有高含量的到達表面的車螺紋位錯，通常為～1·105cm-2，采用本發(fā)明的方法可以降低這些缺陷的含量。具體而言，可以采用薄的硅頂蓋作為用于SPE的不太容易損壞的晶種層，注入Si+或Ge+離子，同時將晶片保持在高于Tc的適宜溫度下，以生產(chǎn)包埋的無定形SiGe區(qū)域，并通過適當?shù)耐嘶鹬亟Y晶SiGe。在層24的頂部可以外延生長薄的、張力應變的純硅頂蓋28。根據(jù)本發(fā)明方法構造的Si/Si1-xGex可以用于加速pMOS和nMOS晶體管的轉換。
因此，此處公開了一種在升高的溫度下，采用離子注入法在硅基片上制造Si1-xGex層的方法，該方法用于重結晶無定形化的SiGe膜。應該認識到，在如后附權利要求所限定的本發(fā)明范圍內(nèi)，可以對該方法進行進一步的改變和改進。
如上所述，本發(fā)明提供了一種生產(chǎn)作為集成電路一部分的、具有低缺陷密度的薄Si1-xGex層的方法。
權利要求
1.一種在硅基片上制造作為集成電路結構一部分的Si1-xGex膜的方法，其包括制備硅基片；在該硅基片上外延沉積Si1-xGex層，在其間形成Si1-xGex/Si界面；在高于Tc的溫度下無定形化Si1-xGex層，以形成無定形化的、分級的SiGe層；和在約650℃-約1100℃的溫度下將無定形的、分級的SiGe層退火約10秒鐘-約60分鐘，以重結晶無定形的、分級的SiGe層。
2.權利要求1的方法，其包括在所述的外延沉積后，注入氫離子通過Si1-xGex層至Si1-xGex/Si界面下約3nm-約100nm的深度。
3.權利要求2的方法，其包括在所述的注入后，在約700℃-約1100℃的溫度下，將Si1-xGex層退火約10秒鐘-約60分鐘。
4.權利要求2的方法，其中所述的注入氫離子包括在約30keV-約80keV的能級下，注入約1·1016cm-2-約4·1016cm-2劑量的H+離子。
5.權利要求2的方法，其中所述的注入氫離子包括注入硼離子和H+離子。
6.權利要求2的方法，其中所述的注入氫離子包括在約60keV-約160keV的能級下，注入約5·1016cm-2-約2·1016cm-2劑量的H2+離子。
7.權利要求2的方法，其中所述的注入氫離子包括注入硼離子和H2+離子。
8.權利要求1的方法，其中所述的在硅基片上外延沉積Si1-xGex層包括沉積分級的Si1-xGex，其中x在Si1-xGex/Si界面處小于約0.05，而在Si1-xGex層的頂部為約0.2-約0.5或更高，并且所述的在硅基片上外延沉積Si1-xGex層還包括沉積Si1-xGex層至厚度為約200nm-約500nm。
9.權利要求1的方法，其包括在所述的外延沉積后，在Si1-xGex層上外延生長硅頂蓋，并且所述的在Si1-xGex層上外延生長硅頂蓋包括生長硅頂蓋至厚度為約10nm-約20nm。
10.權利要求1的方法，其中所述的無定形化Si1-xGex層以形成無定形的、分級的SiGe層包括注入離子，所述離子選自在約30keV-約500keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的硅離子，和在約60keV-約1000keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的鍺離子。
11.權利要求1的方法，其中所述的無定形化是在約200℃-約450℃的溫度下進行的。
12.權利要求1的方法，其還包括在最后退火后，在Si1-xGex層上生長第二硅頂蓋。
13.一種在硅基片上制造作為集成電路結構一部分的Si1-xGex膜的方法，其包括制備硅基片；在該硅基片上外延沉積分級的Si1-xGex層，其中x在Si1-xGex/Si界面處小于約0.05，而在Si1-xGex層的頂部為約0.2-約0.5或更高，并且其還包括沉積Si1-xGex層至厚度為約200nm-約500nm，在其間形成Si1-xGex/Si界面；注入氫離子通過Si1-xGex層，至Si1-xGex/Si界面下約3nm-約100nm的深度，包括注入選自下組的氫離子在約30keV-約80keV的能級下，以約1·1016cm-2-約4·1016cm-2劑量注入的H+離子，和在約60keV-約160keV的能級下，以約5·1016cm-2-約2·1016cm-2劑量注入的H2+離子；在約700℃-約1100℃的溫度下，將Si1-xGex層退火約10秒鐘-約60分鐘；通過在高于Tc的溫度下注入離子使Si1-xGex層無定形化，以形成無定形的、分級的SiGe層，其中所述離子選自在約30keV-約500keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的硅離子，和在約60keV-約1000keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的鍺離子；和在約650℃-約1100℃的溫度下，將無定形的、分級的SiGe層退火約10秒鐘-約60分鐘，以重結晶無定形的、分級的SiGe層。
14.權利要求13的方法，其中所述的注入氫離子包括注入硼離子和氫離子。
15.權利要求13的方法，其包括在所述的外延沉積后，在Si1-xGex層上外延生長硅頂蓋至厚度為約10nm-約20nm。
16.權利要求15的方法，其還包括在最后退火后，在Si1-xGex層上生長第二硅頂蓋。
17.一種在硅基片上制造作為集成電路結構一部分的Si1-xGex膜的方法，其包括制備硅基片；在該硅基片上外延沉積Si1-xGex層，在其間形成Si1-xGex/Si界面，其中Si1-xGex層沉積至在生長溫度下不松弛的厚度；在Si1-xGex層上外延生長硅頂蓋至厚度為約10nm-約20nm；注入氫離子通過Si1-xGex層至Si1-xGex/Si界面下約3nm-約100nm的深度；通過在約200℃-約450℃的溫度下注入離子使Si1-xGex層無定形化，以形成無定形的、分級的SiGe層，其中所述離子選自在約30keV-約500keV的能量下，以約5.1013cm-2-約5·1015cm-2劑量注入的硅離子，和在約60keV-約1000keV的能量下，以約5·1013cm-2-約5·1015cm-2劑量注入的鍺離子；和在約650℃-約1100℃的溫度下將分級的SiGe層退火約10秒鐘-約60分鐘，以重結晶無定形的、分級的SiGe層。
18.權利要求17的方法，其包括，在所述的注入氫離子后，在約700℃-約1100℃的溫度下，將Si1-xGex層退火約10秒鐘-約60分鐘。
19.權利要求17的方法，其中所述的在硅基片上外延沉積Si1-xGex層包括沉積分級的Si1-xGex，其中x在Si1-xGex/Si界面處小于約0.05，而在Si1-xGex層的頂部為約0.2-約0.5或更高，并且其還包括沉積Si1-xGex層至厚度為約200nm-約500nm。
20.權利要求17的方法，其中所述的注入氫離子包括注入選自下組的離子在約30keV-約80keV的能級下，以約1·1016cm-2-約4·1016cm-2劑量注入的H+離子，和在約60keV-約160keV的能級下，以約5·1016cm-2-約2·1016cm-2劑量注入的H2+離子。
21.權利要求20的方法，其中所述的注入氫離子包括注入硼離子和氫離子。
22.權利要求17的方法，其還包括在最后退火后，在Si1-xGex層上生第二硅頂蓋。
全文摘要
一種在硅基片上制造Si
文檔編號H01L21/20GK1469433SQ0314908
公開日2004年1月21日 申請日期2003年6月26日 優(yōu)先權日2002年7月11日
發(fā)明者道格拉斯·詹姆斯·特威特, 道格拉斯 詹姆斯 特威特, 許勝籘, 馬哲申, 李宗霑 申請人:夏普株式會社