專利名稱：具esd保護(hù)之半導(dǎo)體組體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于依據(jù)專利范圍第1項(xiàng)其特征在于之句子前之特征的半導(dǎo)體組件。
集成電路被提供外部的供應(yīng)電位以及將被處理的輸入訊號(hào)以及從其中被摘取之已處理的輸出訊號(hào)。尤其是，輸入訊號(hào)端非常的敏感，因?yàn)轲伻胗玫膶?dǎo)電軌跡直接連接至輸入切換級(jí)(stage)的閘極端。在集成電路的人工處理或自動(dòng)化的進(jìn)一步處理以便將集成電路放置在電路板上并加上焊錫的情況中，存在著敏感的輸入級(jí)或輸出級(jí)被靜電荷破壞的風(fēng)險(xiǎn)。例如，人體可能充滿靜電，該等電荷隨后經(jīng)由連接至包含集成電路之半導(dǎo)體組件之外部的端點(diǎn)而被放電。自動(dòng)組件設(shè)置或測(cè)試設(shè)備也可能具有靜電并經(jīng)由半導(dǎo)體組件放電。以承載集成電路之半導(dǎo)體上之極小的圖案線寬度，需要保護(hù)以免于靜電放電。
美國(guó)第5 464 434號(hào)專利表示靜電放電保護(hù)組件之實(shí)施例，已知為ESD保護(hù)組件(ESDelectrostatic discharge，靜電放電)。此輸入端經(jīng)由一ESD保護(hù)結(jié)構(gòu)連接至參考電壓(地)，其實(shí)質(zhì)上具有二極管特性。此ESD保護(hù)結(jié)構(gòu)整個(gè)被形成于半導(dǎo)體基體中。此保護(hù)結(jié)構(gòu)的尺寸以此方式設(shè)定，即當(dāng)預(yù)先描述之規(guī)格內(nèi)的被處理訊號(hào)被輸入時(shí)，其不切換并將訊號(hào)波形盡可能衰減至最小因此此二極管特性必須具有一高崩潰電壓。另一方面，必須保證在靜電放電的情況中，電荷數(shù)量被取走至低阻抗的狀態(tài)的地(ground)。所使用之二極管或被連接為二極管的晶體管必須具有大表面區(qū)域上的尺寸以便具有相對(duì)的高電流乘載能力。因此其缺點(diǎn)在于ESD保護(hù)結(jié)構(gòu)需要半導(dǎo)體基體中高的區(qū)域消耗以便符合高崩潰電壓及高電流承載能力之邊界情況。
另一種具有防靜電之保護(hù)組件之半導(dǎo)體電路表示于EP 0 736 904A1專利中。其中，保護(hù)組件被設(shè)置于一端點(diǎn)焊點(diǎn)與分布于半導(dǎo)體芯片上之導(dǎo)體軌跡之間。導(dǎo)體軌跡之特定部份與半導(dǎo)體芯片之邊緣平行。一個(gè)導(dǎo)體軌跡形成環(huán)繞半導(dǎo)體芯片之一個(gè)環(huán)。
本發(fā)明之一目的在提供一種半導(dǎo)體組件，其于半導(dǎo)體基體中的區(qū)域消耗盡可能地小，但適當(dāng)?shù)卮_保ESD保護(hù)。
此目的藉由一半導(dǎo)體組件而達(dá)成，包括一半導(dǎo)體基體，于其中設(shè)置具有被處理之訊號(hào)用之一端點(diǎn)的電子電路且該電子電路之一輸入級(jí)或一輸出級(jí)連接至該端點(diǎn)，且其具有用以提供一電位之一端點(diǎn)且該電子電路之一輸入級(jí)或一輸出級(jí)連接至該端點(diǎn)，在每一情況中被指派給該等端點(diǎn)之一之一導(dǎo)體軌跡從該半導(dǎo)體基體流出并連接至個(gè)別指派的端點(diǎn)，一取走靜電放電之組件，藉由該組件，施加在將被處理之訊號(hào)用之端點(diǎn)上之靜電放電可被移動(dòng)至供應(yīng)電位，于該情況中更提供另一導(dǎo)體軌跡，其走向該半導(dǎo)體基體之外并被連接至指派給該供應(yīng)電位之端點(diǎn)，且其中取走靜電電荷之該組件被設(shè)置于該半導(dǎo)體基體之外部，且每一者一方面在半導(dǎo)體基體外部連接至該另一導(dǎo)體軌跡，另一方面連接至指派給將被處理之訊號(hào)用之端點(diǎn)的導(dǎo)體軌跡。
依據(jù)本發(fā)明之半導(dǎo)體組件，ESD組件不再被形成于半導(dǎo)體基體中。如以上所述，ESD保護(hù)結(jié)構(gòu)之積體配置拿取非微不足道數(shù)量的表面區(qū)域。此區(qū)域消耗在本發(fā)明之半導(dǎo)體組件中是節(jié)省的。取而代之，此ESD保護(hù)組件被設(shè)置于半導(dǎo)體基體之外。此外，提供額外的導(dǎo)體軌跡，其承載供應(yīng)電位，較好是地電位，并且穿過(guò)那些用以讓輸入或輸出訊號(hào)從半導(dǎo)體基體之功能單元輸入或從其輸出訊號(hào)之導(dǎo)體軌跡。本發(fā)明適合在以數(shù)字為基礎(chǔ)運(yùn)作之不連續(xù)數(shù)值輸入及輸出級(jí)，以及以模擬為基礎(chǔ)運(yùn)作之連續(xù)輸入及輸出級(jí)。此外，設(shè)置于半導(dǎo)體外部之該ESD保護(hù)組件現(xiàn)在可以做得比積體配制情況中大。因此增加ESD電阻。
在積體半導(dǎo)體芯片上所提供的稱為端點(diǎn)焊點(diǎn)，亦即代表集成電路之輸入或輸出端點(diǎn)。在半導(dǎo)體基體外部之金屬導(dǎo)體軌跡承載供應(yīng)電位及進(jìn)入及離開(kāi)的被處理訊號(hào)。這些導(dǎo)體軌跡也被稱為引線架構(gòu)(leadframe)。指派給半導(dǎo)體基體的引線架構(gòu)之導(dǎo)體軌跡的端點(diǎn)隨后藉由連接線(bonding wire)與端點(diǎn)焊點(diǎn)接觸。引線架構(gòu)之導(dǎo)體軌跡之相對(duì)端點(diǎn)是半導(dǎo)體組件之端點(diǎn)接腳(pin)，并且被焊接于一電路板上或插入一插槽。此半導(dǎo)體基體被一封裝包圍，通常由塑料制成，引線架構(gòu)之導(dǎo)體軌跡被導(dǎo)引至外部以便建立與電路板的接觸。
依據(jù)本發(fā)明額外提供的另一導(dǎo)體軌跡包圍該半導(dǎo)體基體。該半導(dǎo)體基體通常被做成矩形。另一導(dǎo)體軌跡之至少一部份隨后平行于半導(dǎo)體基體之邊緣行走。其藉此跨越從端點(diǎn)焊點(diǎn)連接至外部之引線架構(gòu)之導(dǎo)電軌跡經(jīng)過(guò)該封裝，用于將被處理的訊號(hào)以及用于供應(yīng)電位。
依據(jù)本發(fā)明，承載供應(yīng)電位(地)之引線架構(gòu)之一導(dǎo)體軌跡與包圍該半導(dǎo)體基體之導(dǎo)體軌跡之間的連接最好由一打線(bonding)連接所建立。承載地電位的額外導(dǎo)體軌跡經(jīng)由ESD保護(hù)組件在交叉點(diǎn)連接至一承載將被處理之訊號(hào)之引線架構(gòu)的導(dǎo)體軌跡。此ESD保護(hù)組件最好是一個(gè)二極管，其陽(yáng)極連接至該額外導(dǎo)體軌跡，而其陰極連接到承載將被處理之訊號(hào)的導(dǎo)體軌跡。取代pn二極管，也可使用MOS二極管。于此情況中其為一MOS場(chǎng)效晶體管，其源極與門極端互相連接。
在該承載地電位之另一導(dǎo)體軌跡與承載將被處理之訊號(hào)的導(dǎo)體軌跡之交叉點(diǎn)提供隔離，因此此二導(dǎo)體軌跡互相被電性隔離，并且避免引線架構(gòu)之訊號(hào)承載導(dǎo)電軌跡與該另一導(dǎo)電軌跡之間的短路。
在交叉點(diǎn)的附近，該另一導(dǎo)電軌跡可以具有一遠(yuǎn)離其主要行進(jìn)方向的短部份分支。該部份適當(dāng)?shù)卦诔虬雽?dǎo)體基體的方向前進(jìn)或在遠(yuǎn)離半導(dǎo)體基體的方向行進(jìn)。此分支被當(dāng)成ESD保護(hù)二極管之陽(yáng)極用的接觸區(qū)域。
在半導(dǎo)體基體中，例如硅基板，功能單元被設(shè)計(jì)為雙極性(bipolar)，MOS或CMOS電路。輸入級(jí)可能包括一反相器。反相器之輸入端可以由耦合其互補(bǔ)MOS晶體管之閘極端而形成并被連接至指派的端點(diǎn)焊點(diǎn)。反相器之n信道MOS晶體管之源極端被連接至參考電位地，參考電位地被連接至半導(dǎo)體基體內(nèi)之一訊號(hào)線，該訊號(hào)線連接至由承載參考電位之導(dǎo)體軌跡所供應(yīng)之端點(diǎn)，該導(dǎo)體軌跡之一部份接著跨越引線架構(gòu)之導(dǎo)體軌跡被連接至該另一導(dǎo)體軌跡。
本發(fā)明將基于表現(xiàn)于圖式中的實(shí)施例被詳細(xì)解釋如下。圖式表示一半導(dǎo)體基體1，于其上設(shè)至一集成電路。代表從集成電路之引出部的是一個(gè)CMOS輸入切換級(jí)13。其包括汲-源極串連之二互補(bǔ)MOS晶體管131，132。p信道MOS晶體管132被提供正供應(yīng)電位VINT，n信道MOS晶體管131被提供參考電位GND。參考電位GND穿過(guò)線121分布于半導(dǎo)體芯片上。所有的訊號(hào)及供應(yīng)電位經(jīng)由端點(diǎn)焊點(diǎn)10，11，12被供應(yīng)給半導(dǎo)體基體。此等端點(diǎn)焊點(diǎn)是金屬化區(qū)域。端點(diǎn)焊點(diǎn)10，11分別被當(dāng)成資料訊號(hào)DQ2及DQ1之輸入及輸出。端點(diǎn)焊點(diǎn)12是做為地電位GND的饋入。此半導(dǎo)體芯片被密封于封裝2之內(nèi)。訊號(hào)流量及至外部之供應(yīng)電壓的饋送經(jīng)由金屬導(dǎo)體軌跡14，15，16發(fā)生。這些導(dǎo)體軌跡在芯片側(cè)之其端點(diǎn)分別經(jīng)由連接線17，18，19連接至被指派的端點(diǎn)焊點(diǎn)10，11，12。其從半導(dǎo)體芯片1離開(kāi)并經(jīng)過(guò)封裝2。封裝外部之金屬導(dǎo)體軌跡14，15，16端點(diǎn)被插入，異如插槽內(nèi)，或被焊接于電路板上。金屬導(dǎo)體軌跡14，15，16被群組一起形成一引線架構(gòu)，其外部端互相連接。此輸入于封裝2之密封之后被打斷。
依據(jù)本發(fā)明，提供另一金屬導(dǎo)體軌跡3。類似引線架構(gòu)之導(dǎo)體軌跡14，15，16，導(dǎo)體軌跡3在半導(dǎo)體基體1外測(cè)行進(jìn)。對(duì)照引線架構(gòu)之導(dǎo)體軌跡14，15，16，導(dǎo)體軌跡3并未從芯片離開(kāi)，而是平行于半導(dǎo)體基體1之側(cè)邊。導(dǎo)體軌跡3適當(dāng)?shù)丨h(huán)繞分別平行半導(dǎo)體基體1之側(cè)邊，如同一封閉的環(huán)。另一導(dǎo)體軌跡3承載地點(diǎn)位GND。為此目的，導(dǎo)體軌跡3藉由連接線31連接于引線架構(gòu)之地導(dǎo)體軌跡16的交叉點(diǎn)?；蛘呤?，也可使用用以互相連接線16，3的互相相對(duì)的表面的其它連接，例如藉由一導(dǎo)電黏膠。地電壓GND經(jīng)由包圍半導(dǎo)體芯片1之線3提供。
額外的導(dǎo)體軌跡3也跨越承載訊號(hào)DQ1，DQ2之引線架構(gòu)之導(dǎo)體軌跡14，15在交叉位置所提供的是ESD組件32，33，其被連接于該導(dǎo)體軌跡3與相關(guān)的導(dǎo)體軌跡14，15之一。例如，二極管32的陽(yáng)極在點(diǎn)321連接至導(dǎo)體軌跡3，并在點(diǎn)321連接至導(dǎo)體軌跡15。二極管32被當(dāng)成一ESD保護(hù)組件其具有一高崩潰電壓以便不影響規(guī)格內(nèi)之訊號(hào)DQ1的負(fù)載。然而，在高靜電電壓的情況中，二極管32崩潰且具有必要電荷用之足夠的額定(rating)以便能夠經(jīng)由接觸點(diǎn)322，321從導(dǎo)體軌跡15流動(dòng)至導(dǎo)電軌跡3并進(jìn)一步經(jīng)由連接線31流至地導(dǎo)體軌跡16。因此，反相器13的晶體管的閘氧化物被保護(hù)免于崩潰。與設(shè)置于半導(dǎo)體基體上之ESD保護(hù)結(jié)構(gòu)相較之下，其為地電位GND必須被設(shè)置于輸入線131與線121之間，ESD保護(hù)二極管32不需要占用半導(dǎo)體基體上的任何區(qū)域。區(qū)域消耗是微不足道的因?yàn)閷⑦_(dá)成高崩潰電壓以及適合的電流承載能力。
將被處理之訊號(hào)DQ2用之導(dǎo)體軌跡14經(jīng)由另一ESD保護(hù)二極管33被連接至環(huán)導(dǎo)體軌跡3。在導(dǎo)體軌跡14與導(dǎo)體軌跡3之交叉點(diǎn)附近提供導(dǎo)電軌跡3之一分支，其與導(dǎo)電軌跡14之對(duì)應(yīng)部份平行。在所示之實(shí)施例中，分支34被導(dǎo)引至外部；其也可以被導(dǎo)引至朝向半導(dǎo)體基體1之內(nèi)部。分支34如此遠(yuǎn)離交叉點(diǎn)，ESD保護(hù)二極管之陽(yáng)極接觸分支34而其陰極接觸導(dǎo)體軌跡14。
在所示的實(shí)施例中，訊號(hào)DQ1將被輸入半導(dǎo)體基體1上之電路。訊號(hào)DQ2是，例如，來(lái)自電路之輸出。于此情況中，端點(diǎn)焊點(diǎn)10被連接至集成電路之輸出驅(qū)動(dòng)器，例如反相器或三態(tài)級(jí)(tristate)之輸出。訊號(hào)DQ1及DQ2也有可能是雙向訊號(hào)并被用來(lái)輸入資料或模擬訊號(hào)至集成電路內(nèi)或從其中取出。
另一金屬導(dǎo)體軌跡3及訊號(hào)承載導(dǎo)體軌跡14，15被配置為避免承載地電位GND之導(dǎo)體軌跡3與承載輸入/輸出訊號(hào)之導(dǎo)電軌跡14，15之間的接觸。一方面，這可藉由導(dǎo)體軌跡在交叉口互相分離而達(dá)成。另一方面，設(shè)置于金屬導(dǎo)體軌跡3，15，14之相對(duì)表面之間的隔離36，37也是適合的。
在藉由聯(lián)機(jī)17，18，19之金屬導(dǎo)體軌跡14，15，16至端點(diǎn)焊點(diǎn)10，11，12的打線之后，經(jīng)由聯(lián)機(jī)31的導(dǎo)體軌跡3，16的連接以及ESD保護(hù)組件32，33的接觸，所有導(dǎo)體軌跡被固定，因此引線架構(gòu)之導(dǎo)體軌跡在外部端點(diǎn)的連接可由打孔被移除。
因?yàn)閰^(qū)域限制不需要被施加至保護(hù)組件32，33，它們的尺寸可被設(shè)計(jì)為較高電流承載能力，與積體形式情況相較下。因此，與半導(dǎo)體基體上的形式相較可以增加ESD電阻。
參考標(biāo)號(hào)表1 半導(dǎo)體基體2 封裝3 導(dǎo)體軌跡10，11，12端點(diǎn)焊點(diǎn)121 線13輸入級(jí)131，132 晶體管133 輸入14，15，16導(dǎo)體軌跡17，18，19，31連接線32，33ESD保護(hù)組件321 陽(yáng)極端322 陰極端34導(dǎo)體軌跡分支35交叉36，37隔離DQ1，DQ2 將被處理的處訊號(hào)GND 供應(yīng)電位VINT 供應(yīng)電位
權(quán)利要求
1.一種半導(dǎo)體組件，包括一半導(dǎo)體基體(1)，于其中設(shè)置具有被處理之訊號(hào)(DQ1)用之一端點(diǎn)(11)的電子電路(13)且該電子電路之一輸入級(jí)或一輸出級(jí)(13)連接至該端點(diǎn)，并具有一供應(yīng)電位GND用之一端點(diǎn)(12)，且該輸入級(jí)(13)或輸出級(jí)連接至該端點(diǎn)，在每一情況中被指派給該端點(diǎn)(11，12)之一之一導(dǎo)體軌跡(15，16)行進(jìn)至該半導(dǎo)體基體(1)外部并連接至個(gè)別指派的端點(diǎn)(11，12)，一組件(32)用以取走靜電放電，藉由該組件使將被處理的訊號(hào)(DQ1)可被取走至供應(yīng)電位(GND)，特征在于提供另一導(dǎo)體軌跡(3)，其走向該半導(dǎo)體基體(1)之外部并被連接至指派給該供應(yīng)電位之端點(diǎn)(12)之導(dǎo)體軌跡(16)，且其中用以取走靜電電荷之該組件(32)被設(shè)置于該半導(dǎo)體基體(1)之外部，且每一者一方面在半導(dǎo)體基體(1)外部連接至該另一導(dǎo)體軌跡(3)，另一方面連接至指派給將被處理之訊號(hào)(dq1)用之端點(diǎn)(11)的導(dǎo)體軌跡(15)。
2.如申專利范圍第1項(xiàng)之半導(dǎo)體組件，特征在于一封裝(2)，其包圍該半導(dǎo)體基體(1)及該另一導(dǎo)體軌跡(3)，且其部份包圍被指派給端點(diǎn)(11，12)之導(dǎo)體軌跡(15，16)，因此面向該半導(dǎo)體基體(1)之這些導(dǎo)體軌跡(15，16)之一部份行進(jìn)至該封裝(2)內(nèi)部，而面離該半導(dǎo)體基體(1)之一部份行進(jìn)至該封裝(2)之外部。
3.如申專利范圍第1或2項(xiàng)之半導(dǎo)體組件，特征在于取走靜電放電之組件(32)系一二極管，其陽(yáng)極連接至該另一導(dǎo)體軌跡(3)，而其陰極連接至指派給該將被處理之訊號(hào)(DQ1)用之該端點(diǎn)(11)之導(dǎo)體軌跡(15)。
4.如申專利范圍第1至3項(xiàng)任一項(xiàng)之半導(dǎo)體組件，特征在于該另一導(dǎo)體軌跡(3)包圍該半導(dǎo)體基體(1)，且其中指派給該端點(diǎn)(10，11，12)之導(dǎo)體軌跡(14，15，16)與該另一導(dǎo)體軌跡交叉。
5.如申專利范圍第4項(xiàng)之半導(dǎo)體組件，特征在于，在該另一導(dǎo)體軌跡(3)與被指派給該將被處理之訊號(hào)(DQ1)用之該端點(diǎn)(11)之導(dǎo)體軌跡(15)交叉的位置，一隔離(36)被提供于交叉導(dǎo)體軌跡(3，15)之間。
6.如申請(qǐng)專利范圍第1-5項(xiàng)任一項(xiàng)之半導(dǎo)體組件，特征在于該另一導(dǎo)體軌跡(3)在其與指派給將被處理之訊號(hào)(DQ1)用之端點(diǎn)(10)用之導(dǎo)體軌跡(14)交叉之位置附近具有一導(dǎo)體軌跡部份(34)從其主要行進(jìn)方向向外分叉，至該分叉連接用以取走靜電放電之該組件(33)，其另一方面被連接至該交叉的導(dǎo)體軌跡(15)。
7.如申請(qǐng)專利范圍第1-6項(xiàng)任一項(xiàng)之半導(dǎo)體組件，特征在于用以將該導(dǎo)體軌跡(14，15，16)指派給該端點(diǎn)(10，11，12)之連接線(17，18，19)被連接至個(gè)別的端點(diǎn)(10，11，12)。
8.如申請(qǐng)專利范圍第7項(xiàng)之半導(dǎo)體組件，特征在于將被處理之訊號(hào)(DQ1，DQ2)用之該端點(diǎn)(10，11，12)以及該供應(yīng)電位(GND)被設(shè)置為該半導(dǎo)體基體(1)中之金屬化區(qū)域。
9.如申請(qǐng)專利范圍第1-7項(xiàng)任一項(xiàng)之半導(dǎo)體組件，特征在于該輸入級(jí)(13)具有至少一晶體管(131，132)，其閘極連接至將被處理之訊號(hào)(DQ1)之端點(diǎn)(11)，而其汲極及源極連接至該供應(yīng)電位(GND)用之端點(diǎn)。
10.如申請(qǐng)專利范圍第9項(xiàng)之半導(dǎo)體組件，特征在于該輸入級(jí)(13)系一反相器。
全文摘要
一種半導(dǎo)體組件，具有ESD保護(hù)組件(32，33)，其被設(shè)置于半導(dǎo)體基體(1)之外部并連接一額外導(dǎo)體軌跡(3)，承載一參考電位(GDN)，至該連結(jié)架構(gòu)之導(dǎo)體軌跡(14，15)。不再需要集積于半導(dǎo)體基體(1)中之ESD保護(hù)結(jié)構(gòu)；可以避免相對(duì)應(yīng)的高區(qū)域消耗。
文檔編號(hào)H01L23/60GK1488171SQ02803933
公開(kāi)日2004年4月7日 申請(qǐng)日期2002年1月21日 優(yōu)先權(quán)日2001年1月19日
發(fā)明者M·特魯斯特, M 特魯斯特 申請(qǐng)人:因芬尼昂技術(shù)股份公司