半導(dǎo)體封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝件及其制法，特別是指一種具有強(qiáng)化層的半導(dǎo)體封裝件及其制法。
【背景技術(shù)】
[0002]覆晶(Flip-Chip)技術(shù)因具有縮小芯片封裝面積及縮短訊號(hào)傳輸路徑等優(yōu)點(diǎn)，目前已經(jīng)廣泛應(yīng)用于芯片封裝領(lǐng)域。例如，芯片尺寸構(gòu)裝(Chip Scale Package, CSP)、芯片直接貼附封裝(Direct Chip Attached, DCA)、及多芯片模塊封裝(Multi Chip Module, MCM)等型態(tài)的封裝模塊，均可以利用覆晶技術(shù)達(dá)到封裝的目的。
[0003]在覆晶封裝制程中，由于芯片與線路基板的熱膨脹系數(shù)的差異甚大，故芯片外圍的凸塊無(wú)法與線路基板上對(duì)應(yīng)的接點(diǎn)形成良好的接合，使得凸塊可能自線路基板上剝離。
[0004]另一方面，隨著集成電路的積集度的增加，因芯片與線路基板的間的熱膨脹系數(shù)(Coefficient of Thermal Expans1n, CTE)不匹配(mismatch)，以致所產(chǎn)生的熱應(yīng)力(thermal stress)與翹曲(warpage)的現(xiàn)象也日益嚴(yán)重，從而導(dǎo)致芯片與線路基板之間的電性連接可靠度(reliability)下降，并造成信賴性測(cè)試的失敗。
[0005]為了解決上述問(wèn)題，現(xiàn)有技術(shù)提出了采用穿娃中介板(Through siliconinterposer, TSI)制作線路基板的制程，藉由穿娃中介板與芯片的娃材質(zhì)接近，以有效避免熱膨脹系數(shù)不匹配所產(chǎn)生的問(wèn)題，例如圖1所示的半導(dǎo)體封裝件I。
[0006]圖1為繪示現(xiàn)有技術(shù)的一半導(dǎo)體封裝件I的剖視示意圖。該半導(dǎo)體封裝件I包括一線路基板10、一穿硅中介板11、多個(gè)焊球12、一凸塊底下金屬層13、一芯片14以及多個(gè)焊球15。
[0007]該線路基板10具有相對(duì)的第一表面1a與第二表面10b、多個(gè)焊墊101及多個(gè)焊墊102。該穿硅中介板11具有相對(duì)的底面Ila與頂面11b、一第一線路層111、一第二線路層112、多個(gè)硅導(dǎo)通孔(Through Silicon Via, TSV) 113、一第一絕緣保護(hù)層114及一第二絕緣保護(hù)層115，該些硅導(dǎo)通孔113電性連接該第一線路層111及第二線路層112。
[0008]該些焊球12電性連接該線路基板10與該第一線路層111，該凸塊底下金屬層13形成于該第二線路層112上。該芯片14具有多個(gè)焊墊141，并透過(guò)該些焊球15與該凸塊底下金屬層13電性連接該第二線路層112。
[0009]該半導(dǎo)體封裝件I除可避免上述問(wèn)題外，也可使其整體尺寸更加縮小，例如一般線路基板的最小線寬/線距僅能做到12/12微米(μ m)，而當(dāng)芯片的輸入輸出(10)數(shù)增加時(shí)，現(xiàn)有的線路基板的線寬/線距并無(wú)法再縮小，故須加大線路基板的面積以提高布線密度，方可接置具有高輸入輸出數(shù)的芯片。
[0010]但因圖1的半導(dǎo)體封裝件I是將該芯片14接置于一具有硅導(dǎo)通孔113的穿硅中介板11上，藉由該穿硅中介板11作為轉(zhuǎn)接板，以將該芯片14電性連接至該線路基板10上，該穿硅中介板11可以半導(dǎo)體制程做出線寬/線距為3/3微米或以下，故當(dāng)該芯片14具有高輸入輸出數(shù)時(shí)，該穿硅中介板11的面積已足夠連接高輸入輸出數(shù)的芯片14。同時(shí)，將該芯片14連接于該穿硅中介板11的電性傳輸速度，亦較該芯片14直接接置于該線路基板10的速度來(lái)的快又高，此因該穿硅中介板11具有細(xì)線寬/線距與電性傳輸距離短的特性。
[0011]惟，上述具有該穿硅中介板11的半導(dǎo)體封裝件I的制作成本過(guò)高，故目前業(yè)界積極開(kāi)發(fā)不具有該穿硅中介板11且體積小于該半導(dǎo)體封裝件I的封裝結(jié)構(gòu)，因而發(fā)展出無(wú)硅基材的線路互連封裝技術(shù)(Si Less Interconnect Technology)，其主要制程例如圖2A至圖2E所示。
[0012]圖2A至圖2E為繪示現(xiàn)有技術(shù)的另一半導(dǎo)體封裝件2及其制法的剖視示意圖。該半導(dǎo)體封裝件2的主要制法如下:
[0013]如圖2A所示，先提供一承載板20與一增層結(jié)構(gòu)21，該承載板20具有相對(duì)的第一表面20a與第二表面20b，該增層結(jié)構(gòu)21具有相對(duì)的第一底面21a與第一頂面21b、至少一介電層211、多個(gè)導(dǎo)電盲孔212、至少一線路層213及多個(gè)電性連接墊214，且該增層結(jié)構(gòu)21的第一底面21a與第一頂面21b上分別形成有第一絕緣保護(hù)層22及第二絕緣保護(hù)層23。接著，將該承載板20設(shè)置于該第一絕緣保護(hù)層22上，并形成凸塊底下金屬層24于該些電性連接墊214上。
[0014]如圖2B所示，提供一芯片25且其具有相對(duì)的主動(dòng)面25a與被動(dòng)面25b、以及多個(gè)焊墊251，并藉由多個(gè)焊球26將該芯片25接置于該凸塊底下金屬層24上。
[0015]如圖2C所示，形成底膠27于該芯片25與該第二絕緣保護(hù)層23之間。
[0016]如圖2D所示，形成一具有相對(duì)的第二底面28a與第二頂面28b的封裝膠體28于該第二絕緣保護(hù)層23上。
[0017]如圖2E所示，藉由機(jī)械研磨方式，自該第二頂面28b薄化該封裝膠體28的厚度。之后，可再進(jìn)行薄化與蝕刻該承載板20等后續(xù)作業(yè)。
[0018]惟，上述半導(dǎo)體封裝件2的制法中，由于該封裝膠體28 (或底膠27)與該芯片25的熱膨脹系數(shù)的差異甚大，以致該封裝膠體28會(huì)產(chǎn)生翹曲，故需以機(jī)械研磨方式薄化該封裝膠體28。如有需要加強(qiáng)該芯片25的散熱效果，則會(huì)再進(jìn)一步研磨以外露出該芯片25的被動(dòng)面25b。然而，即使薄化該封裝膠體28的厚度，甚至外露出該芯片25的被動(dòng)面25b，仍然無(wú)法使該封裝膠體28的翹曲現(xiàn)象完全消除，導(dǎo)致該芯片25容易產(chǎn)生裂痕或破裂(crack)的情形。
[0019]因此，如何克服上述現(xiàn)有技術(shù)的問(wèn)題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0020]本發(fā)明為提供一種半導(dǎo)體封裝件及其制法，可減少封裝膠體的翹曲與半導(dǎo)體組件的破裂情形。
[0021]本發(fā)明提供一種半導(dǎo)體封裝件，其包括:增層結(jié)構(gòu)，其具有相對(duì)的第一底面與第一頂面；至少一半導(dǎo)體組件，其設(shè)置于該增層結(jié)構(gòu)的第一頂面上，且該半導(dǎo)體組件電性連接該增層結(jié)構(gòu)；封裝膠體，其形成于該增層結(jié)構(gòu)的第一頂面上以包覆該半導(dǎo)體組件，該封裝膠體具有相對(duì)的第二底面與第二頂面，且該第二底面面向該增層結(jié)構(gòu)的第一頂面；以及強(qiáng)化層，其形成于該封裝膠體的第二頂面上、該增層結(jié)構(gòu)與該封裝膠體之間、或該增層結(jié)構(gòu)的第一底面上。
[0022]當(dāng)該強(qiáng)化層是形成于該封裝膠體的第二頂面上、或該增層結(jié)構(gòu)與該封裝膠體之間時(shí)，該半導(dǎo)體封裝件可包括第一絕緣保護(hù)層，該第一絕緣保護(hù)層形成于該增層結(jié)構(gòu)的第一底面上，并具有多個(gè)第一貫穿孔以分別外露出該增層結(jié)構(gòu)的多個(gè)導(dǎo)電盲孔。該半導(dǎo)體封裝件可包括多個(gè)第二電性連接墊，其形成于該第一絕緣保護(hù)層上至該些第一貫穿孔內(nèi)以分別電性連接該些導(dǎo)電盲孔。
[0023]當(dāng)該強(qiáng)化層是形成于該封裝膠體的第二頂面上時(shí)，該半導(dǎo)體封裝件可包括形成于該強(qiáng)化層上的絕緣層。該半導(dǎo)體封裝件可包括黏著層，其形成于該封裝膠體與該強(qiáng)化層之間。
[0024]當(dāng)該強(qiáng)化層是形成于該增層結(jié)構(gòu)與該封裝膠體之間時(shí)，該強(qiáng)化層具有多個(gè)開(kāi)孔以分別外露出該增層結(jié)構(gòu)的多個(gè)第一電性連接墊。
[0025]當(dāng)該強(qiáng)化層是形成于該增層結(jié)構(gòu)的第一底面上時(shí)，該半導(dǎo)體封裝件可包括第一絕緣保護(hù)層與多個(gè)第二貫穿孔，該第一絕緣保護(hù)層形成于該增層結(jié)構(gòu)與該強(qiáng)化層之間，該些第二貫穿孔形成于該強(qiáng)化層至該第一絕緣保護(hù)層中以分別外露出該增層結(jié)構(gòu)的多個(gè)導(dǎo)電盲孔。該半導(dǎo)體封裝件可包括絕緣層，其形成于該強(qiáng)化層與該些第二貫穿孔的壁面上。該半導(dǎo)體封裝件可包括多個(gè)第二電性連接墊，其形成于該絕緣層上至該些第二貫穿孔內(nèi)以分別電性連接該些導(dǎo)電盲孔。
[0026]該半導(dǎo)體封裝件可包括凸塊底下金屬層與多個(gè)導(dǎo)電組件，該凸塊底下金屬層形成于該增層結(jié)構(gòu)的多個(gè)第一電性連接墊上，該些導(dǎo)電組件形成于該半導(dǎo)體組件與該凸塊底下金屬層之間。
[0027]該半導(dǎo)體封裝件可包括底膠，其形成于該半導(dǎo)體組件的主動(dòng)面上以包覆該凸塊底下金屬層與該些導(dǎo)電組件。
[0028]本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括:提供一具有相對(duì)的第一底面與第一頂面的增層結(jié)構(gòu)；設(shè)置至少一半導(dǎo)體組件于該增層結(jié)構(gòu)的第一頂面上，且該半導(dǎo)體組件電性連接該增層結(jié)構(gòu)；形成一具有相對(duì)的第二底面與第二頂面的封裝膠體于該增層結(jié)構(gòu)的第一頂面上以包覆該半導(dǎo)體組件，且該第二底面面向該增層結(jié)構(gòu)的第一頂面；自該第二頂面薄化該封裝膠體的厚度；以及形成強(qiáng)化層于該封裝膠體的第二頂面上。
[0029]本發(fā)明又提供一種半導(dǎo)體封裝件的制法，其包括:提供一具有相對(duì)的第一底面與第一頂面的增層結(jié)構(gòu)；形成強(qiáng)化層于該增層結(jié)構(gòu)的第一頂面上；設(shè)置至少一半導(dǎo)體組件于該強(qiáng)化層上，且該半導(dǎo)體組件電性連接至該增層結(jié)構(gòu)；形成一具有相對(duì)的第二底面與第二頂面的封裝膠體于該強(qiáng)化層上以包覆該半導(dǎo)體組件，且該第二底面面向該強(qiáng)化層；以及自該第二頂面薄化該封裝膠體的厚度。
[0030]本發(fā)明再提供一種半導(dǎo)體封裝件的制法，其包括:提供一具有相對(duì)的第一底面與第一頂面的增層結(jié)構(gòu)；設(shè)置至少一半導(dǎo)體組件于該增層結(jié)構(gòu)的第一頂面上，且該半導(dǎo)體組件電性連接該增層結(jié)構(gòu)；形成一具有相對(duì)的第二底面與第二頂面的封裝膠體于該增層結(jié)構(gòu)的第一頂面上以包覆該半導(dǎo)體組件，且該第二底面面向該增層結(jié)構(gòu)的第一頂面；自該第二頂面薄化該封裝膠體的厚度；以及形成強(qiáng)化層于該增層結(jié)構(gòu)的第一底面上。
[0031]該半導(dǎo)體封裝件及其制法中，該增層結(jié)構(gòu)可具有至少一介電層、多個(gè)形成于該介電層中的導(dǎo)電盲孔、及至少一形成于該介電層上并電性連接該些導(dǎo)電盲孔的線路層，且該線路層具有多個(gè)第一電性連接墊。
[0032]該強(qiáng)化層的材質(zhì)可