專利名稱：非易失存儲單元的讀取方法
技術領域：
本發(fā)明涉及一種半導體存儲裝置的讀取方法，特別涉及一種讀取于柵極具有捕捉(trap)電荷介電材料的可編程只讀存儲器(PROM)單元的方法。


圖1顯示在美國專利編號5768192中所公開的只讀存儲器(PROM)單元的結構剖面圖，其中，該傳統(tǒng)技術是利用ONO作為柵極絕緣層。此類型的PROM可利用使電子陷(trap)于氮化硅層20鄰近于源極14以及漏極16的兩端以執(zhí)行編程的動作。由于此類型PROM的材料特性所致，可在單一單元上儲存兩位的數據。
在檢測或讀取儲存于上述存儲單元的位于源極端14附近的電荷時，將基底以及源極14接地，并在柵極以及漏極16端施加電壓。柵極電壓約為3V，而漏極電壓約為1.5V。因此，漏極至基底的偏壓約為1.5V，源極至基底的偏壓為0V，而漏極以及源極之間的偏壓約為1.5V。另外，若將上述漏極以及源極所施加的電壓互換，則可讀取儲存于漏極端的電荷。
然而，在讀取源極端附近所儲存的數據時，流經存儲單元中的電流會受到儲存于漏極附近的電荷所干擾。若要減少所捕捉的電荷對于讀取電流的影響，可加大漏極與基底接面之間的空乏區(qū)(depletion region)范圍，當空乏區(qū)的范圍涵蓋位于漏極以下的基底表面時，則可排除位于漏極附近的電荷對讀取電流的干擾，因此使得讀取電流更為穩(wěn)定以避免讀取錯誤的情況發(fā)生。
擴大空乏區(qū)的方式可利用提高漏極至基底之間的偏壓來達成。如上所述，當空乏區(qū)的范圍越廣時，位于漏極附近的電荷對讀取電流的干擾則越小，因此能得到更穩(wěn)定的讀取電流。因此，直接提高漏極電壓為直觀的作法。然而，當漏極至源極電壓過大時，會造成數據讀取錯誤。原因在于此過強的側向電場會導致在執(zhí)行讀取動作的同時，造成電荷累積于漏極端附近而影響所儲存的數據。
另外，本發(fā)明另一目的在于避免讀取上述非易失內存的數據時，導致發(fā)生讀取錯誤(read disturb)的情形。
為實現上述的目的，本發(fā)明提出一種非易失存儲單元的讀取方法，非易失存儲單元具有基底、第一源極/漏極以及一第二源極/漏極，第一源極/漏極與第二源極/漏極之間具有一信道區(qū)，而信道區(qū)上具有一柵極，柵極與通道區(qū)之間具有位于第一絕緣層以及第二絕緣層之間的非導電性電荷捕捉材料，上述非易失存儲單元的讀取方法包括下列步驟。首先，提供第一電壓至第一源極/漏極，接著，提供第二電壓至第二源極/漏極，提供第三電壓至柵極，最后提供第四電壓至基底，其中第一電壓大于第二電壓，而第二電壓及第三電壓大于第四電壓。
圖2為根據本發(fā)明第一實施例所述的PMOS單元的剖面結構圖。
圖3為根據本發(fā)明第二實施例所述的PMOS單元的剖面結構圖。
標號說明14、34～源極；
16、36～漏極；20、40～氮化硅層；32～P型基底；38、42～二氧化硅層；44～柵極。
當欲在PROM存儲單元的漏極端寫入數據時，在柵極44與漏極36端提供電壓以產生垂直以及側向電場，從而加速沿著信道區(qū)移動的電子。當電子的動能增加到足以跨越二氧化硅層38的能障時，其穿過二氧化硅層38并陷于(trapped)氮化硅層40中，如圖2中虛線所標示的區(qū)域。電子所陷入的區(qū)域靠近漏極36，由于此時該處的電場最強，因此電子最有可能得到足夠的能量以跨越二氧化硅層38的能障。當越多電子被捕捉于氮化硅層40時，此區(qū)域的臨界電壓會逐漸提高。同樣的，當要在PROM存儲單元的源極端寫入數據時，只要將原供應于漏極的電壓改供應至源極端即可。
因為氮化硅層40并非導電材料，故電子能夠陷入于不同的區(qū)域，例如氮化硅層40靠近源極34以及漏極36的兩端。因此，本發(fā)明所述的存儲單元能夠儲存一位以上的數據。
讀取此PROM存儲單元數據的方向與寫入數據時相反。例如，讀取位于源極附近的電荷時，柵極44偏壓為3V，漏極偏壓為2V，源極偏壓為0.5V，而基底接地。在本實施例中，漏極至源極的偏壓約為1.5V。因此電子流由源極端流至漏極端。柵極至源極的偏壓約為2.5V，而源極至基底的偏壓約為0.5V，同樣皆為正值。以0.15um的PMOS單元而言，其信道長度約為0.3um，漏極至源極偏壓約為0.5V至3V之間，源極對基底偏壓約為0.1V至1.5V之間，而柵極對源極偏壓約為0.5V至6V之間。
同樣的，當讀取漏極端的電荷時，無須改變柵極以及基底的偏壓，僅需將漏極以及源極電壓交換，或將漏極對源極的偏壓反向即可。
另外，圖2所示的用于讀取、編程、或抹除PROM存儲單元的電壓由周邊電路所提供，例如行譯碼電路或列譯碼電路等。
相比于現有技術，現有技術漏極至基底的偏壓約為1.5V，而根據本發(fā)明實施例所述的漏極至基底偏壓約為2V。如上所述，較高的漏極至基底偏壓能夠延伸并擴大基底與漏極接面的空乏區(qū)，使空乏區(qū)的范圍涵蓋至基底位于漏極端附近的電荷捕捉區(qū)下方的表面。因此，本實施例的數據讀取電流能夠不受儲存于漏極端附近的電荷所影響。在本實施例中的漏極至源極偏壓的范圍為0.5V至2V之間，若為1.5V，其與傳統(tǒng)技術相同。漏極至源極偏壓決定側向電場的強度并強烈影響位于漏極端的熱電子量。因此，根據本發(fā)明實施例所公開的技術，并不會增加于讀取動作時發(fā)生熱電子進入存儲保存層的機會而導致影響漏極端的電荷量，并能得到較為穩(wěn)定的讀取電流。
第二實施例圖3為根據本發(fā)明第二實施例所述的PMOS單元的剖面結構圖。
位于某端的電壓若未與其它端的電壓比較的話，將不具任何意義，此為本領域普通技術人員所知。因此，能夠結合其它電壓的組合使其滿足所需的電壓差。圖3為其它供應電壓的組合使其滿足如圖2所示的偏壓條件。如圖3所示，漏極、源極、柵極與基底所施加的電壓各自為1.5V、0V、2.5V以及-0.5V。因此，漏極至源極的偏壓同樣為1.5V，源極至基底的偏壓同樣為2.5V。各電極的偏壓的組合滿足以下的方程式{漏極電壓，源極電壓，柵極電壓，基底電壓}＝{(X+1.5)V，(X+0)V，(X+2.5)V，(X-0.5)V}其中，X為自然數。
本發(fā)明雖以較佳實施例公開如上，然其并非用于限定本發(fā)明的范圍，任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，可做一些的等效變動與修改，因此本發(fā)明的保護范圍以權利要求為準。
權利要求
1.一種非易失存儲單元的讀取方法，其特征在于，所述非易失存儲單元具有一基底、一第一源極/漏極以及一第二源極/漏極，所述第一源極/漏極與第二源極/漏極之間具有一信道區(qū)，所述信道區(qū)上具有一柵極，所述柵極與通道區(qū)之間具有位于一第一絕緣層以及一第二絕緣層之間的非導電性電荷捕捉材料，所述非易失存儲單元的讀取方法包括下列步驟提供一第一正偏壓至所述第一源極/漏極以及基底之間；提供一第二正偏壓至所述第二源極/漏極以及第一源極/漏極之間；以及提供一第三正偏壓至所述柵極以及第一源極/漏極之間。
2.如權利要求1所述的非易失存儲單元的讀取方法，其特征在于，所述第一正偏壓的范圍為0.1V至1.5V之間。
3.如權利要求1所述的非易失存儲單元的讀取方法，其特征在于，所述第二正偏壓的范圍為0.5V至3V之間。
4.如權利要求1所述的非易失存儲單元的讀取方法，其特征在于，所述第三正偏壓的范圍為0.5V至6V之間。
5.一種非易失存儲單元的讀取方法，其特征在于，所述非易失存儲單元具有一基底、一第一源極/漏極以及一第二源極/漏極，所述第一源極/漏極與第二源極/漏極之間具有一信道區(qū)，所述信道區(qū)上具有一柵極，所述柵極與通道區(qū)之間具有位于一第一絕緣層以及一第二絕緣層之間的非導電性電荷捕捉材料，所述非易失存儲單元的讀取方法包括下列步驟提供一第一電壓至所述第一源極/漏極；提供一第二電壓至所述第二源極/漏極；提供一第三電壓至所述柵極；以及提供一第四電壓至所述基底，其中所述第一正電壓大于所述第二正電壓，而所述第二電壓及第三電壓大于所述第四電壓。
6.如權利要求5所述的非易失存儲單元的讀取方法，其特征在于，所述第一電壓與第二電壓的差異范圍為0.5V至3V之間。
7.如權利要求5所述的非易失存儲單元的讀取方法，其特征在于，所述第二電壓與第四電壓的差異范圍為0.1V至1.5V之間。
8.如權利要求5所述的非易失存儲單元的讀取方法，其特征在于，所述第三電壓與第二電壓的差異范圍為0.5V至6V之間。
全文摘要
本發(fā)明涉及一種非易失存儲單元的讀取方法，非易失存儲單元具有基底、第一源極/漏極以及一第二源極/漏極，第一源極/漏極與第二源極/漏極之間具有一信道區(qū)，而信道區(qū)上具有一柵極，柵極與通道區(qū)之間具有位于第一絕緣層以及第二絕緣層之間的非導電性電荷捕捉材料，所述非易失存儲單元的讀取方法包括下列步驟。首先，提供第一電壓至第一源極/漏極，接著，提供第二電壓至第二源極/漏極，提供第三電壓至柵極，最后提供第四電壓至基底，其中第一電壓大于第二電壓，而第二電壓及第三電壓大于第四電壓。本發(fā)明可避免讀取非易失內存的數據時發(fā)生讀取錯誤(read disturb)。
文檔編號H01L29/788GK1449025SQ0212732
公開日2003年10月15日 申請日期2002年7月31日 優(yōu)先權日2002年4月2日
發(fā)明者葉致鍇, 蔡文哲, 盧道政 申請人:旺宏電子股份有限公司