專利名稱：具有浮動(dòng)閘間壁的非易失性存儲(chǔ)器及制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種半導(dǎo)體技術(shù)，尤指一種非易失性半導(dǎo)體存儲(chǔ)器。
(2)背景技術(shù)圖1是傳統(tǒng)非易失性半導(dǎo)體存儲(chǔ)器的剖面圖，以場(chǎng)氧化區(qū)域(field oxideregion)134隔離硅基板130內(nèi)的主動(dòng)區(qū)域(active area)120與其他的主動(dòng)區(qū)域，在主動(dòng)區(qū)域120之上形成一閘極氧化層(gate oxide)140，然后在閘極氧化層140之上再沉積一復(fù)晶硅層150，經(jīng)過(guò)圖案化之后，就會(huì)在每個(gè)主動(dòng)區(qū)域120的上形成一個(gè)浮動(dòng)閘(floating gate)，接著在浮動(dòng)閘之上再形成一絕緣層160(如ONO層，是由一二氧化硅層、一氮化硅層以及另一二氧化硅層所組合而成)，接著沉積一復(fù)晶硅層170，經(jīng)圖案化成為控制閘(control gate)，請(qǐng)參考S.Aritome等人所著的在IEEE Tech.Dig.of IEDM(1994)第61-64頁(yè)上的論文″A 0.67um2Self-Aligned Shallow Trench Isolation Cell(SA-STI Cell)for 3V-Only 256Mbit NAND EEPROMs″。
場(chǎng)氧化層134是利用已知的LOCOS制程所形成的，場(chǎng)氧化區(qū)域134及主動(dòng)區(qū)域120與稍后形成的浮動(dòng)閘150是利用不同的光罩所形成的，因?yàn)榭紤]到光罩有未對(duì)準(zhǔn)的可能性，所以讓浮動(dòng)閘150與場(chǎng)氧化區(qū)域134部份重疊，浮動(dòng)閘150的重疊部份(「?jìng)?cè)翼(wings)」)150W雖然增加了存儲(chǔ)器的尺寸，但是卻因而改善了浮動(dòng)閘150和控制閘170之間的電容耦合(capacitive coupling)。
為了縮小存儲(chǔ)器的尺寸，前面所引用的Aritome所著文章中有提到?？梢宰審?fù)晶硅層150自對(duì)準(zhǔn)于主動(dòng)區(qū)域120，就如圖2和圖3所示，在形成場(chǎng)氧化區(qū)域134前，先在基板130之上形成閘極氧化層140和復(fù)晶硅層150，然后在復(fù)晶硅層150之上再形成一二氧化硅層210(「帽氧化層(cap oxide)」)，接著形成光罩(未圖示)來(lái)形成主動(dòng)區(qū)域120，藉由這個(gè)光罩形成圖案化前述二氧化硅層210、復(fù)晶硅層150及閘極氧化層140，并同時(shí)蝕刻基板130的裸露區(qū)域，以在內(nèi)部形成隔離溝槽220。然后，再沉積一二氧化硅層134，用以填滿隔離溝槽220并蓋住整個(gè)結(jié)構(gòu)，再回蝕氧化層134(如圖3所示)，暴露出復(fù)晶硅層150，接著如圖1所示沉積并圖案化「內(nèi)復(fù)晶硅(inter-poly)」絕緣層160和控制閘復(fù)晶硅層170。
去除了側(cè)翼結(jié)構(gòu)150W的確縮小了存儲(chǔ)器的尺寸，但是相對(duì)地也降低了浮動(dòng)閘150和控制閘170之間的電容耦合，為了改善電容耦合，因而蝕刻二氧化硅層134，暴露出浮動(dòng)閘150的部份側(cè)壁150SW，復(fù)晶硅層170就沿著暴露出的側(cè)壁部份150SW伸入溝槽220，這樣可以增加電容耦合。
R.Shirota在Nonvolatile Memory Workshop，Monterey，California(2000年2月)第22-31頁(yè)的″A Review of 256Mbit NAND Flash Memories and NANDFlash Future Trend″文中揭示了另一種結(jié)構(gòu)，在這個(gè)結(jié)構(gòu)中，于形成內(nèi)復(fù)晶硅絕緣層160之前，先沉積另一復(fù)晶硅層，然后用另外的光罩進(jìn)行圖案化，所以這個(gè)結(jié)構(gòu)的浮動(dòng)閘包含兩層復(fù)晶硅層，新加的復(fù)晶硅層會(huì)延伸到場(chǎng)氧化區(qū)域134的上方。
(3)發(fā)明內(nèi)容本發(fā)明的目的是提供一種尺寸小且電容耦合性好的非易失性存儲(chǔ)器及其制造方法。
為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明一方面提供一種具有浮動(dòng)閘間壁的非易失性存儲(chǔ)器制造方法，其特點(diǎn)是，至少包括形成一第一材質(zhì)層，用以提供一浮動(dòng)閘的一部份；于該第一層之上形成一層L1，并暴露出該層L1的一側(cè)壁；以及于該層L1的側(cè)壁之上形成一間壁，與該第一材質(zhì)層呈物理接觸，該間壁用以提供該浮動(dòng)閘的另一部份。
根據(jù)本發(fā)明另一方面提供的一種非易失性存儲(chǔ)器的制程方法，其特點(diǎn)是，至少包括于一半導(dǎo)體基板之上形成一第一絕緣層；于該第一絕緣層之上形成一第一導(dǎo)電層；于該第一導(dǎo)電層之上形成一層L1；于該層L1之上形成一第二層，并蝕刻該第二層，以提供一位于該層L1的側(cè)壁之上的導(dǎo)電間壁，該導(dǎo)電間壁是與該第一導(dǎo)電層呈物理接觸；以及于該第一層和第二層之上形成一第三層，該第三層是與該第一導(dǎo)電層和第二導(dǎo)電層隔離。
根據(jù)本發(fā)明又一方面提供一種一種一種非易失性存儲(chǔ)器，其特點(diǎn)是，至少包含一浮動(dòng)閘，它至少包含有一第一平坦部份以及與該第一部份呈物理接觸的一第二部份，該第二部份是比該第一部份突出；一絕緣層，它圍住該浮動(dòng)閘的所有側(cè)邊；以及一控制閘，它位于該浮動(dòng)閘之上，該絕緣層隔離該控制閘與該浮動(dòng)閘。
在本發(fā)明的一些實(shí)施例中，浮動(dòng)閘是由兩層復(fù)晶硅層所構(gòu)成，但是其中的第二層復(fù)晶硅層不是利用另外的光罩來(lái)進(jìn)行圖案化，在一些實(shí)施例中，第二層復(fù)晶硅層是在共形沉積(conformal deposition)之后接著進(jìn)行全面性非等向蝕刻(blanket anisotropic etch)而形成，以提供與第一層復(fù)晶硅層物理接觸的復(fù)晶硅間壁。
本發(fā)明并不局限于所列舉的實(shí)施例，例如不需額外的光罩、浮動(dòng)閘由兩層所構(gòu)成、使用復(fù)晶硅層材料等均不是必要條件，一些實(shí)施例仍利用LOCOS隔離技術(shù)。
為進(jìn)一步說(shuō)明本發(fā)明的目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。
(4)


圖1至圖3為習(xí)知半導(dǎo)體存儲(chǔ)器的剖面示意圖；圖4至圖11是為根據(jù)本發(fā)明一較佳實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)的剖面示意圖；以及圖12為根據(jù)本發(fā)明一較佳實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)的俯視圖。
(5)具體實(shí)施方式
圖4是在制程前段生成的非易失性存儲(chǔ)器結(jié)構(gòu)的剖面圖，利用已知的淺溝槽隔離(shallow trench isolation，STI)技術(shù)形成與主動(dòng)區(qū)域120自對(duì)準(zhǔn)的浮動(dòng)閘復(fù)晶硅層150，基本上與圖2相同，在這個(gè)實(shí)施例中，基板130是適當(dāng)摻雜(如摻雜磷)的單晶硅基板，基板130中可以形成適當(dāng)?shù)木?well)(未示出)，如同H.T.Tuan等人在美國(guó)專利申請(qǐng)第09/640,139號(hào)標(biāo)題為″Nonvolatile Memory Structures and Methods of Fabrication″(申請(qǐng)日2000年8月15日)的專利中所述，這里當(dāng)然也可以使用其他種類的基板，如非硅基板，本發(fā)明不局限于特定種類的井或摻雜形式。
在基板130之上形成絕緣層140，在這個(gè)實(shí)施例中，絕緣層140是二氧化硅層，形成方式在前文所提到的美國(guó)專利申請(qǐng)第09/640,139號(hào)中有敘述，我們稱這絕緣層為「穿隧氧化層(tunnel oxide)」，這是因?yàn)樵谶@個(gè)實(shí)施例中，可以利用Fowler-Nordheim方式使電子從浮動(dòng)閘150穿隧至基板130，藉以抹除存儲(chǔ)單元，本發(fā)明并不局限于使用Fowler-Nordheim穿隧機(jī)制或二氧化硅材質(zhì)。
然后，沉積摻雜復(fù)晶硅層150(復(fù)晶硅層150可以在沉積當(dāng)時(shí)或之后進(jìn)行摻雜，當(dāng)然也可以使用非復(fù)晶硅導(dǎo)電層)，接著在復(fù)晶硅層150之上形成一層210，此層210可以是氮化硅層，然后利用微影技術(shù)在結(jié)構(gòu)上形成光罩(為示出)，并光罩形成出主動(dòng)區(qū)域120和隔離溝槽220，接著經(jīng)由光罩內(nèi)的開口向下蝕刻氮化硅層210、復(fù)晶硅層150、氧化層140和基板130(或是可以在蝕刻完氮化硅層210之后先剝除光阻，再蝕刻復(fù)晶硅層150，不過(guò)這個(gè)步驟不是必需的)，于是在基板內(nèi)形成隔離溝槽220，然后沉積一絕緣層134(可以是二氧化硅層)填滿前述溝槽220并覆蓋整個(gè)結(jié)構(gòu)，接著利用化學(xué)機(jī)械研磨法(chemical mechanical polishing，CMP)研磨氧化層134，化學(xué)機(jī)械研磨法會(huì)終止于氮化硅層210，這些步驟可以參考前述美國(guó)專利申請(qǐng)09/640,139，再配合使用其他的技術(shù)及材料。
然后進(jìn)行氧化層134的全面性蝕刻，以暴露出復(fù)晶硅層150的部份側(cè)壁150SW(如圖5所示)，在一實(shí)施例中，蝕刻方式是利用緩沖HF蝕刻，水與氫氟酸的體積比是100∶1；在另一實(shí)施例中，可利用干式非等向性CF4/CHF3蝕刻，本發(fā)明并不局限于特定的蝕刻制程。
再來(lái)沉積一共形導(dǎo)電層610(如圖6所示)，不用微影光罩直接進(jìn)行非等向性蝕刻，這樣即在氮化硅層210和復(fù)晶硅層150暴露出的側(cè)壁部份形成間壁，在一些實(shí)施例中，導(dǎo)電層610是摻雜復(fù)晶硅層，與復(fù)晶硅層150有同樣的導(dǎo)電形式和摻雜濃度，可以利用低壓化學(xué)氣相沉積法(low pressurechemical vapor deposition，LPCVD)沉積而成，在沉積當(dāng)時(shí)或之后進(jìn)行摻雜，至于蝕刻復(fù)晶硅層610則可以利用傳統(tǒng)的干式非等向性蝕刻制程，這里也可以使用其他的材料和制程，最后的浮動(dòng)閘可由復(fù)晶硅層150和610所構(gòu)成。
在一實(shí)施例中，復(fù)晶硅層150厚120nm，氧化層134的蝕刻深度是從復(fù)晶硅層150的上表面往下算60nm，氮化硅層210厚85nm，所以間壁610的高度是60+85＝145nm。
在一些實(shí)施例中，復(fù)晶硅層610的蝕刻方式是遮罩蝕刻，所使用的遮罩則是用于形成周邊電路元件之用。
接著移除氮化硅層210，并在整個(gè)結(jié)構(gòu)之上形成一絕緣層160(如圖7所示)，在一些實(shí)施例中，前述絕緣層160可以是ONO層，形成方式如前述美國(guó)專利申請(qǐng)09/640,139所述，更具體地說(shuō)，是利用熱氧化法在裸露的復(fù)晶硅層150和610上形成一薄氧化層，這個(gè)步驟使得間壁610的上方凸角變得較為平滑(因此當(dāng)操作存儲(chǔ)器時(shí)，可以因而降低在凸角的電場(chǎng)增強(qiáng)效應(yīng))，然后利用化學(xué)氣相沉積法(chemical vapor deposition，CVD)沉積一氮化硅層和另一二氧化硅層，即形成ONO層160。
在ONO層160之上沉積一導(dǎo)電層170(如圖8所示)，這一層將作為存儲(chǔ)器的控制閘，在一些實(shí)施例中，導(dǎo)電層170是利用低壓化學(xué)氣相沉積法沉積而得的摻雜復(fù)晶硅層，其生成方式如前述美國(guó)專利申請(qǐng)09/640,139所述，依照各人需求圖案化導(dǎo)電層170。
因?yàn)殚g壁610增加了由控制閘170和浮動(dòng)閘150、610所組成電容的面積，所以會(huì)增加控制閘和浮動(dòng)閘之間的電容耦合，由復(fù)晶硅層610所形成的間壁尺寸與氮化硅層210的厚度有關(guān)，和裸露側(cè)壁部份150SW高度的關(guān)系比較小，這點(diǎn)倒是不錯(cuò)，因?yàn)槁懵秱?cè)壁部份150SW的高度是由蝕刻場(chǎng)氧化層134的程度所決定，在一些實(shí)施例中，場(chǎng)氧化層134的蝕刻方式是采用定時(shí)蝕刻，有時(shí)候不像氮化硅層210的厚度這么容易控制。
其他像是摻雜源極及汲極區(qū)域的制程步驟則和特定的存儲(chǔ)器結(jié)構(gòu)有關(guān)，復(fù)晶硅層610可以應(yīng)用于許多存儲(chǔ)器結(jié)構(gòu)中，不管是已知的或還未發(fā)明出來(lái)的，圖9到圖11說(shuō)明可以藉由加入復(fù)晶硅層610來(lái)改良的結(jié)構(gòu)，這些圖是以圖8中標(biāo)示IX-IX平面的存儲(chǔ)器剖面圖來(lái)說(shuō)明，這個(gè)平面穿過(guò)復(fù)晶硅層150，但沒(méi)有穿過(guò)復(fù)晶硅層610，并與圖4到圖8的剖面垂直，910標(biāo)出的是存儲(chǔ)單元的源極/汲極區(qū)域。圖9顯示一個(gè)堆疊閘存儲(chǔ)單元，其中每一條控制閘線170與數(shù)個(gè)由復(fù)晶硅層150、160所構(gòu)成的浮動(dòng)閘重疊(圖9中沒(méi)有示出復(fù)晶硅層610)，這部份請(qǐng)參閱Chen等人的美國(guó)專利6,013,551(2000年1月11日公告)。圖10顯示一個(gè)分離閘存儲(chǔ)單元，其中導(dǎo)電層170做為控制閘和選擇閘。在圖11顯示的存儲(chǔ)單元中，另外使用了導(dǎo)電層1110作為選擇閘，可以在形成導(dǎo)電層170后再形成導(dǎo)電層1110，導(dǎo)電層1110可以是由摻雜復(fù)晶硅層所形成的側(cè)壁間壁，請(qǐng)參閱前述美國(guó)專利申請(qǐng)09/640,139。圖12是一個(gè)快閃存儲(chǔ)器的俯視圖，區(qū)域910SL是源極線區(qū)域，而區(qū)域910BL是位元線區(qū)域，兩者都是基板130內(nèi)的摻雜區(qū)域，線VIII-VIII標(biāo)出圖8的剖面，而線XI-XI標(biāo)出圖11的剖面，控制閘線170和字元線1110是沿著「字元線」的方向，隔離溝槽220是跟著「位元線」的方向穿過(guò)存儲(chǔ)單元，與控制閘線170垂直。圖案化復(fù)晶硅層170的同時(shí)，也使用同樣的光罩一起圖案化復(fù)晶硅層150、610和絕緣層160，所以會(huì)移除控制閘線170之間的復(fù)晶硅層150和610，然后在復(fù)晶硅層150和610的側(cè)壁上形成一層絕緣層(未示出)，使復(fù)晶硅層150和610與字元線(選擇閘)1110隔離，然后才形成字元線1110，接著蝕刻相鄰控制閘線170間的溝槽220內(nèi)的場(chǎng)氧化層134，并對(duì)控制閘線之間的基板130進(jìn)行摻雜，以形成源極線910SL，對(duì)應(yīng)兩條控制閘線的存儲(chǔ)單元會(huì)共享其間的源極線，位元線區(qū)域910BL與位于源極線兩側(cè)的控制閘線相鄰。
如前述美國(guó)專利申請(qǐng)09/640,139所述，隔離溝槽220在源極線910SL位置的部份可以中斷，這樣就不需要從溝槽中蝕刻場(chǎng)氧化層134。
本發(fā)明并不局限于上述的結(jié)構(gòu)及方法，本發(fā)明也不限定任何的材質(zhì)或制程，舉個(gè)例子，在一些實(shí)施例中，復(fù)晶硅間介電層160包含部份的氮化層210(圖5)，在這些實(shí)施例中，并沒(méi)有在蝕刻氧化層134之后移除氮化層210，或是只有移除部份的氮化層210，其實(shí)我們也可以利用二氧化硅或其他材質(zhì)取代氮化層210，在其他的實(shí)施例中，甚至可以利用導(dǎo)電材質(zhì)取代氮化層210。本發(fā)明并不局限于任何程式化或抹除存儲(chǔ)器的機(jī)制，也不局限于快閃存儲(chǔ)器或其他特定的存儲(chǔ)器布局。
本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來(lái)說(shuō)明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種非易失性存儲(chǔ)器制程方法，其特征在于，至少包括形成一第一材質(zhì)層，用以提供一浮動(dòng)閘的一部份；于該第一層之上形成一層L1，并暴露出該層L1的一側(cè)壁；以及于該層L1的側(cè)壁之上形成一間壁，與該第一材質(zhì)層呈物理接觸，該間壁用以提供該浮動(dòng)閘的另一部份。
2.如權(quán)利要求1所述的方法，其特征在于，于形成該間壁之前，還包括下列步驟于該層L1之上形成一絕緣層；以一終止于該層L1的制程研磨該絕緣層；以及蝕刻該絕緣層，以暴露出該層L1的側(cè)壁。
3.如權(quán)利要求2所述的方法，其特征在于，還包括蝕刻該絕緣層以暴露出該第一材質(zhì)層的一側(cè)壁。
4.如權(quán)利要求3所述的方法，其特征在于，該間壁與該第一材質(zhì)層的側(cè)壁呈物理接觸。
5.如權(quán)利要求1所述的方法，還包括于該第一材質(zhì)層及該間壁之上形成一絕緣層，并于該絕緣層之上形成一控制閘，該絕緣層隔離該控制閘與該浮動(dòng)閘，該浮動(dòng)閘是形成于一半導(dǎo)體基板之上，并與該半導(dǎo)體基板隔離。
6.一種非易失性存儲(chǔ)器，其特征在于，至少包含一浮動(dòng)閘，它至少包含有一第一平坦部份以及與該第一部份呈物理接觸的一第二部份，該第二部份是比該第一部份突出；一絕緣層，它圍住該浮動(dòng)閘的所有側(cè)邊；以及一控制閘，它位于該浮動(dòng)閘之上，該絕緣層隔離該控制閘與該浮動(dòng)閘。
7.如權(quán)利要求6所述的非易失性存儲(chǔ)器，其特征在于，還包括與該浮動(dòng)閘隔離的一半導(dǎo)體基板。
8.一種非易失性存儲(chǔ)器的制程方法，其特征在于，至少包括于一半導(dǎo)體基板之上形成一第一絕緣層；于該第一絕緣層之上形成一第一導(dǎo)電層；于該第一導(dǎo)電層之上形成一層L1；于該層L1之上形成一第二層，并蝕刻該第二層，以提供一位于該層L1的側(cè)壁之上的導(dǎo)電間壁，該導(dǎo)電間壁是與該第一導(dǎo)電層呈物理接觸；以及于該第一層和第二層之上形成一第三層，該第三層是與該第一導(dǎo)電層和第二導(dǎo)電層隔離。
9.如權(quán)利要求8所述的方法，其特征在于，還包括于形成該第二導(dǎo)電層之前于該第一導(dǎo)電層之上形成一第二絕緣層，并蝕刻該第二絕緣層，以暴露出該第一導(dǎo)電層的部分側(cè)壁；其中，該間壁與該第一導(dǎo)電層的側(cè)壁呈物理接觸。
全文摘要
本發(fā)明的非易失性存儲(chǔ)器制程方法至少包括形成一第一材質(zhì)層，用以提供一浮動(dòng)閘的一部分；于該第一層之上形成一層L1，并暴露出該層L1的一側(cè)壁；以及于該層L1的側(cè)壁之上形成一間壁，與該第一材質(zhì)層呈物理接觸，該間壁用以提供該浮動(dòng)閘的另一部分。用該方法制成的非易失性存儲(chǔ)器至少包含一浮動(dòng)閘，它至少包含有一第一平坦部分以及與該第一部分呈物理接觸的一第二部分，該第二部分是比該第一部分突出；一絕緣層，它圍住該浮動(dòng)閘的所有側(cè)邊；以及一控制閘，它位于該浮動(dòng)閘之上，該絕緣層隔離該控制閘與該浮動(dòng)閘。浮動(dòng)閘包含部分的導(dǎo)電層和導(dǎo)電間壁，其中導(dǎo)電間壁可以增加浮動(dòng)閘和控制閘之間的電容耦合。
文檔編號(hào)H01L21/8247GK1391271SQ0212461
公開日2003年1月15日 申請(qǐng)日期2002年6月13日 優(yōu)先權(quán)日2001年6月13日
發(fā)明者段行迪, 詹費(fèi)漢, 梁仲偉, 蕭家順 申請(qǐng)人:臺(tái)灣茂矽電子股份有限公司