)”而獲得相同結(jié)果。在這種情況下，板線PLl和位線BLl的電勢僅需要三種改變“讀取狀態(tài)—On寫入狀態(tài)—Off寫入狀態(tài)”。
[0091]順便提及，控制脈沖電壓至可變電阻元件VR的施加的周期，以便確定其間寫入線電壓設(shè)定為高電勢的周期。因此，如圖9和10中所示，板線PLl和位線BLl的脈沖寬度設(shè)定得較寬，包括相對于字線WL0、WL1、WL2和WL3的脈沖寬度的字線的脈沖寬度部分。而且，這里，字線WL0、WL1、WL2和WL3的高電勢被設(shè)定以便相對于讀取脈沖，On寫入脈沖為低電勢且OfT與入脈沖為相等電勢。
[0092]圖9和10的操作可典型地如圖11中所示表示。圖11是用于說明順序和有效寫入操作(沒有檢驗(yàn))的一個(gè)示例的示意圖。圖11A對應(yīng)于圖9，且圖1IB對應(yīng)于圖10。水平方向上的刻度分別對應(yīng)于一個(gè)板線PLl和一個(gè)位線BLl的電壓狀態(tài)。上述刻度所示的四邊形表示執(zhí)行了單獨(dú)位(10、11、12和13)的操作(R:讀取、W-On = On寫入、W-Off:0ff寫入)。當(dāng)多個(gè)四邊形垂直設(shè)置在相同刻度內(nèi)時(shí)，它們表示在不改變電極線PLl和位線BLl的電壓狀態(tài)的情況下依次執(zhí)行其操作。圖1IA表示通過電壓狀態(tài)的七次改變而完成的操作，且圖1IB表示通過電壓狀態(tài)的三次改變而完成的操作。
[0093]此外，考慮執(zhí)行使用復(fù)位操作的檢驗(yàn)。相對于具有所需寫入的位10、11和12執(zhí)行檢驗(yàn)讀取，同時(shí)保持板線PLl和位線BLl的電壓設(shè)定。作為一個(gè)示例的寫入位10和11已經(jīng)失敗的操作如圖12中所示。圖12是用于說明有效寫入操作(包括檢驗(yàn))的一個(gè)示例的示意圖。圖12中對角地陰影的四邊形對應(yīng)于復(fù)位寫入(W-0n，W-0ff)。多位的檢驗(yàn)讀取可在不改變板線PLl和位線BLl的電壓狀態(tài)的情況下執(zhí)行。
[0094]S卩，如圖12中所示，在第四和隨后的次數(shù)之后，示出“讀取位10—讀取位11—讀取位12(讀取所有3位)—將復(fù)位寫入的On寫入位11—將Off寫入位11—將復(fù)位寫入的Off寫入位10—將On寫入位10—讀取位10—讀取位11 (讀取寫入中的失敗的2位)”的過程。
[0095]對應(yīng)于上述圖4和5的流程，在集體寫入位的這種情況在圖13和14中所示。圖13是示出多位的組中的包括檢驗(yàn)的寫入操作(對應(yīng)于圖4)的一個(gè)示例的流程圖。圖14是示出多位的組中的包括檢驗(yàn)的寫入操作(對應(yīng)于圖5)的一個(gè)示例的流程圖。
[0096]如圖13中所示，首先在開始寫入操作(步驟S30)之后在步驟S31中的所需位的存儲(chǔ)單元上執(zhí)行On寫入。隨后，在步驟S32中，對所需位的存儲(chǔ)單元執(zhí)行Off寫入。隨后，在步驟S33中，檢查寫入是否適當(dāng)?shù)赝ㄟ^執(zhí)行存儲(chǔ)單元的讀取而執(zhí)行。如果確定寫入不能適當(dāng)?shù)貓?zhí)行，則確定需要重寫(步驟S34-是)。從步驟S34參考回步驟S31，再次執(zhí)行相同的寫入操作。如果確定可適當(dāng)?shù)貓?zhí)行寫入(步驟S34—否)，則終止寫入操作(步驟S35)。
[0097]在圖14的示例中，在開始寫入操作(步驟S40)之后預(yù)先在步驟S41中執(zhí)行所需的N位存儲(chǔ)單元的讀取。隨后，在步驟S42中，確定是否需要用于反轉(zhuǎn)存儲(chǔ)單元的狀態(tài)的寫入。如果發(fā)現(xiàn)需要寫入(步驟S42—是)，則以與步驟S43 — S46中的圖13類似的方式對期望的存儲(chǔ)單元執(zhí)行寫入。如果發(fā)現(xiàn)不需要寫入(步驟S42—否)，則終止寫入操作(步驟S47)。
[0098]其中使圖12的上述操作進(jìn)一步有效的示例示出于圖15中。圖15是用于說明有效寫入操作的變形(其中檢驗(yàn)復(fù)位寫入和重寫并行執(zhí)行)的示意圖。如圖15中所示，在第六時(shí)間處，在不改變板線PLl和位線BLl的電壓狀態(tài)的情況下執(zhí)行位10的復(fù)位操作中的Off寫入(W-OfT)，以及位11的復(fù)位操作(W-On)之后的Off寫入(W-Off )，由此可使檢驗(yàn)操作進(jìn)一步有效。
[0099]此外，圖16是用于說明有效寫入操作的變形(其中檢驗(yàn)和正常寫入并行執(zhí)行)的示意圖。圖16示出其中位10和11的寫入失敗一次并執(zhí)行檢驗(yàn)的同時(shí)在不等待檢驗(yàn)完成的情況下執(zhí)行位12和13的寫入的一個(gè)示例。存在當(dāng)執(zhí)行某一位的寫入且隨后對另一位執(zhí)行寫入時(shí)的情況，無需等待下一次寫入直至完成前次寫入。在這種情況下，如圖16中所示，用于前次寫入的檢驗(yàn)操作，以及不用于后一寫入檢驗(yàn)的正常的寫入操作可并行執(zhí)行。
[0100]例如，在圖16中，在第六時(shí)間處，在不改變板線PLI和位線BLl的電壓狀態(tài)的情況下執(zhí)行位10的復(fù)位操作中的Off寫入(W-Off )，用于位11的重寫的Off寫入(W-Off)以及位13的正常Off寫入(W-Off )?；蛘撸诘谖鍟r(shí)間處，在不改變板線PLl以及位線BLl的電壓狀態(tài)的情況下執(zhí)行位11的復(fù)位操作的On寫入(W-On)，以及位12的正常On寫入(W-On)。因此，可在不改變板線PLl和位線BLl的電壓狀態(tài)的情況下，通過執(zhí)行用于復(fù)位操作的Off寫入或重寫以及正常Off寫入，或用于復(fù)位操作的On寫入或重寫以及正常On寫入而使檢驗(yàn)操作進(jìn)一步有效。
[0101]在上述說明中，可全部替代On和Off。此外，雖然在上述說明中示出，其中在同一時(shí)刻對兩個(gè)以上位不同時(shí)執(zhí)行寫入和讀取的示例，但是如果對功耗等進(jìn)行限制，則寫入和讀取可在同一時(shí)刻在兩個(gè)以上位上同時(shí)執(zhí)行。
[0102]即使在上述本實(shí)施例2中，也可獲得類似于實(shí)施例1的有利效果。除此之外，根據(jù)本實(shí)施例2，當(dāng)希望對多位依次執(zhí)行寫入時(shí)，可減少位線BL和板線PL之間的電勢切換的次數(shù)，以避免位線BL和板線PL之間的電勢切換。因此，能改善功耗以及操作速度。更詳細(xì)的細(xì)節(jié)如下:
[0103](11)通過將屬于重寫操作的復(fù)位操作施加至某一位的存儲(chǔ)單元以及將重寫操作或正常寫入操作施加至另一位的存儲(chǔ)單元，同時(shí)保持位線BL和板線PL之間電勢的恒定，可并行執(zhí)行有效的寫入操作。還能通過減少位線BL和板線PL之間的電勢切換的次數(shù)而改善功耗以及操作速度。
[0104](12)在重寫操作的情況下，可在寫入操作之后集體地讀取多位存儲(chǔ)單元的數(shù)據(jù)并根據(jù)它們的讀取結(jié)果執(zhí)行寫入操作而一次讀取多位存儲(chǔ)單元的數(shù)據(jù)。因此能執(zhí)行更有效的操作。當(dāng)寫入操作失敗時(shí)，可在對已經(jīng)寫入操作失敗的位的存儲(chǔ)單元執(zhí)行復(fù)位操作之后對已經(jīng)寫入操作失敗的位的存儲(chǔ)單元執(zhí)行重寫操作。
[0105](13)可通過集體地執(zhí)行對已經(jīng)寫入操作失敗的位的存儲(chǔ)單元執(zhí)行復(fù)位操作，以及對不同于已經(jīng)寫入操作失敗的位的位的存儲(chǔ)單元執(zhí)行重寫操作或正常寫入操作而一次執(zhí)行多位的寫入操作。因此能執(zhí)行更有效的操作。
[0106][實(shí)施例3]
[0107]將使用圖17說明根據(jù)本實(shí)施例3的半導(dǎo)體存儲(chǔ)裝置。在本實(shí)施例3中，將主要說明與實(shí)施例1和2不同的要點(diǎn)。
[0108]雖然實(shí)施例2已經(jīng)說明了其中使屬于相同位線BL的各個(gè)存儲(chǔ)單元的寫入和讀取更有效的示例，但是也可通過類似方式使屬于相同字線WL的各個(gè)存儲(chǔ)單元的寫入和讀取有效。如上述圖9和10中所示，鑒于施加至字線WL的最優(yōu)電壓，On寫入、Off寫入以及讀取可不同。在這種情況下，有效的是分別對多位集體地執(zhí)行On寫入，Off寫入以及讀取。
[0109]圖17是示出多位的組中的寫入操作的波形(其中多位屬于同一字線WL)的一個(gè)示例的示意圖。在圖17中，Of f、On、Of f以及Of f初始地寫入耦合至字線WLl的四位中。當(dāng)On、0fT、0n和Off寫入這些位時(shí)將要施加的電壓的波形示例在圖17中示出。
[0110]雖然在上述圖10中減小了板線PL或位線BL的切換次數(shù)，但是圖17中減少了字線WL的切換次數(shù)。雖然施加至可變電阻元件VR的脈沖寬度由上述圖10中的字線WL的電壓寬度確定，但是施加至可變電阻元件VR的脈沖寬度由圖17中的板線PL或位線BL的電壓寬度確定。
[0111]例如，考慮希望將數(shù)據(jù)寫入上述圖3中的耦合至字線WLl的所有四位(存儲(chǔ)單元皿0)1、]\1(:11、]^21和]^31)。如圖17中所示的這種過程用于這四位(假設(shè)地址為01、11、21和31)。其示出“讀取位Ol(PLO)—讀取位11(?1^1)4讀取位21(?1^)4讀取位31(?1^3)(讀取所有四位)—將On寫入位Ol(PLO)—將On寫入位21(PL2)(將On寫入需要On寫入的所有位)—將OfT寫入位Il(BLl)(將Off寫入需要Off寫入的所有位)”的過程。在這種情況下，字線WLl的電勢可假設(shè)存在類似于上述圖10的方式的三個(gè)改變，即“讀取狀態(tài)—On寫入狀態(tài)—Off寫入狀態(tài)”。
[0112]上述方法可進(jìn)一步與利用上述實(shí)施例2的復(fù)位操作的檢驗(yàn)結(jié)合，且因此建立上述圖12至16中的說明。但是實(shí)施例3與實(shí)施例2的不同之處在于在實(shí)施例2中，對屬于相同位線BL和板線PL的各個(gè)存儲(chǔ)單元依次執(zhí)行讀取和寫入(它們可以同時(shí)執(zhí)行)，而在本實(shí)施例3中，對屬于相同字線WL的各個(gè)存儲(chǔ)單元依次執(zhí)行讀取和寫入(它們可以同時(shí)執(zhí)行)。
[0113]即使在上述本實(shí)施例3中，也可獲得類似于實(shí)施例1的有利效果。除此之外，根據(jù)本實(shí)施例3，在實(shí)施例2中抑制板線PL和位線BL之間切換的電壓次數(shù)的同時(shí)，可抑制各個(gè)字線WL的電壓切換次