及Off (電阻增大)寫入的次數(shù)設(shè)定為通常彼此近似相等的狀態(tài)而避免氧分布偏移，由此提高可變電阻元件的長期可靠性。
[0047]〈可變電阻元件〉
[0048]首先參考附圖1對有關(guān)根據(jù)本實施例1的雙極型ReRAM中使用的可變電阻元件進(jìn)行說明。圖1是示出這種可變電阻元件的結(jié)構(gòu)的一個示例。
[0049]在可變電阻元件VR中，可變電阻層VRL被金屬層Ml和金屬層M2夾著。金屬層Ml以及金屬層M2分別形成第一電極和第二電極。可變電阻層VRL分別基于金屬層Ml通過將正電壓施加至金屬層M2可改變?yōu)榈妥?On)狀態(tài)，且基于金屬層M2通過將正電壓施加至金屬層Ml可改變?yōu)楦咦?OfT)狀態(tài)。通過使On和OfT狀態(tài)分別對應(yīng)于O和I或I和O來存儲I位信息。
[0050]可變電阻層VRL例如由金屬氧化物形成(例如氧化鉭，氧化鈦，氧化鋯或氧化鉿)。在這種情況下，可變電阻層VRL可以是單層膜或?qū)盈B膜。當(dāng)可變電阻層VRL是疊層時，可變電阻層VRL例如是其中元素種類的組合彼此不同的疊層?；蛘撸勺冸娮鑼覸RL例如可以是其中元素種類組合彼此相同的層疊膜。在這種情況下，層疊膜的相應(yīng)層在氧組分比上彼此不同。順便提及，可變電阻層VRL的厚度例如大于或等于1.5nm且小于或等于30nm。金屬層Ml例如由釕、氮化鈦、鉭、氮化鉭、鎢、鈀或鉑形成。金屬層M2例如由釕、氮化鈦、鉭、氮化鉭、鎢、鈀或鉑形成。
[0051 ]〈存儲單元〉
[0052]將參考圖2說明包括上述可變電阻元件VR的存儲單元。圖2是示出存儲單元的構(gòu)造的一個示例的示意圖。
[0053]可通過組合圖1中所示的可變電阻元件VR以及MOS晶體管TR來構(gòu)造存儲單元MC。MOS晶體管TR是控制是否將位線BL和板線PL之間的電勢差施加至可變電阻元件VR或斷開電勢差的選擇晶體管?？勺冸娮柙R的一端分別耦合至板線PL，且其另一端通過MOS晶體管TR耦合至位線BL。而且，MOS晶體管TR的柵極耦合至字線WL。施加至可變電阻元件VR的電壓的極性可根據(jù)是否將位線BL的電勢和板線PL的電勢中的一個設(shè)定為高于另一個的電勢而進(jìn)行切換。雖然沒有對金屬層Ml和金屬層M2中的那一個耦合至板線PL進(jìn)行特別限定，但是下文說明將假設(shè)金屬層M2耦合至板線PL。而且，雖然MOS晶體管TR不限于N溝道型或P溝道型，但是下文說明將假設(shè)MOS晶體管TR是N溝道型，其中通過將正電壓施加至其柵極而使源和漏導(dǎo)電。順便提及，在P溝道型的情況下，通過將負(fù)電壓施加至其柵極而使其源和漏彼此導(dǎo)電。
[0054]〈存儲單元陣列〉
[0055]將參考圖3說明其中設(shè)置了上述存儲單元MC的存儲單元陣列。圖3是示出存儲單元陣列的構(gòu)造的一個示例的示意圖。
[0056]通過將各在圖2中所示的存儲單元MC以如圖3中所示的矩陣形式排列而構(gòu)造存儲單元陣列MCA。在圖3中，各個四邊形都對應(yīng)于圖2中所示的存儲單元MC。雖然圖3示出具有16位存儲能力的存儲單元陣列MCA(4行\(zhòng)4列，存儲單元]\10)0至]\10)3、]\?:10至]\?:13、]\?:20至]\?:23以及MC30至MC33)，但是如果陣列增加行和列，則可適當(dāng)實現(xiàn)更大容量。
[0057]存儲單元陣列MCA中的存儲單元MCOO至MC03、MC10至MC13、MC20至MC23以及MC30至MC33分別耦合至字線WLO至WL3、位線BLO至BL3以及板線PLO至PL3之間的交點(diǎn)。例如，存儲單元MCOO耦合至字線WL0，位線BLO以及板線PLO之間的交點(diǎn)。除了存儲單元MCOO之外的另外的存儲單元MCOl至MC03、MC10至MC13、MC20至MC23以及MC30至MC33也分別以相同方式耦合至字線，位線和板線之間的交點(diǎn)。
[0058]在存儲單元陣列MCA中，所有板線PLO至PL3、位線BO至BL3以及字線WLO至WL3耦合至提供在陣列外周部分處的控制電路。例如，分別地，位線BLO至BL3耦合至陣列上方的位線控制電路BLCTL，板線PLO至PL3耦合至陣列下方的板線控制電路PLCTL，且字線WLO至WL3耦合至陣列左手邊的字線控制電路WLCTL。控制電路通過將電壓適當(dāng)?shù)厥┘又涟寰€，位線以及字線以由此使期望的存儲單元進(jìn)入高阻狀態(tài)或低阻狀態(tài)而執(zhí)行寫入，或者通過檢測流過位線或板線的電流以由此確定期望的存儲單元是高電阻還是低電阻而執(zhí)行讀取。
[0059]例如，在由虛線圍繞的存儲單元MCll進(jìn)入On狀態(tài)而寫入的情況下，板線PLl以及字線WLl分別設(shè)定至高電勢，且所有位線BLO至BL3以及除板線PLl以及字線WLl之外的板線PL0，PL2以及PL3以及字線WL0，WL2以及WL3分別設(shè)定至零電勢。在由虛線圍繞的存儲單元MCll進(jìn)入Off狀態(tài)而寫入的情況下，位線BLl和字線WLl分別設(shè)定至高電勢，且所有板線PLO至PL3，以及除了位線BLl和字線WLl之外的位線BL0、BL2和BL3和字線WL0、WL2和WL3分別設(shè)定為零電勢。此外，為了執(zhí)行與由虛線圍繞的存儲單元MCll是處于On還是Off狀態(tài)有關(guān)的讀取，如下執(zhí)行:字線WLl設(shè)定為高電勢。所有其它的位線BLO至BL3，以及除了板線PLl和字線WLl之外的板線PL0、PL2和PL3以及字線WL0、WL2和WL3分別設(shè)定為零電勢。足夠低于寫入時的電壓可施加至板線PLl以檢測流過板線PLl或位線BLl的電流。
[0060]在上述操作中，在耦合至除字線WLl之外的字線的存儲單元中的晶體管進(jìn)入非導(dǎo)電狀態(tài)，因此沒有電壓施加至可變電阻元件。此外，在沒有耦合至位線BLl以及板線PLl的存儲單元中，沒有電壓施加至可變電阻元件，因為位線BL0、BL2和BL3以及板線PL0、PL2和PL3變成相同電勢。因此，僅由虛線圍繞的存儲單元MCll被寫入和讀取。除存儲單元MCll之外的其他存儲單元MCOO至MC03，MClO、MC12、MC13、MC20至MC23以及MC30至MC33也類似于上述地進(jìn)行寫入或讀取。
[0061 ]〈寫入操作、讀取操作、檢驗操作〉
[0062]將參考圖4至7說明用于上述存儲單元MC的寫入操作、讀取操作以及檢驗操作。
[0063]ReRAM具有可變電阻元件VR的阻值在寫入的執(zhí)行之后每次波動的特性。因此，即使在固定條件下執(zhí)行寫入，寫入也會以某一概率失敗。即，存在這樣的情況，其中即使是試圖以O(shè)n進(jìn)行寫入，但是阻值也不能充分增小，或即使是試圖以O(shè)ff進(jìn)行寫入，但是阻值也不能充分增大。即使在這種情況下，檢驗操作可執(zhí)行為在沒有失敗的情況下執(zhí)行寫入。
[0064]圖4是示出包括通常的檢驗操作(即使在本實施例中也適用)的寫入操作的流程的一個示例的流程圖。首先，在開始寫入操作(步驟S10)之后的步驟Sll中，對某一存儲單元執(zhí)行On或Off寫入。隨后，在步驟S12中，檢查寫入是否通過執(zhí)行存儲單元的讀取而適當(dāng)執(zhí)行。如果發(fā)現(xiàn)寫入不能適當(dāng)實現(xiàn)，則確定需要重寫(步驟S13—是)。再次從步驟S13參考步驟Sll，再次執(zhí)行相同的寫入。如果發(fā)現(xiàn)寫入能適當(dāng)實現(xiàn)(步驟S13—否)，則結(jié)束寫入操作(步驟S14)。順便提及，為了防止陷入死循環(huán)，通常為步驟S13中執(zhí)行的是的確定的次數(shù)設(shè)置上限。
[0065]希望在對期望的存儲單元執(zhí)行寫入時，預(yù)先執(zhí)行存儲單元的讀取，且僅在其讀取的狀態(tài)反轉(zhuǎn)時執(zhí)行寫入。例如，當(dāng)希望啟動某一存儲單元時，如果存儲單元目前為Off則執(zhí)行On的寫入，且如果存儲單元目前為On則不執(zhí)行。這是因為對處于On狀態(tài)的可變電阻元件VR的重新寫入On或?qū)μ幱贠ff狀態(tài)的可變電阻元件VR的重新寫入Off會致使可靠性退化。當(dāng)這種方法和上述檢驗組合在一起時寫入操作的流程示于圖5中。
[0066]S卩，圖5是示出在確定是否預(yù)先執(zhí)行寫入之后執(zhí)行包括檢驗操作的寫入操作的流程的一個示例的流程圖。在圖5的示例中，在開始寫入操作(步驟S20)之后在步驟S21中預(yù)先執(zhí)行期望的存儲單元的讀取。隨后在步驟S22中，確定是否需要用于反轉(zhuǎn)對應(yīng)的存儲單元的狀態(tài)的寫入。如果確定需要這種寫入(步驟S22—是)，則以與圖4類似的方式在步驟S23至S25中對期望的存儲單元執(zhí)行寫入。如果確定不需要寫入(步驟S22—否)，則結(jié)束寫入操作(步驟S26)。
[0067]圖6是示出包括常規(guī)檢驗操作的寫入操作的波形的一個示例的示意圖。圖6示出當(dāng)圖4的上述操作或圖5中的步驟S23之后的操作執(zhí)行時，所選存儲單元的板線PL和位線BL之間施加的電壓中的時間變化。但是，各個可變電阻元件VR的位線BL—側(cè)上的端設(shè)定為零基準(zhǔn)。圖6A示出執(zhí)行On寫入，且圖6B示出執(zhí)行Off寫入。寫入#1對應(yīng)于第一寫入和檢驗讀取，且寫入#2對應(yīng)于下一寫入和檢驗讀取。在其間施加On電勢，Off電勢以及讀取電勢的至少部分周期期間，正電勢施加至所選存儲單元的字線WL，且存儲單元的晶體管必須設(shè)定為On狀態(tài)。因此，持續(xù)在其間電壓施加至位線BL和板線PL之間以及電壓施加至字線WL的周期的脈沖波形電壓(On脈沖、Off脈沖、讀取脈沖)被施加至所選存儲單元的可變電阻元件VR，由此執(zhí)行寫入或讀取。
[0068]順便提及，這些脈沖的電壓不需