抑制擦除分裂柵閃存存儲器單元扇區(qū)的部分的系統(tǒng)和方法
【技術領域】
[0001] 公開了一種用來在允許扇區(qū)的剩余部分被擦除的同時抑制擦除分裂柵閃存存儲 器單元扇區(qū)的部分的系統(tǒng)和方法。
【背景技術】
[0002] 使用浮柵來在其上存儲電荷的閃存存儲器單元以及在半導體襯底中形成的這樣 的非易失性存儲器單元的存儲器陣列在本領域中是公知的。通常，這樣的浮柵存儲器單元 已經(jīng)具有分裂柵型，或疊柵型。
[0003] -種現(xiàn)有技術的非易失性存儲器單元10在圖1中示出。分裂柵超快閃（SF)存儲 器單元10包括第一導電類型（諸如P型）的半導體襯底1。襯底1具有其上形成第二導電 類型（諸如N型）的第一區(qū)2 (也被稱為源極線SL)的表面。第二導電類型（諸如N型） 的第二區(qū)3 (也被稱為漏極線）也在襯底1的表面上形成。在第一區(qū)2和第二區(qū)3之間的 是溝道區(qū)4。位線（BL) 9連接到第二區(qū)3。字線（WL) 8 (也被稱為選擇柵）被定位在溝道區(qū) 4的第一部分上方并且與其絕緣。字線8與第二區(qū)3有很少或沒有重疊。浮柵（FG) 5在溝 道區(qū)4的另一部分上方。該浮柵5與其絕緣，并且鄰近于字線8。該浮柵5也鄰近于第一區(qū) 2。耦合柵（CG) 7 (也被稱為控制柵）在該浮柵5上方并且與其絕緣。擦除柵（EG) 6在第一 區(qū)2上方且鄰近于該浮柵5和該耦合柵7,并且與其絕緣。擦除柵6也與第一區(qū)2絕緣。
[0004] -種用于對現(xiàn)有技術的非易失性存儲器單元10進行擦除和編程的示例性操作如 下。通過福勒-諾德海姆（Fowler-Nordheim)隧穿機制，通過在其它端子等于零伏的情況 下在擦除柵EG 6上施加高電壓來擦除單元10。從浮柵FG 5到擦除柵EG 6中的電子隧穿 使該浮柵FG 5帶正電荷，在讀條件下使單元10導通。結果單元擦除狀態(tài)被稱為"1"狀態(tài)。 另一個用于擦除的實施例是通過在擦除柵EG 6上施加正電壓Vegp、在耦合柵CG 7上施加 負電壓Vcgn以及在其它端子上施加零電壓。該負電壓Vcgn負地耦合浮柵FG 5,因此要求 用于擦除的較少正電壓Vcgp。從浮柵FG 5到擦除柵EG 6中的電子隧穿使該浮柵FG 5帶 正電荷，在讀條件下使單元10導通（單元狀態(tài)"1"）?？商鎿Q地，字線WL8(Vwle)和源極線 SL2(Vsle)可以是負的以進一步減小在該擦除柵FG 5上的用于擦除所需的正電壓。在這種 情況下，負電壓Vwle和Vsle的幅值足夠小而不使p/n結正向。
[0005] 通過源極側熱電子編程機制，通過在耦合柵CG 7上施加高電壓，在源極線SL 2上 施加高電壓，在擦除柵EG 6上施加中電壓以及在位線BL 9上施加編程電流來對單元10進 行編程。流經(jīng)字線WL 8和浮柵FG 5之間的間隙的電子的一部分獲取足夠的能量以注入浮 柵FG 5中，從而使該浮柵FG 5帶負電荷，在讀條件下關斷單元10。該結果單元編程狀態(tài)被 稱為"0"狀態(tài)。
[0006] 單元10可以通過在位線BL 9上施加抑制電壓來被抑制編程（如果，例如，在其 行上的另一個單元將被編程，但是單元10將不被編程）。分裂柵閃存存儲器操作和各種電 路在 Hieu Van Tran 等人的美國專利（No. 7, 990, 773) "Sub Volt Flash Memory System" 以及 Hieu Van Tran 等人的美國專利（No. 8, 072, 815) "Array of Non-Volatile Memory Cells Including Embedded Local and Global Reference Cells and Systems，',其通過 引用并入本文中。
[0007] 參考圖2,描繪了分裂柵閃存存儲器單元的對20。它改進了布局利用率以如在圖2 中描繪的成對制造閃存存儲器。單元41包括襯底21、位線23、源極線22、字線25、控制柵 27、浮柵29和擦除柵31。單元42包括襯底21、位線24、源極線22、字線26、控制柵28、浮 柵30和擦除柵31。通過比較圖1和圖2的部件，在功能方面，襯底21與襯底1操作相同， 位線23和位線24與位線9操作相同，源極線22與源極線2操作相同，字線25和字線26與 字線8操作相同，控制柵27和控制柵28與控制柵7操作相同，浮柵29和浮柵30與浮柵5 操作相同，以及擦除柵31與擦除柵6操作相同。單元41和單元42共享擦除柵31和源極 線22,并且在其中是布局利用率。
[0008] 用于圖2中所示的類型的分裂柵存儲器單元的對的通常的操作條件在表1中示 出： 表1 ：
[0009] 表1描繪了用來執(zhí)行擦除、讀以及編程功能所要求的操作電壓。WL指的是字線25 或字線26, BL指的是位線23或位線24, SL指的是源極線22, CG指的是控制柵27或控制 柵28,以及EG指的是擦除柵31。"Sel. "指的是選擇狀態(tài)，以及"Unsel. "指的是未選擇狀 態(tài)。用于Vcc、Vpp和Vee的值的示例是Vcc = 0. 8V至~5V、Vpp = 3V至20V、以及Vee = 3V 至 20V。
[0010] 多個圖2所示的類型的閃存存儲器單元的對可被布置成兩行單元。在圖3中，第 一行包括單元101、單元102和單元103。第二行包括單元111、單元112和單元113。單元 101和單元111是遵循圖2設計的對，以及單元102和單元112的情況也是一樣的，單元103 和單元113的情況也是一樣的。兩行包括被稱為扇區(qū)的單元的對。在圖3中，扇區(qū)100包 括單元101、102、103、111、112和113。在給定扇區(qū)中的所有單元共享共同的源極線和共同 的擦除柵。因此，扇區(qū)100中的所有單元可以使用擦除柵極線150來擦除，所述擦除柵極線 150耦合至存儲器單元中的每一對存儲器單元的擦除柵31。在圖3中，僅示出了用于扇區(qū) 100的6個單元，但是將理解的是，扇區(qū)可以包括比僅六個多得多的單元。
[0011] 現(xiàn)有技術的系統(tǒng)的一個缺陷是扇區(qū)中的所有單元同時被擦除。不可能每次僅擦除 扇區(qū)的部分。這樣的缺陷對于諸如智能卡的應用是特別麻煩的，所述智能卡要求在字節(jié)級 別處的小的扇區(qū)大小。
[0012] 所需的是一種用來在允許扇區(qū)的剩余部分被擦除的同時抑制擦除存儲器單元扇 區(qū)的部分的系統(tǒng)和方法。

【發(fā)明內容】

[0013] 公開了一種用來在允許扇區(qū)的剩余部分被擦除的同時抑制擦除分裂柵閃存存儲 器單元扇區(qū)的部分的系統(tǒng)和方法。
【附圖說明】
[0014] 圖1描繪了現(xiàn)有技術的分裂柵閃存存儲器單元。
[0015] 圖2描繪了現(xiàn)有技術的分裂柵閃存存儲器單元的對。
[0016] 圖3描繪了現(xiàn)有技術的分裂柵閃存存儲器單元扇區(qū)。
[0017] 圖4描繪了抑制擦除分裂柵閃存存儲器單元扇區(qū)的部分的實施例。
[0018] 圖5描繪了具有用于偏壓的各種連接的分裂柵閃存存儲器單元的對的實施例。
【具體實施方式】
[0019] 參考圖4,描繪了一個實施例。圖4的元件與圖3中的很大程度上相同，并且每一 個圖中的相同的數(shù)字指的是相同的元件。然而在圖4中，偏壓控制邏輯160被選擇性地應 用于單元101、102、103、111、112、和113中的一個或多個單元中的特定端子，以當在擦除操 作期間維護擦除柵極線150時抑制擦除特定單元。
[0020] 在圖5中示出進一步的細節(jié)，其中描繪了一對分裂柵存儲器單元200的實施例。 圖5的元件與圖2中的很大程度上相同，并且每一個圖中的相同的數(shù)字指的是相同的元件。 在圖5中，描繪了作為示例的單元101和單元111。將理解的是，相同的設計可用在分裂柵 存儲器單元的所有對中。例如，在圖4中，單元102和單元103可以遵循圖5中的單元101 的設計，并且單元112和單元113可以遵循圖5中的單元111的設計。因此，可以創(chuàng)建包括 與單元101相同類型的第一行單元和與單元111相同類型的第二行單元的扇區(qū)。
[0021] 在圖5中，偏壓控制邏輯160耦合至控制柵27以選擇性地施加控制柵偏壓201，耦 合至控制柵28以選擇