一種固態(tài)硬盤集成電路板及其控制電路的制作方法
【技術領域】
[0001]本發(fā)明涉及固態(tài)硬盤技術領域，具體涉及一種固態(tài)硬盤集成電路板及其控制電路。
【背景技術】
[0002 ]固態(tài)硬盤的核心就是內(nèi)部的PCB電路板，PCB電路板設計制作的不合理，會直接影響到固態(tài)硬盤的正常使用性能，在使用時出現(xiàn)卡頓、讀寫速度慢和接觸不良等現(xiàn)象，給使用者帶來不便?，F(xiàn)有的固態(tài)硬盤的PCB電路板由于內(nèi)部結構設計不合理，板身的尺寸較大，無法做到集成化，使得固態(tài)硬盤的種類也受到了限制，性能也無法進一步提升。SATA接口的固態(tài)硬盤在SATA接口處安裝有SATA接口支架，SATA接口是通過焊接的方式焊接在PCB電路板上，然后再將SATA接口支架安裝在PCB電路板和固態(tài)硬盤殼體上，安裝工藝復雜，耗時長，SATA接口支架本身尺寸較大，占據(jù)較大的空間尺寸，正常使用時，數(shù)據(jù)線插頭直接插在SATA接口上，但是長期使用后，SATA接口支架容易被插壞，導致固態(tài)硬盤無法正常使用。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術中所存在的不足，本發(fā)明提出一種固態(tài)硬盤集成電路板及其控制電路。
[0004]—種固態(tài)硬盤集成電路板，包括板體，所述板體的前端設有與板體合為一體的金手指。本發(fā)明采用了集成化的設計，極大的縮小了板體的尺寸，同時將金手指與板體設計成一體，取代了傳統(tǒng)的SATA接口與SATA接口支架配合的方式，解決了 SATA接口支架占據(jù)較大空間尺寸且安裝使用較為麻煩的問題，采用本發(fā)明的金手指后，利用金手指直接借助外接的數(shù)據(jù)線實現(xiàn)與外接計算機設備的數(shù)據(jù)讀寫、傳輸與存儲，在使用的過程中不會出現(xiàn)類似SATA接口支架容易被插壞的問題，延長了固態(tài)硬盤的使用壽命。
[0005]所述板體的左側后部、右側后部對稱設有側V型卡槽，本發(fā)明設計側V型卡槽，從而方便將板體固定在外接的固態(tài)硬盤外殼內(nèi)。
[0006]—種固態(tài)硬盤集成電路板的控制電路，包括主控芯片、串行存儲模塊、特需功能調(diào)配模塊、特需功能設定模塊、SATA界面模塊、資料存儲空間模塊、高功效電源供應IC模塊一、高功效電源供應IC模塊二、高功效電源供應IC模塊三，所述串行存儲模塊、特需功能調(diào)配模塊、特需功能設定模塊、SATA界面模塊、資料存儲空間模塊、高功效電源供應IC模塊一、高功效電源供應IC模塊二、高功效電源供應IC模塊三分別與主控芯片相連，所述SATA界面模塊與高功效電源供應IC模塊一相連，所述資料存儲空間模塊與高功效電源供應IC模塊三相連。本發(fā)明的SATA界面模塊可以連接上行數(shù)據(jù)信號，并輸送至主控芯片中；串行存儲模塊能夠?qū)崿F(xiàn)對固態(tài)硬盤的兼容性問題進行處理;高功效電源供應IC模塊一能夠提供大電流給后端設備使用，高功效電源供應IC模塊二、高功效電源供應IC模塊三提供穩(wěn)壓電流供設備穩(wěn)定運行。本發(fā)明通過主控芯片對各部件的控制，實現(xiàn)了固態(tài)硬盤的PCB電路板的集成，極大的縮小了固態(tài)硬盤的PCB電路板的尺寸，并進一步提升了固態(tài)硬盤的性能。
[0007]所述資料存儲空間模塊包括存儲芯片，所述主控芯片的FlO腳串接有第四電阻后與資料存儲空間模塊的存儲芯片的H3腳相連，所述主控芯片的F9腳串接有第五電阻后與資料存儲空間模塊的存儲芯片的H4腳相連，所述主控芯片的G9腳串接有第六電阻后與資料存儲空間模塊的存儲芯片的H5腳相連，所述主控芯片的H9腳串接有第八電阻后與資料存儲空間模塊的存儲芯片的J2腳相連，所述主控芯片的GlO腳與資料存儲空間模塊相連，所述主控芯片的HlO腳串接有第三電阻后與資料存儲空間模塊的存儲芯片的W5腳相連，所述主控芯片的H7腳與高功效電源供應IC模塊三相連，所述主控芯片的H7腳串接有第十電阻后連接有
3.3V電源接口，所述主控芯片的J8腳串接有第^^一電阻后與3.3V電源接口相連，所述主控芯片的JlO腳串接有第十二電阻后與資料存儲空間模塊的存儲芯片的J3腳相連，所述主控芯片的J9腳串接有第十三電阻后與資料存儲空間模塊6的存儲芯片的J4相連，所述主控芯片的G8腳串接有第十四電阻后與資料存儲空間模塊的存儲芯片的J5腳相連，所述主控芯片的HS腳串接有第十五電阻后與資料存儲空間模塊的存儲芯片的J6腳相連。
[0008]所述主控芯片的Dl腳、D2腳、BI腳、B2腳均與SATA界面模塊相連，從而實現(xiàn)了上行數(shù)據(jù)信號的傳輸。
[0009]所述主控芯片的El腳、Fl腳之間串接有第二十三電阻，所述主控芯片的El腳、Fl腳之間還串接有晶振，所述晶振的I腳與主控芯片的El腳相連，所述晶振的3腳與主控芯片的Fl腳相連，所述晶振的3腳與4腳之間串接有第二十七電容，所述晶振的I腳與2腳之間串接有第三十電容，所述晶振的2腳與4腳均接地。
[0010]所述主控芯片的Gl腳、D3腳、C3腳并接后連接有IV電源接口，所述主控芯片的Gl腳、D3腳、C3腳并接后串接有組合電容一，所述組合電容一包括第二十五電容和第二十六電容，所述第二十五電容和第二十六電容并聯(lián)后的一端與主控芯片的Gl腳、D3腳、C3腳相連，所述第二十五電容和第二十六電容并聯(lián)后的另一端接地。
[0011]所述主控芯片的F2腳、G2腳并接后連接有3.3V電源接口，所述主控芯片的F2腳、G2腳并接后連接有組合電容二，所述組合電容二包括第二十三電容和第二十四電容，所述第二十三電容和第二十四電容并聯(lián)后的一端與主控芯片的F2腳、G2腳相連，所述第二十三電容和第二十四電容并聯(lián)后的另一端接地。
[0012]所述主控芯片的F3腳、E2腳、E3腳、C2腳、Cl腳、Al腳、D7腳、BlO腳、K9腳、K3腳、Jl腳、G4腳、G3腳、F7腳、F4腳、E5腳、E4腳、D6腳、C5腳、A2腳均接地。
[0013]所述主控芯片的K6腳、H6腳、G6腳、J6腳均與串行存儲模塊相連。
[0014]所述主控芯片的B9腳、C8腳、B8腳、A8腳、C7腳、B7腳均與特需功能設定模塊相連，所述主控芯片的B8腳、A8腳、B7腳、J2腳均與特需功能調(diào)配模塊相連，所述主控芯片的H5腳串接有第十六電容后接地，所述主控芯片的H5腳串接有第一電阻后與3.3V電源接口相連。
[0015]所述主控芯片的J5腳接地，所述主控芯片的K2腳、F8腳并接后連接有組合電容三，所述組合電容三包括第五電容和第六電容，所述第五電容和第六電容并聯(lián)后的一端與主控芯片的K2腳、F8腳相連，所述第五電容和第六電容并聯(lián)后的另一端接地。
[0016]所述主控芯片的J3腳串接有組合電容四，所述主控芯片的J3腳與3.3V電源接口相連，所述組合電容四包括第一電容和第二電容，所述第一電容和第二電容并聯(lián)后的一端與主控芯片的J3腳相連，所述第一電容和第二電容并聯(lián)后的另一端接地。
[0017]所述主控芯片的J4腳串接有組合電容五，所述主控芯片的J4腳與IV電源接口相連，所述組合電容五包括第三電容和第四電容，所述第三電容和第四電容并聯(lián)后的一端與主控芯片的J4腳相連，所述第三電容和第四電容并聯(lián)后的另一端接地。
[0018]所述主控芯片的E7腳與3.3V電源接口相連，所述主控芯片的H4腳、H2腳、G7腳、D5腳并接后串接有組合電容六，所述主控芯片的H4腳、H2腳、G7腳、D5腳并接后與IV電源接口相連，所述組合電容六包括第七電容、第八電容、第九電容，所述第七電容、第八電容、第九電容并聯(lián)后的一端與主控芯片的H4腳、H2腳、G7腳、D5腳相連，所述第七電容、第八電容、第九電容并聯(lián)后的另一端接地。
[0019]所述主控芯片的K8腳、K5腳、Hl腳、D4腳、C6腳并接后串接有組合電容七，所述主控芯片的K8腳、K5腳、Hl腳、D4腳、C6腳并接后與3.3V電源接口相連，所述組合電容七包括第十四電容、第十五電容，所述第十四電容、第十五電容并聯(lián)后的一端與主控芯片的K8腳、K5腳、Hl腳、D4腳、C6腳相連，所述第十四電容、第十五電容并聯(lián)后的另一端接地。
[0020]所述串行存儲模塊包括串行存儲芯片、第三十六電容和第三十六電阻，所述串行存儲芯片的I腳、2腳分別與主控芯片的J6、G6腳相連，所述串行存儲芯片的3腳與3.3V電源接口相連，所述串行存儲芯片的4腳接地，所述串行存儲芯片的5腳、6腳分別對應與主控芯片的H6腳、K6腳相連，所述第三十六電阻串接在串行存儲芯片的7腳、8腳之間，所述串行存儲芯片的8腳與3.3V電源接口相連，所述第三十六電容的一端與串行存儲芯片的8腳相連，所述第三十六電容的另一端接地。
[0021]所述特需功能調(diào)配模塊3包括調(diào)配芯片一、調(diào)配芯片二、第二十五電阻、第三十二電阻、第三十三電阻，所述調(diào)配芯片一的I腳、2腳均接地，所述調(diào)配芯片一的3腳與調(diào)配芯片二的I腳相連，所述調(diào)配芯片一的4腳與主控芯片的B7腳相連，所述調(diào)配芯片一的5腳與3.3V電源接口相連，所述調(diào)配芯片一的6腳與主控芯片的AS腳相連，所述調(diào)配芯片二的2腳接地，所述調(diào)配芯片二的3腳與5腳并接后接在3.3V電源接口上，所述調(diào)配芯片二的4腳與主控芯片的J2腳相連，所述第二十五電阻的一端與3.3V電源接口相連，所述第二十五電阻的另一端接在調(diào)配芯片二的I腳上，所述第三十二電阻的一端與調(diào)配芯片二的I腳相連，所述第三十二電阻的另一端接地，所述第三十三電阻的一端接在調(diào)配芯片二的4腳上，所述第三十三電阻的另一端接地。
[0022]所述特需功能設定模塊包括第十九電阻、第二十電阻、第二十一電阻、第二十六電阻、第二十八電阻和第三十電阻，所述第十九電阻的一端與3.3V電源接口相連，所述第十九電阻的另一端與主控芯片的B9腳相連，所述第二十六電阻的一端與主控芯片的B9腳相連，所述第二十六電阻的另一端接地，所述第二十電的一端與3.3V電源接口相連，所述第二十電阻的另一端與主控芯片的CS腳相連，所述第二十八電阻的一端與主控芯片的B8腳相連，所述第二十八電阻的另一端接地，所述第二十一電阻的一端與3.3V電源接口相連，所述第二十一電阻的另一端與主控芯片的AS腳相連，