非易失性半導(dǎo)體存儲(chǔ)裝置及其測試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)裝置及其出廠測試，更詳細(xì)而言涉及搭載了ECC(Error Checking and Correcting:錯(cuò)誤檢查和校正)電路的非易失性半導(dǎo)體存儲(chǔ)裝置和非易失性存儲(chǔ)元件的特性測試時(shí)使用的測試方法。
【背景技術(shù)】
[0002]對(duì)搭載了現(xiàn)有的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置進(jìn)行說明。圖8是示出搭載了現(xiàn)有的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的電路圖。
[0003]搭載了現(xiàn)有的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置具有ECC編碼器81、數(shù)據(jù)單元陣列82、檢查比特單元陣列83、校正子解碼器84和糾錯(cuò)部84。
[0004]在數(shù)據(jù)的寫入時(shí)，現(xiàn)有的非易失性半導(dǎo)體存儲(chǔ)裝置以如下的方式進(jìn)行動(dòng)作。數(shù)據(jù)單元陣列82接收并存儲(chǔ)寫數(shù)據(jù)WD。ECC編碼器81接收寫數(shù)據(jù)WD并生成與寫數(shù)據(jù)WD對(duì)應(yīng)的ECC碼，輸出到檢查比特單元陣列83。檢查比特單元陣列83接收并存儲(chǔ)ECC碼。
[0005]在數(shù)據(jù)的讀取時(shí)，現(xiàn)有的非易失性半導(dǎo)體存儲(chǔ)裝置以如下的方式進(jìn)行動(dòng)作。校正子解碼器84使用數(shù)據(jù)單元陣列82的寫數(shù)據(jù)WD與檢查比特單元陣列83的ECC碼來進(jìn)行檢錯(cuò)，生成校正子數(shù)據(jù)，并輸出到糾錯(cuò)部85。糾錯(cuò)部85利用寫數(shù)據(jù)WD、ECC碼和校正子數(shù)據(jù)來進(jìn)行糾錯(cuò)，并輸出讀數(shù)據(jù)RD (例如，參照專利文獻(xiàn)I)。
[0006]現(xiàn)有專利文獻(xiàn)
[0007]專利文獻(xiàn)
[0008]專利文獻(xiàn)1:日本特開2001-23394號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0009]發(fā)明要解決的課題
[0010]但是，由于搭載了現(xiàn)有的ECC電路的半導(dǎo)體存儲(chǔ)裝置在糾錯(cuò)部85中存在對(duì)寫數(shù)據(jù)WD和ECC碼進(jìn)行檢錯(cuò)和糾錯(cuò)的電路，因此存在電路規(guī)模較大的問題。
[0011]在通常時(shí)的數(shù)據(jù)的讀取中，只要進(jìn)行寫數(shù)據(jù)WD的糾錯(cuò)即可，不需要對(duì)ECC碼進(jìn)行檢錯(cuò)和糾錯(cuò)。但是，在出廠檢查中，需要對(duì)ECC碼進(jìn)行檢錯(cuò)，即對(duì)檢查比特陣列的初始不良進(jìn)行檢測。
[0012]本發(fā)明鑒于上述課題而提供一種能夠在不損害糾錯(cuò)部的功能的情況下以簡單的電路實(shí)現(xiàn)小型化的非易失性半導(dǎo)體存儲(chǔ)裝置及其測試方法。
[0013]用于解決課題的手段
[0014]為了解決現(xiàn)有的問題，在搭載了本發(fā)明的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置中，通過將糾錯(cuò)電路構(gòu)成為只進(jìn)行與數(shù)據(jù)比特相同數(shù)量的比特?cái)?shù)的檢錯(cuò)與糾正，且不設(shè)置對(duì)檢查比特進(jìn)行檢錯(cuò)和糾正的電路而使電路小型化。并且，在測試狀態(tài)下，通過設(shè)置多路轉(zhuǎn)換器來進(jìn)行檢查比特的檢錯(cuò)和糾錯(cuò)，而能夠?qū)崿F(xiàn)包含檢查比特在內(nèi)的出廠檢查，該多路轉(zhuǎn)換器對(duì)從存儲(chǔ)元件陣列讀出的數(shù)據(jù)比特的一部分和檢查比特進(jìn)行更換而輸入到糾錯(cuò)電路。
[0015]發(fā)明效果
[0016]搭載了本發(fā)明的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置提供一種能夠在不損害糾錯(cuò)部的功能的情況下以簡單的電路實(shí)現(xiàn)小型化的非易失性半導(dǎo)體存儲(chǔ)裝置及其測試方法。
【附圖說明】
[0017]圖1是搭載了第一實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)圖。
[0018]圖2是搭載了第二實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)圖。
[0019]圖3是搭載了第三實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)圖。
[0020]圖4是搭載了第四實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)圖。
[0021]圖5是搭載了第五實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)圖。
[0022]圖6是本發(fā)明的I個(gè)單元的非易失性存儲(chǔ)元件的結(jié)構(gòu)圖。
[0023]圖7是作為本發(fā)明的非易失性存儲(chǔ)元件的一例的FLOTOX型非易失性存儲(chǔ)器的剖面示意圖。
[0024]圖8是搭載了現(xiàn)有的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0025]以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。
[0026]搭載了本發(fā)明的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的糾錯(cuò)電路105構(gòu)成為只對(duì)32比特的數(shù)據(jù)比特RD【31:0】進(jìn)行檢錯(cuò)和糾正。S卩，糾錯(cuò)電路105不設(shè)置對(duì)6比特的檢查比特C【5:0】進(jìn)行檢錯(cuò)和糾正的電路，由此使電路小型化。
[0027]并且，在測試狀態(tài)下，通過設(shè)置多路轉(zhuǎn)換器來進(jìn)行檢查比特的檢錯(cuò)和糾正，從而能夠?qū)崿F(xiàn)包含檢查比特在內(nèi)的出廠檢查，該多路轉(zhuǎn)換器對(duì)從存儲(chǔ)元件陣列讀出的數(shù)據(jù)比特的一部分和檢查比特進(jìn)行更換而輸入到糾錯(cuò)電路。
[0028]此時(shí)，在數(shù)據(jù)比特RD【31:0】全部為數(shù)據(jù)O的情況下在非易失性存儲(chǔ)元件陣列101中寫入檢查比特C【5:0】也全部為數(shù)據(jù)0，在數(shù)據(jù)比特RD【31:0】全部為數(shù)據(jù)I的情況下在非易失性存儲(chǔ)元件陣列101中寫入檢查比特C【5:0】也全部為數(shù)據(jù)I。這既可以利用寫入電路中具有的生成檢查比特C【5:0】的電路來實(shí)現(xiàn)，也可以從外部輸入數(shù)據(jù)。
[0029]<第一實(shí)施方式>
[0030]圖1是搭載了第一實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)。
[0031]搭載了第一實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置具有非易失性存儲(chǔ)元件陣列101、CG(控制柵)偏置切換電路113、讀出放大器102、H矩陣校正子解碼器103、多路轉(zhuǎn)換器104、106、控制信號(hào)生成電路111、糾錯(cuò)電路105、并行-串行轉(zhuǎn)換電路108和DOUT端子109。
[0032]CG偏置切換電路113對(duì)在內(nèi)部生成的通常時(shí)的CG偏置和從外部輸入的測試用CG偏置電壓進(jìn)行切換輸出?？刂菩盘?hào)生成電路111根據(jù)所輸入的狀態(tài)信號(hào)向多路轉(zhuǎn)換器104和糾錯(cuò)電路105輸出控制信號(hào)。
[0033]非易失性存儲(chǔ)元件陣列101將由用于存儲(chǔ)寫數(shù)據(jù)WD的m比特的數(shù)據(jù)比特用存儲(chǔ)元件和用于存儲(chǔ)糾錯(cuò)碼的η比特的檢查比特用存儲(chǔ)元件構(gòu)成的I個(gè)單元作為基本單位，且將多個(gè)單元配置成陣列狀。在本實(shí)施方式中作為一例，將寫數(shù)據(jù)WD作為由32比特的數(shù)據(jù)比特和6比特的檢查比特組成的38比特的寫數(shù)據(jù)WD【37:0】來進(jìn)行說明。
[0034]在搭載了本實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置中，省略了對(duì)存儲(chǔ)元件陣列的寫入用的電路。
[0035]圖6是示出由FLOTOX型的非易失性存儲(chǔ)器構(gòu)成的非易失性存儲(chǔ)元件陣列101的I個(gè)單元的結(jié)構(gòu)例的電路圖。
[0036]非易失性存儲(chǔ)元件陣列101的I個(gè)單元由m+n個(gè)選擇柵極晶體管602、m+n個(gè)單元晶體管603以及單元選擇晶體管604構(gòu)成。比特線BO?Bm+n分別與對(duì)應(yīng)的選擇柵極晶體管602的漏極連接。CG偏置線611與單元選擇晶體管604的漏極連接，經(jīng)由其源極(CG偏置線611')與單元晶體管603的柵極連接。字線612與選擇柵極晶體管602的柵極電極和單元選擇晶體管604的柵極電極連接。存儲(chǔ)單元601由與各比特線B串聯(lián)連接的選擇柵極晶體管602和單元晶體管603構(gòu)成。
[0037]圖7是FLOTOX型的非易失性存儲(chǔ)器(單元晶體管603和選擇柵極晶體管602)的剖面圖。通過將電場施加于控制柵702與通道漏極705之間，對(duì)浮置柵極703注入或者提取電荷，從而能夠進(jìn)行數(shù)據(jù)的寫入和刪除。
[0038]非易失性存儲(chǔ)器能夠以如下的方式讀出數(shù)據(jù)。對(duì)字線612施加正電壓，將單元選擇晶體管604導(dǎo)通。由于也對(duì)選擇柵極晶體管602的柵極701施加正電壓，因此選擇柵極晶體管602導(dǎo)通。單元晶體管603的控制柵702經(jīng)由單元選擇晶體管604被施加CG偏置。在該狀態(tài)下，利用讀出放大器電路檢測電流是否從比特線B流向接地端子或者檢測電流的大小而判別存儲(chǔ)單元的數(shù)據(jù)。
[0039]接著，對(duì)搭載了第一實(shí)施方式的ECC電路的非易失性半導(dǎo)體存儲(chǔ)裝置的動(dòng)作進(jìn)行說明。
[0040]首先，對(duì)通常時(shí)的數(shù)據(jù)讀出動(dòng)作進(jìn)行說明。
[0041]CG偏置切換電路113選擇所輸入的CG偏置中的通常時(shí)的CG偏置而提供給非易失性存儲(chǔ)元件陣列101。
[0042]利用讀出放大器102從非易失性存儲(chǔ)元件陣列101的I個(gè)單元的存儲(chǔ)單元中讀出38比特的讀出數(shù)據(jù)UD【37:0】。它們被分成32比特的數(shù)據(jù)比特RD【31:0】與6比特的檢查比特C【5:0】。H矩陣校正子解碼器103接收數(shù)據(jù)比特RD【31:0】與檢查比特C【5:0】，生成6比特的校正子數(shù)據(jù)S【5:0】。H矩陣校正子解碼器103作為糾錯(cuò)碼生成電路進(jìn)行動(dòng)作。
[0043]多路轉(zhuǎn)換器104選擇數(shù)據(jù)比特RD【7:0】而發(fā)送給糾錯(cuò)電路105。并且，糾錯(cuò)電路105根據(jù)從讀出放大器102輸入的數(shù)據(jù)比特RD【31:8】、數(shù)據(jù)比特RD【7:0】和校正子數(shù)據(jù)S【5:0】，對(duì)數(shù)據(jù)比特RD【31:0】的32比特中的I比特的錯(cuò)誤進(jìn)行糾正，而輸出正確數(shù)據(jù)CD【31:0】。
[0044]利用多路轉(zhuǎn)換器106根據(jù)地址數(shù)據(jù)中的下位2比特的A【1:0】每隔8比特對(duì)糾錯(cuò)電路105輸出的正確數(shù)據(jù)CD【32:0】進(jìn)行選擇，而作為讀數(shù)據(jù)發(fā)送給并行-串行轉(zhuǎn)換電路108，進(jìn)而利用并行-串行轉(zhuǎn)換電路108與時(shí)鐘同步地每隔I比特向DOUT端子109串行地傳送并輸出數(shù)據(jù)。
[0045]接著，對(duì)測試模式時(shí)的數(shù)據(jù)讀出動(dòng)作進(jìn)行說明。
[0046]在測試模式的不良比特?cái)?shù)判定模式中，判定不良比特在I比特以下還是在2比特以上?？刂菩盘?hào)生成電路111根據(jù)所輸入的狀態(tài)信號(hào)向多路轉(zhuǎn)換器104與糾錯(cuò)電路105輸出控制信號(hào)。
[0047]首先，作為第一狀態(tài)，控制信號(hào)生成電路111以與通常的讀出動(dòng)作時(shí)相同的方式對(duì)多路轉(zhuǎn)換器104和糾錯(cuò)電路105進(jìn)行設(shè)定以使數(shù)據(jù)流通。并且，在被寫入I個(gè)單元的全部數(shù)據(jù)是I或者O的狀態(tài)下，讀出正確數(shù)據(jù)⑶【31:0】。
[0048]如果讀出的正確數(shù)據(jù)CD【31:0]的全部數(shù)據(jù)是I或者0，則能夠判斷為數(shù)據(jù)比特RD【31:0】在32比特中為I比特以下的錯(cuò)誤。
[0049]接著，作為第二狀態(tài)，根據(jù)控制信號(hào)生成電路111的控制信號(hào)，以如下方式對(duì)多路轉(zhuǎn)換器104與糾錯(cuò)電路105進(jìn)行控制。多路轉(zhuǎn)換器104將2比特的固定值C【7:6】與6比特的檢查比特C【5:0】作為檢查比特發(fā)送給糾錯(cuò)電路105。在被寫入I個(gè)單元的全部數(shù)據(jù)為I時(shí)，2比特的固定值C【7:6】選擇(1，I)，在被寫入I個(gè)單元的全部數(shù)據(jù)為O時(shí)，2比特的固定值C【7:6】選擇(0，0)。糾錯(cuò)電路105對(duì)校正子數(shù)據(jù)S【5:0】與應(yīng)該進(jìn)行糾錯(cuò)的數(shù)據(jù)的運(yùn)算的組合進(jìn)行變更。