命令信息包括讀取地址。
15. 根據(jù)權(quán)利要求12所述的方法，其中，在所述輸入使能信號處于活動狀態(tài)時，在所述 自由運行時鐘的每個不活動到活動轉(zhuǎn)變處接收所述命令數(shù)據(jù)流的比特。
16. -種用于提供數(shù)據(jù)流的方法，包括： 將輸出使能信號驅(qū)動到活動狀態(tài)一段時間，所述一段時間基本上對應(yīng)于要在閃爍存儲 器設(shè)備的輸出端口處串行出現(xiàn)的數(shù)據(jù)的多個比特，所述多個比特的大小多達頁面緩沖器的 大小； 在所述一段時間從所述輸出端口傳輸數(shù)據(jù)的所述多個比特，其中，當在第一時鐘周期 內(nèi)將所述輸出使能信號驅(qū)動到活動狀態(tài)時，在所述第一時鐘周期內(nèi)提供所述數(shù)據(jù)的第一比 特，并且，當在第二時鐘周期內(nèi)將所述輸出使能信號驅(qū)動到不活動狀態(tài)時，在所述第二時鐘 周期內(nèi)提供所述數(shù)據(jù)的最后一個比特。
17. 根據(jù)權(quán)利要求16所述的方法，包括： 接收從不活動狀態(tài)到活動狀態(tài)轉(zhuǎn)變的輸入使能信號，該輸入使能信號指示包含命令信 息的命令數(shù)據(jù)流的開始；W及 接收所述命令數(shù)據(jù)流。
18. 根據(jù)權(quán)利要求17所述的方法，其中，所述命令信息包括讀取命令。
19. 根據(jù)權(quán)利要求17所述的方法，其中，所述命令信息包括讀取地址。
20. 根據(jù)權(quán)利要求17所述的方法，其中，在所述輸入使能信號處于活動狀態(tài)時，在時鐘 的每個不活動到活動轉(zhuǎn)變處接收所述命令數(shù)據(jù)流的比特。
21. -種存儲系統(tǒng)，包括： 控制器；W及 多個存儲器設(shè)備，每個存儲器設(shè)備包括： 閃爍存儲器； 時鐘輸入，其被配置為接收具有邊沿的時鐘信號； 讀取電路，其被配置為從所述閃爍存儲器獲取讀取數(shù)據(jù)，W便隨后傳輸該讀取數(shù)據(jù)； 輸出緩沖器，其被配置為接收所述讀取數(shù)據(jù)并響應(yīng)于輸出使能信號通過輸出端口傳輸 所述讀取數(shù)據(jù)，所述輸出使能信號被保持在一個邏輯電平一段時間，所述一段時間界定從 所述輸出端口傳輸?shù)乃鲎x取數(shù)據(jù)的長度； 附加電路，其被配置為在與所述輸出使能信號被保持在所述邏輯電平的所述一段時間 對應(yīng)的持續(xù)時間，隨著所述邊沿串行地從所述輸出緩沖器時鐘輸出所述讀取數(shù)據(jù)。
22. 根據(jù)權(quán)利要求21所述的存儲系統(tǒng)設(shè)備，其中，每個存儲器設(shè)備還包括： 第一輸入端口，其被配置來接收命令信息；w及 第二輸入端口，其被配置來接收輸入使能信號，該輸入使能信號通過從不活動狀態(tài)到 活動狀態(tài)的轉(zhuǎn)變來指示包含所述命令信息的命令數(shù)據(jù)流的開始。
23. 根據(jù)權(quán)利要求21所述的存儲系統(tǒng)，其中，在所述輸出使能信號被驅(qū)動到所述邏輯 電平后，所述輸出緩沖器W預定的延遲通過所述輸出端口傳輸所述讀取數(shù)據(jù)。
24. -種用于提供數(shù)據(jù)流的方法，包括： 將輸出使能信號驅(qū)動到活動狀態(tài)一段時間，所述一段時間基本上對應(yīng)于要在閃爍存儲 器設(shè)備的輸出端口處串行出現(xiàn)的數(shù)據(jù)的多個比特，所述多個比特的大小多達頁面緩沖器的 大?。? 在所述一段時間從所述輸出端口傳輸數(shù)據(jù)的所述多個比特，在所述輸出使能信號被驅(qū) 動到活動狀態(tài)后，W第一預定延遲提供數(shù)據(jù)的第一比特，在所述輸出使能信號被驅(qū)動到不 活動狀態(tài)后，W第二預定延遲提供數(shù)據(jù)的最后一個比特。
25. 根據(jù)權(quán)利要求24所述的方法，還包括： 接收從不活動狀態(tài)到活動狀態(tài)轉(zhuǎn)變的輸入使能信號，該輸入使能信號指示包含命令信 息的命令數(shù)據(jù)流的開始；W及 接收所述命令數(shù)據(jù)流。
26. 根據(jù)權(quán)利要求25所述的方法，其中，所述命令信息包括讀取命令。
27. 根據(jù)權(quán)利要求25所述的方法，其中，所述命令信息包括讀取地址。
28. 根據(jù)權(quán)利要求25所述的方法，其中，當所述輸入使能信號處于活動狀態(tài)時，在時鐘 的每個不活動到活動轉(zhuǎn)變處接收所述命令數(shù)據(jù)流的比特。
29. -種閃爍存儲器設(shè)備，包括： 閃爍存儲陣列； 頁面緩沖器，用于接收來自所述閃爍存儲陣列的讀取數(shù)據(jù)； 時鐘輸入引腳，用于接收時鐘信號；W及 數(shù)據(jù)接口，用于在所述時鐘信號的第一數(shù)量的第一邊沿上提供所述頁面緩沖器中的所 述讀取數(shù)據(jù)，W及用于在該數(shù)據(jù)接口接收命令數(shù)據(jù)，所述數(shù)據(jù)接口包括： 公共命令和數(shù)據(jù)輸入，用于在不同的時間接收輸入數(shù)據(jù)和命令數(shù)據(jù)；W及 控制輸入引腳，用于接收針對所述時鐘信號的與所述第一邊沿的第一數(shù)量相同數(shù)量的 第二邊沿被設(shè)置到一個邏輯電平的控制信號，并且所述控制信號使得所述數(shù)據(jù)接口能夠提 供所述讀取數(shù)據(jù)。
30. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述時鐘信號的第一邊沿和所述 時鐘信號的第二邊沿相同。
31. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，時鐘邊沿的第一數(shù)量多達提供存 儲在所述頁面緩沖器中的所有數(shù)據(jù)所需要的時鐘邊沿的最大數(shù)量。
32. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述頁面緩沖器提供的讀取數(shù)據(jù) 的大小在1字節(jié)和2112字節(jié)之間。
33. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，在所述控制信號已經(jīng)改變到所述 邏輯電平之后，在所述時鐘信號的至少一個時鐘周期內(nèi)由所述數(shù)據(jù)接口來提供所述讀取數(shù) 據(jù)。
34. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述讀取數(shù)據(jù)包括由所述閃爍存 儲陣列提供的讀取數(shù)據(jù)，或者由另一個閃爍存儲器設(shè)備提供的作為輸入數(shù)據(jù)的讀取數(shù)據(jù)。
35. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述數(shù)據(jù)接口包括輸出數(shù)據(jù)引腳， 該輸出數(shù)據(jù)引腳用于輸出由所述閃爍存儲陣列提供的讀取數(shù)據(jù)，或者由另一個閃爍存儲器 設(shè)備提供的讀取數(shù)據(jù)，或者所述命令數(shù)據(jù)。
36. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，在所述時鐘信號的每個周期期間， 由所述數(shù)據(jù)接口提供所述讀取數(shù)據(jù)。
37. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述時鐘信號是輸入時鐘信號，并 且所述閃爍存儲器設(shè)備還包括時鐘輸出引腳，該時鐘輸出引腳用于提供所述輸入時鐘信號 來作為輸出時鐘信號。
38. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，將所述讀取數(shù)據(jù)被串行地提供為 單比特寬數(shù)據(jù)流。
39. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述輸入數(shù)據(jù)包括提供到所述閃 爍存儲陣列的寫入數(shù)據(jù)。
40. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述控制信號具有用于使能從所 述數(shù)據(jù)接口輸出所述讀取數(shù)據(jù)的一個邏輯電平，W及 當所述控制信號具有另一個邏輯電平時，禁止由所述數(shù)據(jù)接口輸出所述讀取數(shù)據(jù)。
41. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，當所述控制信號處于所述一個邏 輯電平時，所述數(shù)據(jù)接口串行輸出所述讀取數(shù)據(jù)。
42. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述數(shù)據(jù)接口接收作為輸入數(shù)據(jù) 的讀取地址。
43. 根據(jù)權(quán)利要求42所述的閃爍存儲器設(shè)備，其中，在所述時鐘信號的每個周期期間， 由所述公共命令和數(shù)據(jù)輸入接收所述讀取地址。
44. 根據(jù)權(quán)利要求29所述的閃爍存儲器設(shè)備，其中，所述時鐘信號是自由運行時鐘信 號。
45. -種操作閃爍存儲器設(shè)備的方法，包括： 在與閃爍存儲體通信的數(shù)據(jù)接口處接收控制信號，所述控制信號針對時鐘信號的第一 數(shù)量的第一邊沿被設(shè)置到一個邏輯電平，用于使得能夠由所述數(shù)據(jù)接口輸出加載到頁面緩 沖器中的讀取數(shù)據(jù)； 針對所述時鐘信號的與所述第一邊沿的第一數(shù)量相同數(shù)量的第二邊沿，與所述時鐘信 號同步地從所述數(shù)據(jù)接口輸出所述讀取數(shù)據(jù)；W及 與所述時鐘信號同步地在所述數(shù)據(jù)接口的公共命令和數(shù)據(jù)輸入處接收命令數(shù)據(jù)，所述 公共命令和數(shù)據(jù)輸入被配置來在不同的時間接收輸入數(shù)據(jù)和命令數(shù)據(jù)。
【專利摘要】本發(fā)明公開一種用于在半導體存儲器中串行數(shù)據(jù)鏈接接口和存儲體之間控制數(shù)據(jù)傳輸?shù)难b置、系統(tǒng)和方法。在一實施例中，本發(fā)明公開了一種具有多個串行數(shù)據(jù)鏈接和多個存儲體的閃爍存儲器設(shè)備，其中，所述鏈接獨立于所述多個體。所述閃爍存儲器設(shè)備可以以菊花鏈配置級聯(lián)，并在存儲器設(shè)備之間使用回波信號線串行通信。此外，本發(fā)明描述了一種虛擬多鏈接配置，其中使用單個鏈接來模擬多鏈接。
【IPC分類】G11C7-10
【公開號】CN104599698
【申請?zhí)枴緾N201410748603
【發(fā)明人】金鎮(zhèn)祺, 潘弘柏
【申請人】考文森智財管理公司
【公開日】2015年5月6日
【申請日】2006年9月29日
【公告號】CA2623747A1, CN103985404A, EP1932157A1, EP1932157A4, EP1932157B1, EP2306460A2, EP2306460A3, EP2306461A2, EP2306461A3, US7652922, US7719892, US8000144, US8743610, US20070076479, US20080279003, US20100182838, US20110255339, US20130188422, WO2007036047A1, WO2007036047B1