專利名稱：具有可變端口速度的多端口存儲器件的制作方法
具有可變端口速度的多端口存儲器件 相關(guān)申請的交叉引用
本申請要求提交于2006年3月30日、題為"INTEGRATED MULTI-PORT SERIAL MEMORY AND INTER-PROCESSOR COMMUNICATION (集成多端 口串行存儲器及處理器間通信)"的美國臨時專利申請No. 60/788,401 (代理 人案號No. 59472-8826. US00)的優(yōu)先權(quán)，該申請通過引用包括于此。
些旦 冃爾
隨著移動電話、便攜式媒體播放器、個人數(shù)字助理、及其它移動設(shè)備變得 多樣化，制造商不斷地改善向設(shè)備用戶提供的特征。提供附加特征通常要求制 造商增大設(shè)備的處理能力。在當(dāng)前的移動設(shè)備中，例如設(shè)備包含多個計算機處 理器或其它處理單元并不罕見。例如，移動電話常常包含基帶處理器、媒體處 理器、以及LCD控制器。移動設(shè)備中的每個處理組件可訪問操作系統(tǒng)或其它 應(yīng)用存儲在其中的各個存儲區(qū)域。處理組件可以不同的通信速率并使用不同的 通信協(xié)議與存儲器以及與其它組件通信。
隨著移動設(shè)備尺寸不斷縮小，制造商需要優(yōu)化設(shè)備架構(gòu)以最小化設(shè)備內(nèi)所 包含的組件數(shù)量。尺寸縮小常常通過將功能集從許多半導(dǎo)體組件組合到單個半 導(dǎo)體組件中來實現(xiàn)。然而當(dāng)制造商尋求減少移動設(shè)備內(nèi)所含的組件數(shù)量時，也
出現(xiàn)了若干問題，在多處理器環(huán)境中這些問題尤為突出。首先，讓若干處理組 件與單個存儲器組件通信要求一種確保所有組件都能訪問存儲器件的機制。這
一問題已通過多端口存儲器件的引入而有所減輕，諸如提交于2001年11月7 日、其全部內(nèi)容通過援引被包括于此的題為"Communications Architecture for Memory-Based Devices (用于基于存儲器的器件的通信架構(gòu))"的美國專利申 請S/N 10/045,297中所公開的多端口器件。多端口存儲器架構(gòu)允許訪問組件通 過專用端口與一公共共享存儲器通信。其次，移動設(shè)備中的各種處理組件可以 不同的數(shù)據(jù)率在彼此之間以及與存儲器件通信。當(dāng)使用數(shù)個組件時，制造商能
4夠選擇具有與其相連的處理組件的要求相匹配的速度的存儲器件。然而通過減 小組件數(shù)量，在處理組件與存儲器件的傳送和接收通信速度之間可能出現(xiàn)不兼 容。因此開發(fā)一種適于以各種數(shù)據(jù)通信速度與各種處理組件通信的多端口存儲 器件將是有利的。
附圖簡述


圖1是具有可變端口速度的多端口存儲器件可在其中運行的代表性環(huán)境 的框圖。
圖2是多端口存儲器件中的各端口的時鐘分配系統(tǒng)的框圖。
圖3是將時鐘信號分頻以實現(xiàn)所需時鐘頻率的時鐘分頻器電路的電路圖。
圖4是延伸經(jīng)過多端口存儲器件的時鐘邊界的傳送電路和接收電路的電
路圖。 具體描述
公開了一種具有兩個或多個端口的多端口存儲器件，其中每個端口可以不 同的速度工作。該多端口存儲器件包含可經(jīng)由兩個或多個端口訪問的存儲器
組。兩個時鐘信號被應(yīng)用到每個端口系統(tǒng)時鐘和端口時鐘。系統(tǒng)時鐘被應(yīng)用 到與存儲器組接口的端口邏輯以使得所有端口關(guān)于存儲器組都工作在相同的 速度。端口時鐘被應(yīng)用到與每個端口相關(guān)聯(lián)的時鐘分頻器電路。端口時鐘被分 頻為所需的頻率或被保持在其原始頻率。這種配置允許各端口以可在逐端口的 基礎(chǔ)上設(shè)置的不同速度工作。耦合到各端口的組件因此可以不同數(shù)據(jù)率與存儲 器件通信，由此增加可在其中使用該存儲器件的應(yīng)用的數(shù)目。
現(xiàn)在將描述具有可變速度端口的多端口存儲器件的各種示例。以下描述提 供了為了對這些示例的透徹理解和描述的具體細節(jié)。然而本領(lǐng)域的技術(shù)人員將 理解該技術(shù)可在沒有這些細節(jié)的情況下實踐。另外， 一些公知結(jié)構(gòu)或功能可能 沒有詳細示出和描述，以避免不必要地淡化各種示例的相關(guān)描述。以下所示描 述中使用的術(shù)語旨在以最寬范的合理方式來解釋，即使它是結(jié)合該技術(shù)的特定 具體示例的詳細描述來使用的。以下甚至強調(diào)了某些術(shù)語，然而任何旨在以任 意限制性方式解釋的術(shù)語將如在該具體描述章節(jié)中那樣公開而明確地定義。圖i是具有可變速度端口的多端口存儲器件ioo可在其中運行的環(huán)境的框
圖。多端口存儲器件包含兩個或多個串行端口 110，其中各自能夠耦合至系統(tǒng)
組件120。系統(tǒng)組件可以是諸如基帶處理器、媒體處理器、或LCD控制器等使 用共享存儲器的任意類型的組件，并且可用作配置和控制端口的端口主控。存 儲器件100包含存儲可經(jīng)由端口訪問的數(shù)據(jù)的一個或多個存儲器組(未示出)。 存儲器組可以由動態(tài)隨機存取存儲器(DRAM)或其它普通類型的存儲器構(gòu)成。 系統(tǒng)組件通過其所連接的相應(yīng)端口向存儲器件發(fā)送和接收數(shù)據(jù)。數(shù)據(jù)在系統(tǒng)組 件與端口之間串行地傳送，而在端口與存儲器組之間并行地傳送。系統(tǒng)時鐘130 提供可供存儲器件100和組件120使用的公共時鐘信號。每個組件具有一時鐘 電路(未示出)，該電路具有恰當(dāng)?shù)膸捄投秳右?。如本文所描述的，系統(tǒng) 時鐘可在每個端口 110處被選擇性地分頻以使得每個端口以所需速度工作。在 逐端口的基礎(chǔ)上配置端口速度允許針對附連到端口的對應(yīng)組件120優(yōu)化端口速 度。盡管端口與附連組件之間的通信以經(jīng)配置的速度發(fā)生，但存儲器件的內(nèi)部 端口之間的通信以相同速度發(fā)生。
圖2是多端口存儲器件中的各端口的時鐘分配系統(tǒng)的框圖。鎖相環(huán)210 生成被分配至端口 110的兩個時鐘信號系統(tǒng)時鐘(sck)和端口時鐘(pck)。 系統(tǒng)時鐘被應(yīng)用到每個端口的端口邏輯220——諸如數(shù)據(jù)從端口到存儲器組的 并行處理和通信，使得所有端口邏輯能以相同速度工作。端口時鐘被應(yīng)用到與 每個端口相關(guān)聯(lián)的時鐘分頻器電路230。如將在本文的其它細節(jié)中描述的，時 鐘分頻器電路在逐端口的基礎(chǔ)上選擇性地將端口時鐘修改成所需的時鐘頻率。 在逐端口的基礎(chǔ)上修改端口時鐘頻率使得端口的各種物理層組件240——諸如 該端口處的模擬部分和數(shù)據(jù)的串并轉(zhuǎn)換——能以所需速度工作。因此，每個端 口的傳送和接收組件可在逐端口的基礎(chǔ)上被配置成與相耦合的系統(tǒng)組件一起 工作。在圖中描繪了時鐘域邊界250以概念性地示出物理層的一部分以本地端 口時鐘速度工作以及物理層的一部分以系統(tǒng)時鐘速度工作。雖然系統(tǒng)和端口時 鐘速度可以改變以配合在其中利用所公開的架構(gòu)的系統(tǒng)，但在圖2所繪的系統(tǒng) 中系統(tǒng)時鐘速度為150 MHz而端口時鐘速度為750 MHz。此外，雖然時鐘分 頻器電路230在圖中被描繪為存在于每個端口處，但將認(rèn)識到的是僅多端口存 儲器件的一些端口可包括時鐘分頻器電路。圖3是將時鐘信號分頻為所需頻率的時鐘分頻器電路230的電路圖。該分 頻器電路包括串聯(lián)的兩個多路復(fù)用器310、 320，以及各自將時鐘頻率除以一固 定量的數(shù)個時鐘分頻器330。在一些實施例中，多路復(fù)用器310和320是4到 1多路復(fù)用器。端口時鐘(pck)被直接連接到第一多路復(fù)用器310的一個輸入， 并通過一組時鐘分頻器連接到第一多路復(fù)用器的其它輸入的每一個。在圖3中 所繪的實現(xiàn)中，與這三個輸入相關(guān)聯(lián)的時鐘分頻器具有3/4、 2/4、和l/4的值。 在該實現(xiàn)中，第一多路復(fù)用器可輸出原始端口時鐘頻率的時鐘信號，或者第一 多路復(fù)用器可輸出頻率減為原始端口時鐘頻率的75%、 50%、或25%的時鐘 信號。第一多路復(fù)用器的輸出是由模式寄存器(MRS)的設(shè)置確定的。第一多 路復(fù)用器的輸出被直接連接到第二多路復(fù)用器320的一個輸入，并通過一組時 鐘分頻器連接到第二多路復(fù)用器的其它輸入。在所繪實現(xiàn)中，與第二多路復(fù)用 器相關(guān)聯(lián)的時鐘分頻器具有1/2、 1/4、和1/8的值。第二多路復(fù)用器的輸出也 是由模式寄存器(MRS)的設(shè)置確定的。第二多路復(fù)用器的輸出是本地端口時 鐘(lpck)。取決于第一和第二多路復(fù)用器的設(shè)置，在所繪實施例中本地端口 時鐘的范圍可以為從與端口時鐘(pck)相同的頻率到端口時鐘的頻率的1/32。
在一些實施例中，可能希望本地端口時鐘具有與系統(tǒng)時鐘相同的頻率。為 了實現(xiàn)這一配置，時鐘分頻器340被耦合至第二多路復(fù)用器320的輸出。時鐘 分頻器340將本地端口時鐘除以5。如果第一和第二多路復(fù)用器被設(shè)置成使得 本地端口時鐘(lpck)與端口時鐘(pck)為相同頻率，則在圖2和3的所繪實 施例中，將本地端口時鐘除以5將生成與系統(tǒng)時鐘(spk)具有相同頻率的時 鐘(即，750 MHz被除以5產(chǎn)生150MHz的時鐘信號)。
盡管圖3描繪了具有兩個多路復(fù)用器和特定時鐘分頻器值的時鐘分頻器 電路，然而電路的配置可根據(jù)特定應(yīng)用而進行修改。多路復(fù)用器的數(shù)目、每個 多路復(fù)用器的輸入的數(shù)目、以及時鐘分頻器的數(shù)目和值都可能根據(jù)應(yīng)用和所需 的時鐘速度而改變。在一些實施例中，時鐘分頻器330的值是可調(diào)整的。
圖4是延伸經(jīng)過多端口存儲器件的時鐘域邊界250的傳送電路400和接收 電路410的電路圖。圖中在時鐘域邊界250左側(cè)的電路部分工作在系統(tǒng)時鐘 (sck)域。圖中在時鐘域邊界250右側(cè)的電路部分工作在本地系統(tǒng)時鐘(lsck) 域。傳送電路400由順序地鎖存在pi—tx—data (pl—tx—數(shù)據(jù))線上接收到的數(shù)據(jù) 的四個寄存器的集合430構(gòu)成。數(shù)據(jù)突發(fā)在根據(jù)寄存器大小的四個段中被接收。 每個寄存器的輸出被耦合至4到1多路復(fù)用器450的輸入。有限狀態(tài)機440步 進通過序列OO、 01、 10、 11并將該序列應(yīng)用至多路復(fù)用器450以便順序地選 擇來自每個寄存器的輸出。有限狀態(tài)機序列僅在檢測到tx一valid (tx—有效)信 號時生成。數(shù)據(jù)由此在pl一tx一data一lsck (pi—tx一數(shù)據(jù)Jsck)線上被傳送。為了避 免寄存器上溢，僅在先前四個段的數(shù)據(jù)突發(fā)已被處理時接收新數(shù)據(jù)。
接收電路410由鎖存在lp—rx_data—lsck (lp—rx一數(shù)據(jù)一lsck)線上接收到的 數(shù)據(jù)的一對寄存器460構(gòu)成。rx—wr』tr信號在0與1之間交替，導(dǎo)致接收到的 數(shù)據(jù)被交替地鎖存到每個寄存器。使用兩個寄存器以確保對于特定寄存器中的 數(shù)據(jù)，讀命令不與寫命令重疊。每個寄存器的輸出被耦合至多路復(fù)用器470的 輸入。有限狀態(tài)機480生成一序列并將其應(yīng)用于多路復(fù)用器以選擇來自寄存器 460的恰當(dāng)輸出并在lp—rx一data (lp一rx一數(shù)據(jù))線上提供接收到的數(shù)據(jù)。
當(dāng)多端口存儲器件首次上電時，所有端口可被配置成以每個端口可用的最
高速度設(shè)置工作。端口主控隨后可選擇性地修改一個或多個端口以針對所需應(yīng) 用配置端口。在一些實施例中，監(jiān)督端口主控可配置設(shè)備的所有端口。
除非以下另有描述，否則本發(fā)明的各方面可用常規(guī)系統(tǒng)來實踐。因此，附 圖中所示的各個塊的構(gòu)造和操作可以是常規(guī)設(shè)計，因而無需在此作更詳細的描 述來制造和使用本發(fā)明，因為這些塊將被相關(guān)技術(shù)領(lǐng)域的人員所理解。系統(tǒng)的 各方面可使用諸如程序模塊等可由一個或多個計算機或其它設(shè)備執(zhí)行的計算 機可執(zhí)行指令來實現(xiàn)。 一般而言，程序模塊包括執(zhí)行特定任務(wù)或?qū)崿F(xiàn)特定的抽 象數(shù)據(jù)類型的例程、程序、對象、組件、數(shù)據(jù)結(jié)構(gòu)等。通常，程序模塊的功能 集在各種實施例中可根據(jù)需要被加以組合或分布。
根據(jù)上述內(nèi)容，將認(rèn)識到已出于說明的目的描述了本發(fā)明的具體實施例， 但可作出各種修改而不會背離本發(fā)明的精神實質(zhì)和范圍。相應(yīng)地，本發(fā)明僅有 所附權(quán)利要求限定。
權(quán)利要求
1. 一種多端口存儲器件，包括一個或多個存儲器組；用于分配時鐘信號的時鐘分配網(wǎng)絡(luò)；以及多個端口，其連接至所述時鐘分配網(wǎng)絡(luò)并提供對所述一個或多個存儲器組的訪問，其中所述多個端口中的至少一些包括接收所述時鐘信號并修改所述時鐘信號以生成本地時鐘信號的相關(guān)聯(lián)的時鐘分頻器電路，所述本地時鐘信號被相關(guān)聯(lián)的端口用來以端口速度工作。
2. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，所述端口速度被 選擇成與耦合至所述端口的組件的速度互補。
3. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，所述時鐘分頻器 電路通過將所述時鐘信號分頻來來修改所述時鐘信號。
4. 如權(quán)利要求3所述的多端口存儲器件，其特征在于，所述本地時鐘信 號頻率是所述時鐘信號頻率的分?jǐn)?shù)。
5. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，所述多個端口與 所述一個或多個存儲器組之間的通信以第一數(shù)據(jù)率進行。
6. 如權(quán)利要求5所述的多端口存儲器件，其特征在于，所述多個端口與 耦合至所述多個端口的一個或多個組件之間的通信以第二數(shù)據(jù)率進行。
7. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，所述多個端口與 所述一個或多個存儲器組之間的通信并行地進行。
8. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，所述多個端口與 耦合至所述多個端口的一個或多個組件之間的通信串行地進行。
9. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，所述多個端口的 每一個的端口速度可在逐端口的基礎(chǔ)上改變。
10. 如權(quán)利要求1所述的多端口存儲器件，其特征在于，還包括耦合至所 述時鐘分頻器電路的控制器，其中所述控制器確定對所述時鐘信號的修改。
11. 如權(quán)利要求10所述的多端口存儲器件，其特征在于，所述控制器是 控制寄存器。
12. —種多端口存儲器件，包括 一個或多個存儲器組；以及多個端口，耦合至所述一個或多個存儲器組并向耦合至所述多個端口的組件提供對所述一個或多個存儲器組的訪問，其中所述多個端口與所述一個或多 個存儲器組之間的通信以相同速率進行，而所述多個端口與耦合至所述多個端 口的組件之間的通信以可在逐端口的基礎(chǔ)上設(shè)置的可變速率進行。
13. 如權(quán)利要求10所述的多端口存儲器件，其特征在于，所述可變速率 被選擇成與耦合至所述多個端口的每一個的組件的通信速率互補。
14. 如權(quán)利要求10所述的多端口存儲器件，其特征在于，所述多個端口 與所述一個或多個存儲器組之間的通信并行地迸行。
15. 如權(quán)利要求10所述的多端口存儲器件，其特征在于，所述多個端口與耦合至所述多個端口的組件之間的通信串行地進行。
全文摘要
一種具有兩個或多個端口(110)的多端口存儲器件(100)，其中每個端口可以不同的速度工作。該多端口存儲器件包含可經(jīng)由兩個或多個端口訪問的存儲器組。兩個時鐘信號被應(yīng)用到每個端口系統(tǒng)時鐘(SCK)和端口時鐘(PCK)。系統(tǒng)時鐘被應(yīng)用到與存儲器組接口的端口邏輯(220)以使得所有端口關(guān)于存儲器組都工作在相同的速度。端口時鐘被應(yīng)用到與每個端口相關(guān)聯(lián)的時鐘分頻器電路(230)。端口時鐘被分頻為所需的頻率或被保持在其原始頻率。這種配置允許各端口以可在逐端口的基礎(chǔ)上設(shè)置的不同速度工作。
文檔編號G11C7/10GK101449334SQ200780018504
公開日2009年6月3日 申請日期2007年3月30日 優(yōu)先權(quán)日2006年3月30日
發(fā)明者D·李, M·R·崔, S·金 申請人:晶像股份有限公司