專利名稱：Sonos存儲(chǔ)設(shè)備以及操作sonos存儲(chǔ)設(shè)備的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括SONOS存儲(chǔ)單元的存儲(chǔ)設(shè)備以及對(duì)包括SONOS 存儲(chǔ)單元的存儲(chǔ)設(shè)備進(jìn)行操作的方法。此外，本發(fā)明涉及針對(duì)包括 SONOS存儲(chǔ)單元的存儲(chǔ)設(shè)備的編程設(shè)備。
背景技術(shù)：
嵌入式一次性可編程(OTP)存儲(chǔ)器通常用于芯片上系統(tǒng)(SOC) 中，以實(shí)現(xiàn)比采用帶掩膜的只讀存儲(chǔ)器(ROM)更高的靈活性。不同 于帶掩膜的ROM，包含在OTP存儲(chǔ)器中的程序碼可以隨客戶變化，并 且可以對(duì)所述程序碼進(jìn)行調(diào)試而不需要在改變程序碼之后提供新的掩 模。另一方面，嵌入式OTP存儲(chǔ)器比諸如閃存之類的多次可編程存儲(chǔ) 器便宜。
已知幾種OTP存儲(chǔ)器類型。浮柵(floating-gate) (FG) OTP存儲(chǔ) 器包括在半導(dǎo)體襯底與控制柵極(CG)端子之間的、隔離的浮柵層。 為了對(duì)FG存儲(chǔ)單元進(jìn)行編程，在能夠使用存儲(chǔ)器來存儲(chǔ)數(shù)據(jù)之前，需 要初始化擦除操作使存儲(chǔ)設(shè)備的所有存儲(chǔ)單元進(jìn)入預(yù)定的狀態(tài)。僅在 這個(gè)塊(block)擦除操作之后，能夠可選地對(duì)單元進(jìn)行編程，即，改 變所選擇的存儲(chǔ)單元的信息內(nèi)容以存儲(chǔ)數(shù)據(jù)。
通常，對(duì)于OTP存儲(chǔ)器需要執(zhí)行兩次擦除過程在測(cè)試之前執(zhí)行 一個(gè)塊擦除過程，在測(cè)試之后并且在存儲(chǔ)設(shè)備的出貨之前執(zhí)行另一個(gè)
塊擦除過程。利用紫外照射的擦除操作采用的是產(chǎn)生具有高能 (highly energetic)電子的電子空穴對(duì)(electronhole pair)(其能夠在
浮柵與襯底之間自由地通過隧道氧化物(tunnel oxide)的勢(shì)壘 (barrier))。這樣，在浮柵與襯底之間的內(nèi)部電場(chǎng)減小至0，從而將先
前存儲(chǔ)在浮柵上的電荷去除。在UV擦除之后所有FG存儲(chǔ)單元呈這樣
的狀態(tài)在該狀態(tài)下閾值電壓VT呈現(xiàn)低值。如半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域中公知的，閾值電壓VT表征金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)(MOSFET)型 晶體管中溝道導(dǎo)通的開始。
通過向浮柵中進(jìn)行溝道熱電子注入(CHEI)實(shí)現(xiàn)對(duì)浮柵OTP存儲(chǔ) 單元的編程。帶電浮柵的出現(xiàn)使得閾值電壓VT轉(zhuǎn)換成更高的值。通過
采用具有在低VT與高VT值之間的中間值的讀取電壓，能夠檢測(cè)浮柵的
帶電狀態(tài)以及從而檢測(cè)存儲(chǔ)在存儲(chǔ)單元中的信息。
FG存儲(chǔ)設(shè)備的主要問題是它們不可縮放的(scalable)高編程和 擦除電壓( 15V)。在嵌入式存儲(chǔ)器的情況下，需要大的高壓(HV) 晶體管來操縱HV并且從而增加了制造成本和復(fù)雜度。
因?yàn)楣?氧-氮-氧-硅(SONOS)存儲(chǔ)器容易集成，所以硅-氧-氮-氧-硅(SONOS)存儲(chǔ)器是用于替換浮柵存儲(chǔ)器的潛在候選(potential candidate),其中所述集成包括處理一個(gè)多晶硅層而不是兩個(gè)，以及 調(diào)節(jié)(moderate)編程和擦除電壓(這與FG相比幫助減小HV晶體管面 積)。
盡管在SONOS ( 10V)中編程和擦除電壓顯著地比FG中的低， 然而仍然需要HV晶體管產(chǎn)生和切換HV，從而使工藝昂貴并且復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種SONOS存儲(chǔ)設(shè)備，能夠?qū)λ鯯ONOS 存儲(chǔ)設(shè)備進(jìn)行編程而不使用高壓晶體管。
本發(fā)明的另一目的是提供一種操作SONOS設(shè)備的方法，所述方 法允許以位選擇(bit-selective)的方式對(duì)存儲(chǔ)單元進(jìn)行編程而不采用 高壓晶體管。
由獨(dú)立權(quán)利要求限定本發(fā)明。從屬權(quán)利要求限定有利實(shí)施例。 根據(jù)本發(fā)明的第一方面，提供了一種存儲(chǔ)設(shè)備(此后還將稱作 SONOS存儲(chǔ)設(shè)備)。SONOS存儲(chǔ)設(shè)備包括SONOS存儲(chǔ)單元，所述 SONOS存儲(chǔ)單元具有與具有氮化物層的SONOS疊層連接的控制柵 極端子，以及源極端子和漏極端子。此外，本發(fā)明的SONOS存儲(chǔ)設(shè) 備包括與漏極端子和控制柵極端子連接的編程單元。將編程單元配置 為在接收到尋址至所選擇的SONOS存儲(chǔ)單元的編程請(qǐng)求時(shí)，將預(yù)
6定的正電壓施加到所選擇的SONOS存儲(chǔ)單元的漏極端子以及將預(yù)定
的負(fù)電壓施加到所選擇的SONOS存儲(chǔ)單元的控制柵極端子。預(yù)定的 漏極電壓和預(yù)定的柵極電壓適于在帶間隧穿過程中在所選擇的 SONOS存儲(chǔ)單元的漏極處產(chǎn)生熱空穴，以及適于將以該方式產(chǎn)生的 部分熱空穴注入到所選擇的SONOS存儲(chǔ)單元的SONOS疊層的氮化 物層中，從而將所選擇的SONOS存儲(chǔ)單元從高VT狀態(tài)切換至低VT 狀態(tài)。
由包含如以上限定的SONOS存儲(chǔ)單元以及編程單元的任何電子 設(shè)備構(gòu)成根據(jù)本發(fā)明的SONOS存儲(chǔ)設(shè)備。具體地，相應(yīng)的電子設(shè)備 不需要限于存儲(chǔ)設(shè)備的功能，而是能夠依照具體應(yīng)用目的具有其它功 能。根據(jù)本發(fā)明的SONOS存儲(chǔ)設(shè)備的示例是包括如以上限定的 SONOS存儲(chǔ)單元和編程單元的芯片上系統(tǒng)。簡單地，處理器、微控 制器、以及專用集成電路(ASIC)等能夠構(gòu)成根據(jù)本發(fā)明的SONOS 存儲(chǔ)設(shè)備。
SONOS存儲(chǔ)單元的SONOS疊層包含以下層序列多晶硅層-阻 擋氧化物層-氮化硅層-底(或隧道)氧化物層-硅層(襯底)。這里， 多晶硅層構(gòu)成柵極端子。典型地由氧化硅(Si02)層構(gòu)成阻擋層，同 樣構(gòu)成底氧化物層。典型地由包含在源極與漏極端子之間的溝道區(qū)的 襯底構(gòu)成最后的硅層，典型地對(duì)于MOSFET型晶體管也一樣。SONOS 疊層中的層厚度、雜質(zhì)含量(impurity content)或材料變化(variation) 對(duì)于本領(lǐng)域技術(shù)人員而言是公知的，并且將利用以下進(jìn)一步描述的優(yōu) 選實(shí)施例來進(jìn)一步詳述。
在本申請(qǐng)的內(nèi)容中，在提到閾值電壓VT的高和低值時(shí)使用以下 符號(hào)規(guī)定(sign convention):在比較閾值電壓時(shí)，應(yīng)考慮電壓的符號(hào)。 因此，負(fù)電壓總是低于正電壓，而與其量值無關(guān)。例如，認(rèn)為本申請(qǐng) 的內(nèi)容中的-3V的閾值電壓比0.5V的正閾值電壓低。在本申請(qǐng)中自始 至終認(rèn)為沒有符號(hào)的電壓值是正電壓值。
本發(fā)明基于認(rèn)識(shí)到不能夠?qū)⒏糯鎯?chǔ)設(shè)備的現(xiàn)有編程方法應(yīng)用 在低壓SONOS存儲(chǔ)設(shè)備中。SONOS設(shè)備對(duì)諸如UV照射之類的擦除 操作作出不同反應(yīng)。在UV照射之后，SONOS存儲(chǔ)單元呈現(xiàn)平衡的狀態(tài)(是高VT狀態(tài))而不是作為對(duì)照由浮置存儲(chǔ)單元呈現(xiàn)的低VT狀態(tài)。
在以上符號(hào)規(guī)定下，在FG存儲(chǔ)單元上在SONOS存儲(chǔ)單元的行為 (behavior)方面的這個(gè)差別用于NMOS和PMOS存儲(chǔ)單元。SONOS 存儲(chǔ)單元的不同行為在當(dāng)前被歸因于由UV照射產(chǎn)生的電子填充了氮 化物層中的大部分阱位置(trapsite)。
本發(fā)明基于新的發(fā)明構(gòu)思采用熱空穴注入(HHI)機(jī)制以對(duì)所 選擇的存儲(chǔ)單元進(jìn)行編程。通過在所選擇的SONOS存儲(chǔ)單元的漏極 端子處進(jìn)行柵極輔助的帶間隧穿(BTBT)，能夠產(chǎn)生熱空穴。在合適 的偏壓條件下出現(xiàn)柵極輔助的BTBT過程。例如，將更合適的負(fù)柵極 電壓施加到所選擇的存儲(chǔ)單元的柵極端子，以及將合適的正漏極電壓 施加到SONOS存儲(chǔ)單元的漏極端子。這樣，在漏極處，在硅襯底中 產(chǎn)生了大的電場(chǎng)。與BTBT過程有關(guān)的電場(chǎng)分量的方向與襯底表面平 行。這個(gè)大"平行"場(chǎng)的作用之一是，通過BTBT過程在襯底中產(chǎn)生空 穴。這些空穴是高能的("熱")，并且從而可以將這些熱空穴注入到 SONOS疊層的氮化物層中，從而穿過底氧化物層構(gòu)成的勢(shì)壘。
通過選擇合適的負(fù)柵極電壓以及合適的正漏極電壓，能夠執(zhí)行對(duì) SONOS存儲(chǔ)單元的編程。將編程理解為，將SONOS存儲(chǔ)單元從擦除 之后呈現(xiàn)的高VT狀態(tài)切換至低VT狀態(tài)。根據(jù)給出的規(guī)定，能夠?qū)⒃?切換解釋為將SONOS存儲(chǔ)單元從"0"的比特值切換至"1"的比特值， 或反之亦然。
從而使能對(duì)單獨(dú)選擇的SONOS存儲(chǔ)單元進(jìn)行尋址。將本發(fā)明的 SONOS存儲(chǔ)設(shè)備的編程單元配置為通過將預(yù)定的正漏極電壓施加 到所選擇的SONOS存儲(chǔ)單元的漏極端子以及將預(yù)定的負(fù)柵極電壓施 加到所選擇的存儲(chǔ)單元的控制柵極端子，以位選擇的方式對(duì)每個(gè) SONOS存儲(chǔ)單元進(jìn)行尋址。
適才描述的熱空穴注入過程與所謂的直接隧穿過程(本領(lǐng)域中還 稱作改進(jìn)的Fowler-Nordheim隧穿過程)不同。在根據(jù)本發(fā)明不用于 對(duì)SONOS存儲(chǔ)單元進(jìn)行編程的該過程中，將空穴從襯底直接傳遞至 氮化物層中的傳導(dǎo)帶狀態(tài)(conduction band state),或直接傳遞至在氮 化物層中阱位置的局部結(jié)合狀態(tài)(localized bond state)。
從而，在該
8直接隧穿過程中未在襯底中產(chǎn)生熱空穴。
盡管這樣的熱空穴注入的構(gòu)思根據(jù)不同的具體存儲(chǔ)設(shè)備而不同， 然而對(duì)于在SONOS存儲(chǔ)設(shè)備的內(nèi)容中的應(yīng)用而言尚未認(rèn)為這是有用
的候選。從US 5，953，255得知，通過執(zhí)行UV擦除能夠擦除NAND型 陣列中的FG存儲(chǔ)單元(這使閾值電壓為接近中性(neutral) Vt的信)， 以及通過熱空穴注入能夠?qū)AND型陣列中的FG存儲(chǔ)單元進(jìn)行編程
(這減小了VT)。這意味著，為了獲得足夠大的VT窗口以可靠讀出， 應(yīng)該在FG設(shè)備的中性VT以下相對(duì)遠(yuǎn)地選擇(HHI)編程的VT，從而
(UV)擦除的Vt幾乎等于中性Vt。這對(duì)于數(shù)據(jù)保持而言是不利的情 況。然而，發(fā)明人觀察到，在本發(fā)明的、基于SONOS的單元中，將 Vt窗口更加対稱地以中性Vi為中心進(jìn)行布置。因此，能夠在中性VT 以下更接近中性Vt地逸捧HHI編程的Vt而不棲牲Vt窗口，這對(duì)于 數(shù)據(jù)保持而言是有利的。因此，對(duì)于SONOS (而不是FG設(shè)備)而言 使用編程和擦除機(jī)制(分別是HHI和UV)具有很大的優(yōu)點(diǎn)，這在US 5,953,225中并未提到。
本發(fā)明的SONOS存儲(chǔ)設(shè)備具有的優(yōu)點(diǎn)是，如在以下優(yōu)選實(shí)施例 的內(nèi)容中將進(jìn)一步解釋的，操作編程單元所依據(jù)的編程機(jī)制允許使用 預(yù)定的正漏極電壓和負(fù)柵極電壓，其中能夠由現(xiàn)有技術(shù)I/O晶體管提 供所述預(yù)定的正漏極電壓和負(fù)柵極電壓。這樣，由于省略了高壓晶體 管的處理，所以與現(xiàn)有技術(shù)的設(shè)備相比，使本發(fā)明的SONOS存儲(chǔ)設(shè) 備的制造過程簡化了。因此，制造本發(fā)明SONOS存儲(chǔ)設(shè)備的成本尤 其低。
在下文中，將給出本發(fā)明第一方面的SONOS存儲(chǔ)設(shè)備的優(yōu)選實(shí) 施例。除非明確聲明，否則已知能夠?qū)?shí)施例的附加特征彼此組合。
在本發(fā)明的SONOS存儲(chǔ)設(shè)備的優(yōu)選實(shí)施例中，將編程單元配置 為在接收到尋址至所選擇的存儲(chǔ)單元的編程請(qǐng)求時(shí)，施加3V至7V 之間的漏極電壓以及-2V至-6V之間的柵極電壓。將這些電壓確定為 適于在編程步驟中將SONOS存儲(chǔ)單元從高VT狀態(tài)切換至低VT狀態(tài)。
在另外的優(yōu)選實(shí)施例中，包含存儲(chǔ)單元的半導(dǎo)體襯底包括襯底端 子。在該實(shí)施例中，將編程單元配置為與以上提到的漏極和柵極電壓值相結(jié)合，將0V的襯底電壓施加到襯底端子。采用給定的電壓間
隔，通過在約1秒的極短時(shí)間內(nèi)使用HHI機(jī)制來進(jìn)行電編程，能夠?qū)?br> 現(xiàn)對(duì)擦除的存儲(chǔ)單元的編程。
在另外的優(yōu)選實(shí)施例中，還將編程單元配置為將預(yù)定的源極電壓 施加到所選擇的存儲(chǔ)單元的源極端子，其中優(yōu)選地源極電壓等于漏極
電壓。對(duì)于具有SONOS存儲(chǔ)單元的SONOS存儲(chǔ)設(shè)備而言該實(shí)施例 是尤其有用的，所述SONOS存儲(chǔ)單元在源極與柵極端子之間采用相 對(duì)長的溝道。這樣，在源極和漏極處熱空穴的產(chǎn)生更加高效。然而， 對(duì)于更短的設(shè)備，如果僅漏極用于空穴產(chǎn)生，則空穴產(chǎn)生更加高效。 這在諸如1TN0R (其中僅能夠選擇性地將漏極端子偏置以進(jìn)行編程) 之類的大多數(shù)陣列配置中也是正確的。以下將在對(duì)附圖的描述的內(nèi)容 中進(jìn)一步闡明這點(diǎn)。
如以上指示的，優(yōu)選地編程單元包括輸入/輸出晶體管，所述輸入 /輸出晶體管與SONOS存儲(chǔ)單元連接，并且在標(biāo)稱上將所述輸入/輸出 晶體管配置為提供約2.5V的最大輸出電壓。對(duì)這樣的I/O晶體管的標(biāo) 稱配置不排除在相對(duì)短的時(shí)間內(nèi)對(duì)適度地更高的輸出電壓的切換。因 此，能夠?qū)F(xiàn)有技術(shù)I/O晶體管對(duì)更高電壓的的容限(tolerance)用 于本實(shí)施例中，以避免并入(incorporation)先前實(shí)施例中提到的、用 于切換電壓的專用高壓晶體管。時(shí)間長度(在所述時(shí)間長度期間需要 提供比I/O晶體管的正常最大輸出電壓高的電壓)最多總計(jì)幾秒。此 外，典型地，在SONOS存儲(chǔ)單元的壽命期間僅提供一次或兩次這些 電壓。
在另外的優(yōu)選實(shí)施例中，SONOS疊層具有在一側(cè)與襯底相鄰并 且在另一側(cè)與氮化物層相鄰的底氧化物層，其中底氧化物層的厚度在 5至7nm之間。在該實(shí)施例中，在對(duì)存儲(chǔ)單元編程之后的數(shù)據(jù)保持得 以改進(jìn)。這樣，根據(jù)本發(fā)明使用的熱空穴注入機(jī)制相比于直接隧穿具 有明顯的優(yōu)點(diǎn)，這是因?yàn)樵摍C(jī)制對(duì)具有比2.5至3納米厚的底氧化物 層的SONOS存儲(chǔ)單元不起作用。這樣的薄隧道氧化物意味著潛在的 數(shù)據(jù)保持風(fēng)險(xiǎn)。
為了使編程操作中需要由SONOS存儲(chǔ)設(shè)備的編程單元施加的、預(yù)定的正漏極電壓和預(yù)定的負(fù)柵極電壓進(jìn)一步減小，可以將漏極區(qū)的
摻雜剖面(profile)擴(kuò)大(enhance)。具體地，漏結(jié)的陡(steeper)摻 雜剖面能夠使實(shí)現(xiàn)柵極輔助的帶間隧穿所需要的偏壓減小。從而在優(yōu) 選實(shí)施例中，SONOS存儲(chǔ)單元的漏結(jié)剖面包括躍遷(transition)區(qū)， 在所述躍遷區(qū)中，在距離襯底表面越來越遠(yuǎn)的20-60納米的距離上， 以cm-3的摻雜物濃度(dopant concentration)改變10-2-10-4倍。
可以在漏和源結(jié)周圍采用15至45度的傾斜角來植入具有相同摻 雜物原子(dopant atom)或電等同于SONOS阱摻雜物原子的離子植 入物(halo implant),以增強(qiáng)帶間隧穿電流。
對(duì)于根據(jù)本發(fā)明的SONOS存儲(chǔ)設(shè)備，可能存在幾個(gè)陣列體系。 然而，優(yōu)選的實(shí)施例包括根據(jù)NOR體系連接的SONOS存儲(chǔ)單元的陣 列。在該體系中，SONOS存儲(chǔ)單元的源極端子在當(dāng)前與公共源極接 合墊連接。如以下將進(jìn)一步解釋的，在另一實(shí)施例的電擦除過程中， 公共源極接合墊是有用的。
為了保持SONOS存儲(chǔ)單元的尺寸很小，優(yōu)選地為每一存儲(chǔ)單元 僅提供一個(gè)晶體管，也就是使用1T配置。然而，2T配置也是可以的。
優(yōu)選地，編程單元包括位線驅(qū)動(dòng)器，所述位線驅(qū)動(dòng)器與沿著相 應(yīng)位線布置的相應(yīng)SONOS存儲(chǔ)單元的漏極端子并聯(lián)；以及字線驅(qū)動(dòng) 器，所述字線驅(qū)動(dòng)器與沿著相應(yīng)字線布置的相應(yīng)SONOS存儲(chǔ)單元的 控制柵極端子并聯(lián)。每當(dāng)接收到尋址至所選擇的SONOS存儲(chǔ)單元的 編程請(qǐng)求時(shí)，優(yōu)選地將本實(shí)施例的位線驅(qū)動(dòng)器配置為將預(yù)定的正電壓 施加到所選擇的位線的、所連接的漏極端子，以及優(yōu)選地將字線驅(qū)動(dòng) 器配置為將預(yù)定的負(fù)電壓施加到所選擇的字線的控制柵極端子。
在該配置下，有利的是，提供了串聯(lián)在位線驅(qū)動(dòng)器與SONOS存 儲(chǔ)單元的漏極端子之間的位線浮置晶體管，其中所述SONOS存儲(chǔ)單 元與位線驅(qū)動(dòng)器和位線浮置晶體管下游的相應(yīng)位線連接。相應(yīng)位線浮 置晶體管的柵極端子與對(duì)于所有位線浮置晶體管而言是公共的位線浮 置接合墊連接。該實(shí)施例對(duì)于應(yīng)用電擦除過程來代替UV照射擦除過 程而言是尤其有用的。電擦除過程的優(yōu)點(diǎn)是，還能夠擦除封裝后的設(shè) 備。通過在封裝后的設(shè)備上提供管腳或接合墊形式的連接，甚至能夠?qū)⒃O(shè)備擦除幾次，從而提供廉價(jià)的多次編程選項(xiàng)。
在電擦除過程中，優(yōu)選地使用直接隧穿機(jī)制，所述直接隧穿機(jī)制 需要應(yīng)用在10至12V范圍內(nèi)的高壓。因?yàn)樵谶@樣的電擦除過程(例 如Vcs-10V)中存儲(chǔ)晶體管是反向的(導(dǎo)通的)，所以優(yōu)選地施加到 漏極端子的電壓與施加到源極端子的電壓具有相同的偏置，以防止過 大的溝道電流。本實(shí)施例使用位線浮置晶體管，在電擦除過程期間能 夠切換所述位線浮置晶體管使得位線浮置。優(yōu)選地，能夠?qū)⑽痪€浮置
晶體管配置為隔離和耐受約-7V。因?yàn)樵撈珘呵闆r僅出現(xiàn)幾秒的有限 時(shí)間，所以例如能夠利用I/O晶體管或參考晶體管來制成位線浮置晶
體管。在讀取操作期間，將位線浮置晶體管打開以將電壓傳送至所選
擇單元的漏極。這能夠通過將電源電勢(shì)VDD施加到位線浮置接合墊來
實(shí)現(xiàn)。在寫入操作期間，需要更高的電壓以將3至7V之間的寫入電 壓傳送至所選擇單元的漏極。為了將電壓X傳送至所選擇的SONOS
單元的漏極，位線浮置接合墊的電壓應(yīng)該至少高于X+VT，f，其中Vt,f
代表位線浮置晶體管的閾值電壓。
優(yōu)選的其它實(shí)施例包括與襯底中SONOS存儲(chǔ)單元的摻雜阱連接 的阱接合墊。阱接合墊在電擦除過程期間是有用的，并且用于偏置阱。 典型地，為公共源極接合墊和位線浮置接合墊施加相同的電壓?？梢?由外部編程設(shè)備來施加電壓。優(yōu)選地，提供靜電放電保護(hù)(ESD)。
為了在施加擦除電壓期間增強(qiáng)隔離， 一個(gè)實(shí)施例的SONOS存儲(chǔ) 單元還包括埋入的隔離阱，所述埋入的隔離阱與摻雜阱相比是相反傳 導(dǎo)類型并且被布置在摻雜阱下面。
通過在柵極和源極端子上分配偏壓，能夠避免使用針對(duì)擦除過程 的高壓晶體管。優(yōu)選地，將編程單元配置為在接收到從所有存儲(chǔ)單 元擦除存儲(chǔ)的信息的命令時(shí)，將電源電壓Vdd或約3V的電壓施加到 SONOS存儲(chǔ)單元的控制柵極端子0.1至5秒的時(shí)間長度。優(yōu)選地，還 將編程單元配置為在電擦除過程期間，將該柵極電壓與從外部施加 到源極端子的源極偏壓同步地施加。因此，能夠提供約10V的柵極與 源極之間的偏壓，這對(duì)于觸發(fā)在0.1至5秒的時(shí)間長度內(nèi)擦除所有存 儲(chǔ)單元的直接隧穿過程而言足夠了。相對(duì)于UV照射擦除，這個(gè)短的
12時(shí)間長度明顯是有利的，所述UV照射擦除花費(fèi)最多20分鐘并且能夠
僅用于晶片級(jí)(wafer level)上。
還能夠利用2T存儲(chǔ)單元構(gòu)成SONOS存儲(chǔ)設(shè)備。這樣，在每個(gè)存 儲(chǔ)單元中包括一個(gè)存儲(chǔ)晶體管和一個(gè)選擇晶體管。提供選擇線驅(qū)動(dòng)器， 所述選擇線驅(qū)動(dòng)器與相應(yīng)字線的SONOS存儲(chǔ)單元的選擇晶體管的其 余(excess)柵極端子并聯(lián)，并且將所述選擇線驅(qū)動(dòng)器配置為根據(jù)到 來的讀取或?qū)懭朊顏眚?qū)動(dòng)相應(yīng)字線的選擇晶體管。
根據(jù)本發(fā)明的第二方面，提供了一種對(duì)包括SONOS存儲(chǔ)單元的 存儲(chǔ)設(shè)備進(jìn)行操作的方法。該方法包括對(duì)所選擇的SONOS存儲(chǔ)單元 進(jìn)行編程的步驟。該編程步驟包括提供處于擦除狀態(tài)的SONOS存 儲(chǔ)設(shè)備，其中所選擇的SONOS存儲(chǔ)單元處于高VT狀態(tài)；以及將預(yù)定 的正漏極電壓施加到所選擇的SONOS存儲(chǔ)單元的漏極端子，以及將 預(yù)定的負(fù)柵極電壓施加到所選擇的SONOS存儲(chǔ)單元的控制柵極端 子，漏極電壓和柵極電壓適于在柵極輔助的帶間隧穿過程中在所選擇 的SONOS存儲(chǔ)單元的漏極側(cè)產(chǎn)生熱空穴，以及適于將熱空穴注入到 所選擇的SONOS存儲(chǔ)單元的氮化物層中，從而從高VT狀態(tài)切換至低
VT狀態(tài)。
本發(fā)明的操作方法反映了由本發(fā)明第一方面的存儲(chǔ)設(shè)備實(shí)現(xiàn)的 優(yōu)點(diǎn)。
在下文中，將給出本發(fā)明第二方面的、方法的優(yōu)選實(shí)施例。如前 述，除非明確聲明，否則能夠?qū)?shí)施例彼此組合。
在一個(gè)優(yōu)選實(shí)施例中，對(duì)可選的SONOS存儲(chǔ)單元進(jìn)行編程的步驟 還包括將預(yù)定的正源極電壓施加到SONOS存儲(chǔ)單元的源極端子，源 極電壓適于還在SONOS存儲(chǔ)單元的源極側(cè)產(chǎn)生熱空穴。對(duì)于操作包含 具有相對(duì)大溝道長度的SONOS存儲(chǔ)單元的存儲(chǔ)設(shè)備而言，該實(shí)施例是 有用的。
之前在某種程度上曾解釋過的優(yōu)選實(shí)施例中，對(duì)所選擇的SONOS 存儲(chǔ)單元進(jìn)行編程的步驟包括施加3V至7V之間的漏極電壓以及-2V 至-6V之間的柵極電壓。盡管電壓超過了大多數(shù)現(xiàn)代CMOS工藝的I/0 晶體管的最大級(jí)別(約2.5V)，然而I/0晶體管能夠切換這些高壓，因?yàn)樗鼈冎恍柙趲酌氲臉O有限時(shí)間長度內(nèi)進(jìn)行該操作。這些電壓尤其適
于實(shí)現(xiàn)硬空穴注入(hard-hole-injection)編程機(jī)制。
優(yōu)選地，將預(yù)定的正漏極電壓和預(yù)定的負(fù)柵極電壓(如在先前實(shí) 施例的內(nèi)容中提到的)施加0.1秒至5秒之間的時(shí)間長度。這樣，實(shí)現(xiàn)
了快速編程并且能夠使用簡單的i/o晶體管對(duì)存儲(chǔ)設(shè)備進(jìn)行編程。
一個(gè)實(shí)施例中，提供處于擦除狀態(tài)的SONOS存儲(chǔ)設(shè)備的步驟包 括通過將SONOS單元暴露給紫外電磁輻射來擦除SONOS單元的步 驟。該實(shí)施例在設(shè)備的制造期間是有用的，其中能夠通過對(duì)晶片或管 芯(die)的直接暴露擦除存儲(chǔ)單元。
然而，為了開辟一種對(duì)SONOS存儲(chǔ)設(shè)備進(jìn)行多次編程的方式，優(yōu) 選的方法包括在提供處于擦除狀態(tài)的SONOS存儲(chǔ)設(shè)備的步驟中將 SONOS存儲(chǔ)單元電擦除。優(yōu)選地，這是通過跨越SONOS存儲(chǔ)單元的 控制柵極和源極端子施加擦除電壓偏壓來實(shí)現(xiàn)的，擦除電壓偏壓適于 在SONOS存儲(chǔ)單元的源極區(qū)與漏極區(qū)之間的溝道區(qū)中產(chǎn)生電子，以及 適于使電子直接隧穿至氮化物層。將在電擦除步驟中使用的優(yōu)選電壓 偏壓是10V。優(yōu)選地，通過將3V的電壓施加到控制柵極端子以及將-7V 的電壓施加到源極端子0.1秒至5秒的時(shí)間長度，在源極和控制柵極端 子上分配該電壓偏壓。對(duì)于阱而言也是優(yōu)選的。這樣，即使在電擦除 過程中也不需要高壓晶體管。優(yōu)選地，在擦除步驟期間，還將與施加 到源極端子相同量和符號(hào)的電壓施加到SONOS存儲(chǔ)單元的漏極端子 以及施加到SONOS存儲(chǔ)單元的摻雜阱。
根據(jù)本發(fā)明的第三方面，提供了用于對(duì)根據(jù)本發(fā)明的第一方面或 其實(shí)施例之一的SONOS存儲(chǔ)設(shè)備進(jìn)行編程的編程設(shè)備。編程設(shè)備包括
擦除單元，所述擦除單元具有
-位線浮置輸出端口，將所述位線浮置輸出端口配置為與SONOS
存儲(chǔ)設(shè)備的位線浮置接合墊連接；
-公共源極輸出端口，將所述公共源極輸出端口配置為與SONOS
存儲(chǔ)設(shè)備的公共源極接合墊連接；以及 -控制柵極輸出端口。
將擦除單元配置為產(chǎn)生并且在位線浮置輸出端口處以及在公共源極輸出端口處提供第一擦除電壓分量，以及配置為產(chǎn)生并且在控制 柵極輸出端口處提供第二擦除電壓分量。第一和第二擦除電壓分量增 加擦除電壓偏壓，所述擦除電壓偏壓適于在SONOS存儲(chǔ)單元的源極區(qū) 與漏極區(qū)之間的溝道區(qū)中產(chǎn)生電子，以及適于使得產(chǎn)生的電子直接隧 穿至氮化物層中。
對(duì)于以上描述的、將SONOS存儲(chǔ)設(shè)備進(jìn)行電擦除而言，編程設(shè)備
是有用的。從而編程設(shè)備執(zhí)行如在先前實(shí)施例的內(nèi)容中描述的、提供
擦除狀態(tài)的存儲(chǔ)設(shè)備的步驟。從而編程設(shè)備使能對(duì)SONOS存儲(chǔ)設(shè)備的
多次編程。
在編程設(shè)備的優(yōu)選實(shí)施例中，由配置為與SONOS存儲(chǔ)設(shè)備的功率 輸入接合墊連接的電源輸出端子構(gòu)成控制柵極輸出端子。
注意，將以功能性方式把如本申請(qǐng)中使用的術(shù)語"接合墊"理解為 能夠用于施加所述電壓的合適的電接口。例如還能夠由接觸管腳來構(gòu) 成這樣的電接口。


在下文中，將參考附圖對(duì)本發(fā)明進(jìn)行進(jìn)一步說明以及提供優(yōu)選實(shí)
施例。附圖中
圖l示出了根據(jù)本發(fā)明實(shí)施例的SONOS存儲(chǔ)單元的示意性橫截面
圖2示出了示出NMOS SONOS存儲(chǔ)單元的閾值電壓VT對(duì)暴露給
紫外照射的持續(xù)時(shí)間的依賴關(guān)系的圖3示出了示出PMOS SONOS存儲(chǔ)單元的閾值電壓VT對(duì)暴露給紫
外照射的持續(xù)時(shí)間的依賴關(guān)系的圖4示出了針對(duì)單個(gè)NMOS SONOS存儲(chǔ)單元的多個(gè)編程和擦除曲
線；
圖5示出了針對(duì)具有不同溝道長度的兩個(gè)SONOS存儲(chǔ)單元在不同 偏壓條件下對(duì)柵極輔助的(gate-assisted)帶間隧穿(band-to-band tunneling)空穴電流的仿真結(jié)果；
圖6示出了根據(jù)本發(fā)明實(shí)施例的SONOS存儲(chǔ)器陣列的示意性電路圖7示出了可選存儲(chǔ)器陣列配置的示意性電路圖； 圖8示出了操作SONOS存儲(chǔ)設(shè)備的方法實(shí)施例的流程圖9示出了根據(jù)本發(fā)明實(shí)施例的、用于對(duì)SONOS存儲(chǔ)設(shè)備進(jìn)行編 程的編程設(shè)備的示意性方框圖。
具體實(shí)施例方式
圖l示出了根據(jù)本發(fā)明實(shí)施例的SONOS存儲(chǔ)單元的示意性橫截面 圖。以簡化的示意性方式示出了SONOS存儲(chǔ)單元100。為了簡單，在 圖l中省略了與接觸存儲(chǔ)單元有關(guān)的所有結(jié)構(gòu)元件。然而，本領(lǐng)域技術(shù) 人員很清楚這樣的附加。
在有源區(qū)108中將存儲(chǔ)單元制造在硅襯底102上，其中利用場(chǎng)隔離 區(qū)104和106為所述有源區(qū)108在側(cè)面限定邊界(confme)。對(duì)于本示例， 假設(shè)(非限制性地)在場(chǎng)隔離區(qū)104和106之間的有效區(qū)108是p-慘雜的 阱(p-doped wdl)，由在下面埋入的n-阱110來隔離所述p-摻雜的阱。 源極區(qū)112和漏極區(qū)114形成在襯底的表面116附近的淺摻雜區(qū)域 (shallow doped area)。
在襯底表面116上形成SONOS疊層(stack) 118，所述SONOS疊 層118從頂至底包括多晶硅層120、阻擋(blocking)氧化物層122、 氮化硅層124、以及底氧化物層126。這里將氮化硅層簡稱為氮化物層。 側(cè)面的隔離物(spacer) 128和130是由隔離材料制成的。
在提高了數(shù)據(jù)保留(data retention)并且具體地適于應(yīng)用HHI編程 機(jī)制的優(yōu)選實(shí)施例中，底氧化物層具有5至7nm的厚度。底氧化物層126 以及阻擋氧化物層122是由二氧化硅Si02制成的。然而，如本領(lǐng)域公知
的，其它隔離材料也可以是合適的。
在以下圖的內(nèi)容中將對(duì)存儲(chǔ)單元100的操作的細(xì)節(jié)進(jìn)行描述。 以下將參考圖2和3描述NMOS和PMOS SONOS存儲(chǔ)單元的擦除 瞬態(tài)(transient)。圖2示出了NMOS SONOS存儲(chǔ)單元的閾值電壓VT對(duì) 暴露給紫外照射的持續(xù)時(shí)間的依賴關(guān)系。圖2的圖示出了針對(duì)NMOS SONOS存儲(chǔ)單元的三個(gè)不同UV擦除瞬態(tài)。圖3示出了PMOS SONOS
16存儲(chǔ)單元的閾值電壓VT對(duì)暴露給UV照射的持續(xù)時(shí)間的依賴關(guān)系。
在圖2和3中使用具有相同含義的以下符號(hào)填充的(filled)菱形 指示在制造期間第一次擦除的"原始(virgin) "SONOS存儲(chǔ)單元的UV 擦除瞬態(tài)。敞開的(open)三角形示出了針對(duì)先前編程過的SONOS存 儲(chǔ)單元的UV擦除瞬態(tài)。填充的正方形表示針對(duì)先前擦除過的SONOS 存儲(chǔ)單元的UV擦除瞬態(tài)。
如通過圖2和3的UV擦除瞬態(tài)能夠清楚看到的，在UV照射之后達(dá) 到的、SONOS存儲(chǔ)單元的平衡(equilibrium)狀態(tài)是利用由存儲(chǔ)單 元(參見圖l)構(gòu)成的MOSFET設(shè)備的高閾值電壓VT來表征的狀態(tài)。 這對(duì)于NMOS和PMOS SONOS存儲(chǔ)單元都是成立的。根據(jù)圖2，在對(duì) NMOS SONOS存儲(chǔ)單元的UV擦除之后達(dá)到的閾值電壓VT約為3V。根 據(jù)圖3，在PMOS SONOS存儲(chǔ)單元中在UV擦除之后達(dá)到的平衡狀態(tài)是 0.5V。
根據(jù)對(duì)該效果的當(dāng)前理解，uv照射可以使得采用電子來填充氮
化硅層124 (參見圖l)中阱位置(trap site)的大部分。
圖4示出了針對(duì)NMOS SONOS存儲(chǔ)單元的編程和擦除瞬態(tài)。如圖2 和圖3中的，針對(duì)編程或擦除時(shí)間來繪制(plot)閾值。所示的瞬態(tài)表 示根據(jù)本發(fā)明的、操作存儲(chǔ)單元的方法的不同實(shí)施例，其中有一個(gè)例 外，在以下對(duì)圖4的進(jìn)一步描述期間將清楚地指出這個(gè)例外。
圖4所示的瞬態(tài)得自于具有晶體管的NMOS SONOS存儲(chǔ)單元，其 中所述晶體管具有0.23pm溝道長度、2.4nm的底氧化物層厚度、以及 0.48(im的寬度參數(shù)W。 W是指在與圖l所示的橫截面的平面垂直的第 三維中，在圖1中有源區(qū)108的寬度。使用10—SA的讀取電流以及0.5V的 漏極-源極偏壓Vds來測(cè)量瞬態(tài)。
在圖4中，利用實(shí)心的(solid)菱形來表示電擦除瞬態(tài)402。使用 + 12￥的柵極電壓來記錄電擦除瞬態(tài)402。如能夠清楚看到的，施加該 柵極電壓使得針對(duì)在UV照射下的另一NMOS晶體管，與圖l所示的 相對(duì)應(yīng)，將閾值電壓VT轉(zhuǎn)換成更高的值。以下將在圖6至圖9的內(nèi)容中 進(jìn)一步描述電擦除過程的其它細(xì)節(jié)以及執(zhí)行電擦除過程的可選實(shí)施 例。由填滿的(full)正方形表示的瞬態(tài)404不構(gòu)成本發(fā)明的實(shí)施例， 而是構(gòu)成以上提到的例外。在向NMOS SONOS存儲(chǔ)單元的柵極端子 (與圖1所示的設(shè)備的多晶硅層120相對(duì)應(yīng))施加-12V的電壓的情況下 記錄該瞬態(tài)。在這些條件下，出現(xiàn)了直接隧穿(tunnding)機(jī)制，在 所述直接隧穿機(jī)制下，在襯底表面116附近的有源區(qū)108的空穴直接隧 穿(tmme)至氮化物層124，而沒有先前在襯底中的BTBT過程。如 根據(jù)該情況下瞬態(tài)的發(fā)展能夠看出的，朝向0.1s至ls之間的編程時(shí)段 的末端觀察到了飽和(satumtion)。從而該瞬態(tài)示出了直接隧穿不適 于對(duì)SONOS存儲(chǔ)單元進(jìn)行編程。在擦除(3.5V)與編程狀態(tài)(2.1V) 之間的VT值的窗口非常小，并且使得讀取存儲(chǔ)設(shè)備困難。此外，-12V 的編程電壓很大并且需要專用的HV晶體管。
下面，將參考圖4中剩余的瞬態(tài)描述編程的合適實(shí)施例。從高Vt 狀態(tài)開始，示出了兩個(gè)另外的瞬態(tài)406和408。從而這些瞬態(tài)與在操作 SONOS存儲(chǔ)單元的方法中執(zhí)行的編程步驟相對(duì)應(yīng)。
從而，利用填滿的圓形示出的瞬態(tài)406表示編程步驟的第一實(shí)施 例。在施加+8V的漏極電壓Vd、 +8￥的源極電壓^、以及-3V的柵極電 壓Veg的情況下記錄該瞬態(tài)。在ls的編程時(shí)間期間，將閾值電壓VT從它 的原始擦除狀態(tài)(3.5V)切換到0.5V的低VT狀態(tài)。
由瞬態(tài)408表示另外合適的實(shí)施例，其中漏極電壓Vd等于3.7V、 源極電壓Vs等于OV、以及柵極電壓Veg等于-6V。采用這些值，將由 SONOS晶體管構(gòu)成的存儲(chǔ)單元在ls內(nèi)從3.3V的高VT狀態(tài)切換至0.5V 的低VT狀態(tài)。后面的實(shí)施例具有的優(yōu)點(diǎn)是，比針對(duì)瞬態(tài)406所使用的
實(shí)施例需要更小的電壓量級(jí)，可以利用傳統(tǒng)的i/o晶體管來提供所述更
小的電壓量級(jí)，從而不需要使用專用的高壓晶體管來提供合適的編程 電壓。
圖5示出了針對(duì)具有不同溝道長度的兩個(gè)SONOS存儲(chǔ)單元在不同 偏壓條件下對(duì)柵極輔助的帶間隧穿空穴電流的仿真結(jié)果。圖針對(duì)具有 240nm的溝道長度的第一設(shè)備(填充的菱形和填充的正方形)以及針 對(duì)具有120nm的溝道長度的第二設(shè)備(敞開的三角形和敞開的圓形)， 示出了柵極輔助的帶間隧穿空穴電流對(duì)漏極電壓Vd的依賴關(guān)系。針對(duì)每個(gè)設(shè)備繪制兩個(gè)情況第一情況，在所述第一情況下源極電壓Vs等 于漏極電壓Vd;以及第二情況，在所述第二情況下源極電壓Vs是OV。 在繪制的所有仿真結(jié)果中柵極電壓Vcg是-3V。應(yīng)該注意，在圖5中計(jì)算 的電流密度表示總的空穴電流密度，實(shí)際上僅將產(chǎn)生的空穴的小部分
注入到SONOS存儲(chǔ)單元的氮化物層中。
根據(jù)圖5所示的仿真結(jié)果能夠清楚觀察到，如果將電壓施加到源
極和漏極端子從而在源極和漏極產(chǎn)生空穴，則在越長的設(shè)備中空穴產(chǎn) 生越高效。如果僅將漏極用于空穴產(chǎn)生，則越短的設(shè)備呈現(xiàn)越高效的
空穴產(chǎn)生。然而，應(yīng)該注意，在許多陣列配置(如，例如1TN0R配置) 中，僅能夠選擇性地將漏結(jié)(drainjunction)偏置以進(jìn)行編程。因此， 將相同電壓施加到源和漏結(jié)被限制在合適的存儲(chǔ)陣列配置。
圖6示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的SONOS存儲(chǔ)器陣列的示意性 電路圖。根據(jù)本身公知的lTOR體系組成圖6的存儲(chǔ)設(shè)備600。 SONOS 存儲(chǔ)設(shè)備600具有字線(word-line)驅(qū)動(dòng)器602和位線(bit-line)驅(qū)動(dòng) 器604。示出了3個(gè)示例性字線606、 608和610以及三個(gè)示例性位線612、 614和616。利用晶體管符號(hào)(其中由附加的中間的線表示氮化物層) 指示SONOS存儲(chǔ)單元。在每個(gè)字線和每個(gè)位線中畫出三個(gè)示例性存儲(chǔ) 單元。
參考示例性SONOS存儲(chǔ)單元618描述存儲(chǔ)單元的電連接。SONOS 存儲(chǔ)單元618的控制柵極經(jīng)由字線606與字線驅(qū)動(dòng)器連接。SONOS存儲(chǔ) 單元618的漏極端子經(jīng)由位線616與位線驅(qū)動(dòng)器604連接。SONOS存儲(chǔ) 單元618的源極端子與公共源極線620和公共源極接合墊(bond pad) 622連接。如通過圖6能夠清楚看到的，存儲(chǔ)單元的所有源極端子共享 與公共源極接合墊622的連接。
存儲(chǔ)設(shè)備600還包括與位線浮置晶體管626、 628和630并聯(lián)的位線 浮置(float)接合墊624。每個(gè)位線浮置晶體管的控制柵極與位線浮置 接合墊連接。位線浮置晶體管的漏極經(jīng)由相應(yīng)的位線612、 614或616 與位線驅(qū)動(dòng)器604連接。位線浮置晶體管的源極端子與沿著相應(yīng)位線的 存儲(chǔ)單元的漏極側(cè)連接。
此外，提供與存儲(chǔ)單元的p-阱連接的阱接合墊632，所述存儲(chǔ)單元具有與圖l所示的存儲(chǔ)單元相對(duì)應(yīng)的結(jié)構(gòu)。
為了對(duì)SONOS存儲(chǔ)設(shè)備600進(jìn)行電擦除操作，利用字線驅(qū)動(dòng)器602 將+3V的柵極電壓施加到所有存儲(chǔ)單元的控制柵極。為了簡單，未在 圖6中示出命令字線驅(qū)動(dòng)器產(chǎn)生該電壓的控制電路。所述+3V的電壓被 看作是示例并且可以需要根據(jù)設(shè)備結(jié)構(gòu)而變化。然而，有利的是，在 0.1s至5s之間的編程時(shí)間期間，將柵極電壓保持I/0晶體管可操作的范 圍之內(nèi)。
在電擦除操作期間，位線驅(qū)動(dòng)器將其輸出電壓保持在OV。與施加 所述柵極電壓同步地，將約-7V的電壓施加到位線浮置接合墊624、公 共源極接合墊622以及阱接合墊632。此外，認(rèn)為-7V的值是示例，實(shí) 際的值可以變化。利用外部電壓源(如由以下將參考圖9描述的編程設(shè) 備提供的外部電壓源)將該電壓施加到接合墊。
適才描述的電擦除過程的目的是在控制柵極上僅具有有限的電 壓，以及通過對(duì)公共源極和阱進(jìn)行負(fù)偏置來產(chǎn)生所需要的擦除電壓的 其余部分，有利地，如圖l所示在本情況下所述阱是在下面具有埋入的 n-阱的隔離的p-阱。在該擦除過程之后，公共源極接合墊622和阱接合 墊632能夠與地連接，或如果對(duì)于諸如讀取或編程之類的其它功能必要 的話與另一接合墊連接。當(dāng)然，能夠使用諸如管腳等之類的其它接觸 元件而不是接合墊。因此，在擦除步驟期間施加約10V的高效擦除偏 壓，而不需要依靠專用的高壓晶體管。
因?yàn)樵诓脸^程期間(柵極-源極電壓總計(jì)約10V)存儲(chǔ)器晶體管 618處于反向(導(dǎo)通)，所以漏極應(yīng)該與源極處于相同的偏置狀態(tài)以防 止過大的溝道電流。為此，通過位線浮置晶體管626至630使位線浮置。 在本示例中，選擇位線浮置晶體管以隔離和耐受(withstand)約7V的 電壓量。因?yàn)樵撈珘呵闆r僅出現(xiàn)幾秒的非常有限的時(shí)間，所以能夠利 用I/0晶體管或參考晶體管來制成位線浮置晶體管。
因?yàn)槲痪€浮置晶體管的數(shù)目不大，所以可以使它們相對(duì)長以便最 佳隔離施加的電壓，以及使它們相對(duì)寬以便對(duì)讀取電流具有最小的影 響而沒有嚴(yán)重的區(qū)域損失(severe area penalty)。在讀取和寫入操作期
間，通過將電源電勢(shì)VDD施加到位線浮置接合墊將位線浮置晶體管打
20開(open)。
圖7示出了可選存儲(chǔ)器陣列配置的示意性電路圖。圖7的存儲(chǔ)設(shè)備 700與圖6的存儲(chǔ)設(shè)備的區(qū)別在于，采用2T存儲(chǔ)單元代替1T存儲(chǔ)單元。 2T體系是本領(lǐng)域公知的并且與1T體系不同之處在于，與每個(gè)存儲(chǔ)單元 的存儲(chǔ)器晶體管串聯(lián)的附加選擇晶體管。作為示例，存儲(chǔ)單元718包括 選擇晶體管718.1，其中所述選擇晶體管718.1具有與存儲(chǔ)器晶體管 718.2的漏極端子連接的源極端子。選擇晶體管718.1的柵極端子與選 擇線734和選擇線驅(qū)動(dòng)器736連接。
另外的結(jié)構(gòu)細(xì)節(jié)以及操作原理與在圖6的存儲(chǔ)設(shè)備600的內(nèi)容中 描述的相對(duì)應(yīng)。
圖8示出了操作S0N0S存儲(chǔ)設(shè)備的方法的實(shí)施例的流程圖。方法 以步驟800開始。在步驟802，提供處于擦除狀態(tài)的SONOS存儲(chǔ)設(shè)備。 這是指，將所有存儲(chǔ)單元切換至高VT狀態(tài)。
在一個(gè)實(shí)施例中，步驟802包括將存儲(chǔ)單元暴露給UV照射合適的 時(shí)間長度(timespan)。根據(jù)圖2和3，合適的時(shí)間長度在5至20分鐘之 間。該擦除選項(xiàng)在對(duì)設(shè)備的制造期間是尤其合適的。然而，在封裝存 儲(chǔ)設(shè)備之后，UV照射不觸及(reach)存儲(chǔ)單元。這樣，如參考圖6所 描述的，以下可選的擦除方法是有利的。使用電擦除方法的優(yōu)點(diǎn)是， 提供了將存儲(chǔ)設(shè)備編程多次的可能性，從而使本發(fā)明的存儲(chǔ)設(shè)備表現(xiàn) 為多次可編程存儲(chǔ)設(shè)備。
在步驟804中，通過經(jīng)由存儲(chǔ)設(shè)備的字線驅(qū)動(dòng)器和位線驅(qū)動(dòng)器施
加合適的柵極電壓和合適的漏極電壓來執(zhí)行對(duì)所選擇的存儲(chǔ)單元的編 程。在前述的描述中己經(jīng)提供了合適的編程情況的幾個(gè)示例。本質(zhì)是， 將熱空穴注入機(jī)制用于對(duì)存儲(chǔ)單元的編程。在針對(duì)所選擇的存儲(chǔ)單元 執(zhí)行了編程步驟之后，在步驟806中檢驗(yàn)是否需要對(duì)另外的存儲(chǔ)單元進(jìn) 行編程。如果是，則方法返回(brunch back)步驟804以對(duì)下一個(gè)存儲(chǔ) 單元進(jìn)行編程。否則，方法以步驟808結(jié)束。
顯然，可以對(duì)以上方法做改動(dòng)。例如，能夠并行地對(duì)不同的存儲(chǔ) 單元進(jìn)行編程，只要能夠避免對(duì)其它存儲(chǔ)單元的無意(unintentional) 編程。圖9示出了根據(jù)本發(fā)明實(shí)施例的用于對(duì)SONOS存儲(chǔ)設(shè)備進(jìn)行編程 的編程設(shè)備900的示意性方框圖。編程設(shè)備對(duì)于以上所述的SONOS存 儲(chǔ)設(shè)備而言是有用的。從而，如在先前實(shí)施例的內(nèi)容中描述的，編程 設(shè)備執(zhí)行步驟提供處于擦除狀態(tài)的存儲(chǔ)設(shè)備。編程設(shè)備包括擦除單 元902，所述擦除單元接收外部控制信號(hào)并且包括位線浮置輸出端口 906、公共源極輸出端口908以及控制柵極輸出端口904。可選地，還能 夠提供阱輸出端口910。擦除單元902包括控制單元912，所述控制單元 912控制定時(shí)單元914的操作。定時(shí)單元914與控制柵極電壓源916和公 共電壓源918連接。將控制柵極電壓源916配置為提供約3V (將理解為 示例值)的輸出電壓。將公共電壓源918配置為提供約-7V的電壓。這 兩個(gè)電壓源都根據(jù)來自定時(shí)單元914的定時(shí)信號(hào)來進(jìn)行操作。即，定時(shí) 單元914控制何時(shí)將電壓源916和918開啟和關(guān)閉的時(shí)間點(diǎn)。
在可選實(shí)施例中，擦除單元不具有控制柵極輸出，并且能夠省略 相應(yīng)的控制柵極電壓源。本實(shí)施例的編程設(shè)備能夠用于以下情況利 用電源對(duì)存儲(chǔ)設(shè)備供電，以便通過電源來提供需要施加到控制柵極的 電壓。
將理解，將編程設(shè)備的輸出端口布置為與在將要編程的存儲(chǔ)設(shè) 備處提供的相應(yīng)接合墊或管腳接觸。
在另外的實(shí)施例中，編程設(shè)備900還包括編程電路，所述編程電
路能夠用于如參考先前的實(shí)施例描述的，以位選擇的形式對(duì)擦除的
存儲(chǔ)設(shè)備進(jìn)行編程。
總之，本發(fā)明提供了一種SONOS存儲(chǔ)設(shè)備及其對(duì)其進(jìn)行操作的方 法，這允許通過使用熱空穴注入機(jī)制來進(jìn)行低壓編程。能夠通過UV 照射或采用直接隧穿機(jī)制的電擦除過程來執(zhí)行對(duì)存儲(chǔ)單元的擦除。存 儲(chǔ)單元能夠裝備有增強(qiáng)數(shù)據(jù)保持性質(zhì)的、厚的底氧化物層。此外，通 過使用電擦除機(jī)制，提供了多次可編程存儲(chǔ)設(shè)備。
在解釋本說明書及其相關(guān)的權(quán)利要求時(shí)，諸如"包括"、"包含"、 "是"以及"具有"之類的措辭解釋為非排他(non-exclusive)形式，也就
是解釋為還允許存在未明確限定的其它項(xiàng)目或部件。單數(shù)名詞也可以 理解為復(fù)數(shù)名詞，反之亦然。此外，還采用比這里所描述的實(shí)施例中提供的更少的部件來實(shí)施 本發(fā)明，其中一個(gè)部件實(shí)現(xiàn)多個(gè)功能。此外，還可以使用比圖中描述 的更多的元件來例證本發(fā)明，其中將所提供的實(shí)施例中由一個(gè)部件實(shí) 施的功能分配在多個(gè)部件上。
本領(lǐng)域技術(shù)人員將容易理解，在不脫離本發(fā)明范圍的情況下，可 以對(duì)說明書中公開的各個(gè)參數(shù)進(jìn)行修改，以及可以對(duì)公開的各個(gè)實(shí)施 例和/或權(quán)利要求進(jìn)行組合。
規(guī)定，在權(quán)利要求中的附圖標(biāo)記不限制權(quán)利要求的范圍，而是僅 插入所述附圖標(biāo)記以提高權(quán)利要求的易讀性。
權(quán)利要求
1、一種對(duì)包括SONOS存儲(chǔ)單元(100)的存儲(chǔ)設(shè)備進(jìn)行操作的方法，該方法包括對(duì)所選擇的SONOS存儲(chǔ)單元進(jìn)行編程(804)的步驟，所述步驟包括-提供(802)處于擦除狀態(tài)的SONOS存儲(chǔ)設(shè)備，其中所選擇的SONOS存儲(chǔ)單元處于高VT狀態(tài)；以及-將預(yù)定的正漏極電壓施加(804)到所選擇的SONOS存儲(chǔ)單元的漏極端子，以及將預(yù)定的負(fù)柵極電壓施加到所選擇的SONOS存儲(chǔ)單元的控制柵極端子，漏極電壓和柵極電壓適于在柵極輔助的帶間隧穿過程中在所選擇的SONOS存儲(chǔ)單元的漏極端子處產(chǎn)生熱空穴，以及適于將熱空穴注入到所選擇的SONOS存儲(chǔ)單元的氮化物層中，從而從高VT狀態(tài)切換至低VT狀態(tài)。
2、 根據(jù)權(quán)利要求l的方法，其中，對(duì)所選擇的SONOS存儲(chǔ)單元進(jìn) 行編程(804)的步驟還包括將預(yù)定的正源極電壓施加到SONOS存 儲(chǔ)單元的源極端子，源極電壓適于還在SONOS存儲(chǔ)單元(100)的源 極側(cè)產(chǎn)生熱空穴。
3、 根據(jù)權(quán)利要求l的方法，其中，對(duì)所選擇的SONOS存儲(chǔ)單元進(jìn) 行編程(804)的步驟包括將3V至7V之間的漏極電壓施加到漏極端 子，以及將-2V至-6V之間的柵極電壓施加到控制柵極端子。
4、 根據(jù)權(quán)利要求l的方法，其中，對(duì)所選擇的SONOS存儲(chǔ)單元進(jìn) 行編程(804)的步驟包括將所選擇的SONOS存儲(chǔ)單元的、預(yù)定的 正漏極電壓和預(yù)定的負(fù)柵極電壓施加0.1秒至5秒之間的時(shí)間長度。
5、 根據(jù)權(quán)利要求l的方法，其中，提供(802)處于擦除狀態(tài)的 SONOS存儲(chǔ)設(shè)備的步驟包括通過跨越SONOS存儲(chǔ)單元的控制柵極 和源極端子施加擦除電壓偏壓來電擦除所述SONOS存儲(chǔ)單元，擦除電 壓偏壓適于在SONOS存儲(chǔ)單元的源極區(qū)(112)與漏極區(qū)(114)之間 的溝道區(qū)中產(chǎn)生電子，以及適于使電子直接隧穿至氮化物層(124)中。
6、 根據(jù)權(quán)利要求5的方法，其中，通過將3V的電壓施加到控制柵 極端子(120; 606， 608， 610)以及將-7V的電壓施加到源極端子(622)秒至0.5秒之間的時(shí)間長度，施加擦除電壓偏壓。
7、 一種SONOS存儲(chǔ)設(shè)備，包括-SONOS存儲(chǔ)單元(100; 618)，所述SONOS存儲(chǔ)單元具有控制 柵極端子，所述控制柵極端子與具有氮化物層(124)的SONOS疊層 (118)連接，所述SONOS存儲(chǔ)單元還具有源極端子(112)和漏極端 子(114);以及-編程單元(602， 604)，所述編程單元(602， 604)與漏極端子 和控制柵極端子連接，并且所述編程單元(602， 604)配置為每當(dāng) 接收到尋址至所選擇的SONOS存儲(chǔ)單元的編程請(qǐng)求時(shí)，將預(yù)定的正漏 極電壓施加到所選擇的SONOS存儲(chǔ)單元的漏極端子以及將預(yù)定的負(fù) 柵極電壓施加到所選擇的SONOS存儲(chǔ)單元的控制柵極端子，漏極電壓 和柵極電壓適于在柵極輔助的帶間隧穿過程中在所選擇的SONOS存 儲(chǔ)單元的漏極側(cè)產(chǎn)生熱空穴，以及適于將熱空穴注入到所選擇的 SONOS存儲(chǔ)單元的氮化物層中，從而將所選擇的SONOS存儲(chǔ)單元從 高VT狀態(tài)切換(406， 408)至低VT狀態(tài)。
8、 根據(jù)權(quán)利要求7的S0N0S存儲(chǔ)設(shè)備，其中，編程單元(602， 604)包括分別用于將漏極電壓和柵極電壓提供給SONOS存儲(chǔ)單元的 輸入/輸出晶體管，所述輸入/輸出晶體管與SONOS存儲(chǔ)單元連接并且 在標(biāo)稱上配置為提供約2.5V的最大輸出電壓。
9、 根據(jù)權(quán)利要求7的SONOS存儲(chǔ)設(shè)備，其中，SONOS疊層(118) 具有在一側(cè)與襯底(102， 108)相鄰的并且在另一側(cè)與氮化物層(124) 相鄰的底氧化物層(126)，其中底氧化物層的厚度在5至7nm之間。
10、 根據(jù)權(quán)利要求7的SONOS存儲(chǔ)設(shè)備(600， 700)，包括根據(jù) NOR體系連接的SONOS存儲(chǔ)單元的陣列。
11、 根據(jù)權(quán)利要求10的SONOS存儲(chǔ)設(shè)備(600)，其中，編程單元包括-位線驅(qū)動(dòng)器(604)，所述位線驅(qū)動(dòng)器(604)與沿著相應(yīng)位線(612 至616)布置的相應(yīng)SONOS存儲(chǔ)單元(618)的漏極端子并聯(lián)；以及-字線驅(qū)動(dòng)器(602)，所述字線驅(qū)動(dòng)器(602)與沿著相應(yīng)字線(606 至610)布置的相應(yīng)SONOS存儲(chǔ)單元(618)的控制柵極端子并聯(lián)；其中，位線驅(qū)動(dòng)器配置為每當(dāng)接收到尋址至所選擇的SONOS 存儲(chǔ)單元的編程請(qǐng)求時(shí)，將預(yù)定的正漏極電壓施加到所連接的、所選 擇的位線的漏極端子，以及字線驅(qū)動(dòng)器配置為每當(dāng)接收到尋址至所 選擇的SONOS存儲(chǔ)單元的編程請(qǐng)求時(shí)，將預(yù)定的負(fù)柵極電壓施加到所 選擇的字線的柵極端子。
12、 根據(jù)權(quán)利要求ll的SONOS存儲(chǔ)設(shè)備，還包括串聯(lián)在位線驅(qū)動(dòng) 器(604)與SONOS存儲(chǔ)單元的漏極端子之間的相應(yīng)位線浮置晶體管(626至630)， SONOS存儲(chǔ)單元與位線驅(qū)動(dòng)器下游的相應(yīng)位線(612 至616)以及相應(yīng)位線浮置晶體管連接，其中相應(yīng)位線浮置晶體管的柵 極端子與對(duì)于所有位線浮置晶體管而言是公共的位線浮置接合墊(624)連接。
13、 根據(jù)權(quán)利要求7的SONOS存儲(chǔ)設(shè)備，還包括阱接合墊(632)， 所述阱接合墊(632)與襯底(102)中SONOS存儲(chǔ)單元的公共摻雜阱(108)連接。
14、 根據(jù)權(quán)利要求7的SONOS存儲(chǔ)設(shè)備，還包括埋入的隔離阱 (110)，所述埋入的隔離阱(110)與摻雜阱(108)是相反的導(dǎo)電類型并且被布置在摻雜阱下面。
15、 一種用于對(duì)根據(jù)權(quán)利要求7至14之一的SONOS存儲(chǔ)設(shè)備進(jìn)行 編程的編程設(shè)備(900)，包括擦除單元(902)，所述擦除單元具有-位線浮置輸出端口 (906)，將所述位線浮置輸出端口 (906)配 置為與SONOS存儲(chǔ)設(shè)備的位線浮置接合墊(624)連接；-公共源極輸出端口 (908)，將所述公共源極輸出端口 (908)配 置為與SONOS存儲(chǔ)設(shè)備的公共源極接合墊(622)連接；-控制柵極輸出端口；其中，將擦除單元(902)配置為產(chǎn)生并且在位線浮置輸出端口 處以及在公共源極輸出端口處提供第一擦除電壓分量，以及配置為產(chǎn) 生并且在控制柵極輸出端口處提供第二擦除電壓分量，其中第一和第 二擦除電壓分量增加擦除電壓偏壓，所述擦除電壓偏壓適于在SONOS 存儲(chǔ)單元的源極區(qū)與漏極區(qū)之間的溝道區(qū)中產(chǎn)生電子，以及適于使得 產(chǎn)生的電子直接隧穿至SONOS存儲(chǔ)單元的氮化物層中。
全文摘要
本發(fā)明涉及一種存儲(chǔ)設(shè)備，以下稱為SONOS存儲(chǔ)設(shè)備，包括SONOS存儲(chǔ)單元，所述SONOS存儲(chǔ)單元具有與具有氮化物層的SONOS疊層連接的控制柵極端子、源極端子以及漏極端子；以及編程單元，所述編程單元與漏極端子和控制柵極端子連接，并且將所述編程單元配置為每當(dāng)接收到尋址至所選擇的SONOS存儲(chǔ)單元的編程請(qǐng)求時(shí)，將預(yù)定的正漏極電壓施加到所選擇的SONOS存儲(chǔ)單元的漏極端子以及將預(yù)定的負(fù)柵極電壓施加到所選擇的SONOS存儲(chǔ)單元的控制柵極端子，漏極電壓和柵極電壓適于在柵極輔助的帶間隧穿過程中在所選擇的SONOS存儲(chǔ)單元的漏極側(cè)產(chǎn)生熱空穴，以及適于將熱空穴注入到所選擇的SONOS存儲(chǔ)單元的氮化物層中，從而將所選擇的SONOS存儲(chǔ)單元從高V_T狀態(tài)切換至低V_T狀態(tài)。
文檔編號(hào)G11C16/04GK101449335SQ200780018343
公開日2009年6月3日 申請(qǐng)日期2007年5月16日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者納德·阿基爾, 羅伯特·T·F·范沙吉克, 邁克爾·J·范杜里恩 申請(qǐng)人:Nxp股份有限公司