多個獨立的串行鏈接存儲器的制造方法
【專利說明】
[0001] 本申請是申請?zhí)枮?00680036462. 2、申請日為2006年9月29日、發(fā)明名稱為"多 個獨立的串行鏈接存儲器"的申請的分案申請。
技術(shù)領(lǐng)域
[0002] 本發(fā)明涉及半導(dǎo)體存儲器設(shè)備，更具體地，本發(fā)明涉及一種用來提高半導(dǎo)體閃爍 存儲器設(shè)備的速度和/或容量的存儲器結(jié)構(gòu)。
【背景技術(shù)】
[0003] 諸如數(shù)碼照相機、便攜式數(shù)字助理、便攜式音頻/視頻播放器和移動終端的移動 電子設(shè)備一直以來要求大容量存儲器，優(yōu)選的是具有不斷增加容量和速度能力的非易失性 存儲器。例如，目前使用的音頻播放器可以具有介于256M字節(jié)至40G字節(jié)的用于存儲音頻 /視頻數(shù)據(jù)的存儲器。由于在沒有電力的情況下非易失性存儲器可以保存數(shù)據(jù)，優(yōu)先選擇諸 如閃爍存儲器和硬盤驅(qū)動器的非易失性存儲器，因此延長了電池壽命。
[0004] 目前，硬盤驅(qū)動器具有可以存儲20-40G字節(jié)數(shù)據(jù)的高密度，但體積相對龐大。但 是，閃爍存儲器，也被稱作固態(tài)驅(qū)動器，由于其高密度、非易失性和相對硬盤驅(qū)動器的較小 尺寸而受到歡迎。閃爍存儲器技術(shù)是基于EPROM和EEPROM技術(shù)的。選擇術(shù)語"閃爍"是 由于其一次可擦除大量存儲器單元，這區(qū)別于只能單獨擦除每一字節(jié)的EEPR0M。多層單元 (MLC)的出現(xiàn)相對于單層單元進一步增加了閃爍存儲器密度。本領(lǐng)域內(nèi)技術(shù)人員清楚地知 道閃爍存儲器可以被配置為或非（NOR)閃爍或者與非（NAND)閃爍，其中，NAND閃爍由于其 更緊密存儲器陣列結(jié)構(gòu)而相對給定面積具有更高密度。為了進一步討論，所提及到的閃爍 存儲器可以被理解為NOR、NAND或者其它類型閃爍存儲器。
[0005] 雖然，現(xiàn)有閃爍存儲器模塊對于目前的消費電子設(shè)備具有足夠速度運行，但是用 于要求高數(shù)據(jù)速率的其他設(shè)備中可能并不足夠。例如，記錄高分辨率移動圖像的移動多媒 體設(shè)備可能要求存儲模塊具有至少10MB/S的編程吞吐量，而現(xiàn)有閃爍存儲器技術(shù)難以達 到，因為現(xiàn)有閃爍存儲器技術(shù)典型的編程數(shù)據(jù)率為7MB/s。由于編程單元需要的多步驟編程 序列，多層單元閃爍存儲器具有I. 5MB/s的更低的速率。
[0006] 通過增加閃爍存儲器的運行頻率，可以直接增加閃爍存儲器的編程和讀取吞吐 量。例如，目前大約20-30MHZ的運行頻率可以被增加一個數(shù)量級到大約200MHz。雖然這種 解決方案顯得直截了當(dāng)，但是在如此高的頻率下信號質(zhì)量會有顯著問題，這就對閃爍存儲 器的運行頻率設(shè)置了一個實際應(yīng)用上的限制。特別地，閃爍存儲器使用一組并行輸入/輸 出（I/O)引腳與其他元件通信，根據(jù)期望配置，所述引腳數(shù)量為8或者16,用于接收命令指 令、接收輸入數(shù)據(jù)和提供輸出數(shù)據(jù)。這通常被稱作并行接口。高速運行將會導(dǎo)致眾所周知 的諸如串?dāng)_、信號偏移和信號衰減的通信退化效應(yīng)，從而降低信號質(zhì)量。
[0007] 上述并行接口使用大量引腳來讀取和寫入數(shù)據(jù)。隨著輸入引腳和線路的增加，許 多不期望的效應(yīng)也在增加。這些效應(yīng)包括符號間干擾、信號偏移和串?dāng)_。符號間干擾來自沿 線路傳輸?shù)男盘柕乃p以及當(dāng)多個元件連接到線路時所造成的反射（reflection)。當(dāng)信號 沿著具有不同長度和/或特性的線路傳輸并且在不同時間到達端點時，產(chǎn)生信號偏移。串 擾是指在非常接近的線路上的信號的不期望的耦合。隨著存儲器設(shè)備的運行速度增加，串 擾越來越成為一個問題。
[0008] 因此，在本技術(shù)領(lǐng)域中需要這樣的存儲器模塊用于移動電子設(shè)備和固態(tài)驅(qū)動器應(yīng) 用中，其具有增加的存儲容量和/或運行速度，并且最小化存取存儲器模塊所需的輸入引 腳和線路的數(shù)量。

【發(fā)明內(nèi)容】

[0009] 以下說明本發(fā)明的一些實施例的簡要概括，用來提供對本發(fā)明多個方面的基本認 識。此概要并不是本發(fā)明的詳盡的全面概述，其用意并非是標(biāo)識本發(fā)明的關(guān)鍵或者重要部 分，也不是界定本發(fā)明的范圍。其唯一目的是以簡化形式提供本發(fā)明的一些實施例，作為下 述的更加詳細描述的前序。
[0010] 根據(jù)本發(fā)明的多個方面，本發(fā)明公開了具有多個存儲體和多個串行數(shù)據(jù)鏈接接口 的半導(dǎo)體存儲器設(shè)備。在一個實施例中，存儲器設(shè)備包括獨立控制鏈接接口和存儲體之間 的數(shù)據(jù)傳輸?shù)目刂齐娐?。在一些實例中，所述存儲體為非易失性存儲器。本發(fā)明的控制電 路可以與存儲器設(shè)備內(nèi)的多個模塊和其他電路通信。例如，所述控制電路產(chǎn)生驅(qū)動多個所 述模塊的控制信號。
[0011] 本發(fā)明也公開了半導(dǎo)體閃爍存儲器設(shè)備中實行并發(fā)存儲器操作的方法。還包括了 用于每一個串行數(shù)據(jù)鏈接接口和存儲體的狀態(tài)指示器。當(dāng)所述存儲體忙碌（或者返回就 緒）時，以及當(dāng)鏈接接口忙碌（或者返回就緒）時，更新這些狀態(tài)指示器。此外，虛擬多鏈 接特征允許具有減少引腳數(shù)量的存儲器設(shè)備以高于現(xiàn)有技術(shù)中設(shè)備的吞吐量運行。
[0012] 根據(jù)本發(fā)明的多個方面，本發(fā)明公開了一種具有多個級聯(lián)存儲器設(shè)備的存儲器系 統(tǒng)。所述存儲器設(shè)備可以被串行連接，并且外部存儲器控制器可以接收和提供數(shù)據(jù)和控制 信號給所述存儲器系統(tǒng)。在本發(fā)明的其他實施例中，用來實現(xiàn)所公開方法的可執(zhí)行指令被 存儲為控制邏輯或者諸如光盤或者磁盤的計算機可讀媒介上的計算機可讀指令。在本發(fā)明 的一些實施例中，每一個閃爍存儲器設(shè)備可以包括一個唯一的設(shè)備識別符?？梢耘渲盟?設(shè)備用來解析串行輸入數(shù)據(jù)中的目標(biāo)設(shè)備信息域，將目標(biāo)設(shè)備信息與所述設(shè)備的所述唯一 設(shè)備識別號碼相關(guān)聯(lián)，來判斷所述設(shè)備是否是所述目標(biāo)設(shè)備。本說明書全文也公開了本發(fā) 明的多個其他方面。
【附圖說明】
[0013] 通過示例性實施例來說明本發(fā)明，但本發(fā)明并不限于相應(yīng)附圖，其中相同附圖標(biāo) 號表不同一部件。
[0014] 圖1A、1B、1C為根據(jù)本發(fā)明多個方面說明允許并發(fā)操作的示例性存儲器設(shè)備的高 級示意圖；
[0015] 圖2A為根據(jù)本發(fā)明多個方面的示例性存儲器設(shè)備的高級框圖；
[0016] 圖2B為根據(jù)本發(fā)明的一個實施例的圖2A所示的串行數(shù)據(jù)鏈接的示意圖；
[0017] 圖2C為根據(jù)本發(fā)明的一個實施例的圖2A所示的輸入串行到并行的寄存器塊的示 意圖；
[0018] 圖2D為根據(jù)本發(fā)明的一個實施例的圖2A所示的路徑開關(guān)電路的示意圖；
[0019] 圖2E為根據(jù)本發(fā)明的一個實施例的圖2A所示的輸出并行到串行寄存器塊的示意 圖；
[0020] 圖3A、圖4、圖5A、圖6A和圖7為根據(jù)本發(fā)明多個方面的由存儲器設(shè)備執(zhí)行的存 儲器操作的時序圖；圖3B、圖5B和圖6B為根據(jù)本發(fā)明多個方面的設(shè)備中分別說明圖3A、5A 和6A的所述存儲器操作的流程圖；
[0021] 圖8A、8B和8C為根據(jù)本發(fā)明多個方面的存儲器設(shè)備中執(zhí)行的并發(fā)存儲器操作的 時序圖；
[0022] 圖9和圖10為根據(jù)本發(fā)明多個方面的控制多個串行數(shù)據(jù)鏈接接口和多個存儲體 之間的數(shù)據(jù)傳輸?shù)姆椒ǖ牧鞒虉D；
[0023] 圖11為根據(jù)本發(fā)明的多個方面的設(shè)備中存儲器設(shè)備的輸出引腳配置方框圖；
[0024] 圖12為根據(jù)本發(fā)明的在裝備有虛擬多鏈接特征的多個方面的存儲器設(shè)備中執(zhí)行 存儲器操作的時序圖；
[0025] 圖13描述根據(jù)本發(fā)明多個方面的多個存儲器設(shè)備的級聯(lián)配置的高級框圖；
[0026] 圖14為根據(jù)本發(fā)明一些方面的級聯(lián)配置中的存儲器設(shè)備上執(zhí)行的存儲器操作的 簡化時序圖。
【具體實施方式】
[0027] 本發(fā)明公開了具有至少兩個存儲體的半導(dǎo)體存儲器的串行數(shù)據(jù)接口。此串行數(shù)據(jù) 接口可以包括一個或者多個與中央控制邏輯通信的串行數(shù)據(jù)鏈接，其中，每一個串行數(shù)據(jù) 鏈接可以串行接收命令和數(shù)據(jù)，可以串行提供輸出數(shù)據(jù)。每一個串行數(shù)據(jù)鏈接可以存取存 儲器中的任一存儲體用來編程和讀取數(shù)據(jù)。串行接口的至少一個優(yōu)點是在不同密度下具有 標(biāo)準(zhǔn)輸出引腳而引腳數(shù)少的設(shè)備，因此，允許將來相兼容地升級到更高密度而無需重新設(shè) 計電路板。
[0028] 圖IA和IB為根據(jù)本發(fā)明多個方面說明支持并發(fā)操作的示例性存儲器設(shè)備的高級 示意圖。圖IA示出具有多個串行數(shù)據(jù)鏈接接口 102和104以及多個存儲體106和108的 存儲器設(shè)備。此處所示布置被稱作雙端口配置。每一串行數(shù)據(jù)鏈接接口具有相連接的輸入 /輸出引腳以及數(shù)據(jù)輸入和數(shù)據(jù)輸出電路，并將結(jié)合圖2A進一步詳細描述。通過串行數(shù)據(jù) 鏈接接口傳輸?shù)臄?shù)據(jù)以串行方式（例如以單個比特寬度的數(shù)據(jù)流）傳輸，所述存儲器設(shè)備 內(nèi)的每一個數(shù)據(jù)鏈接接口 102和104都是獨立的，可以傳輸數(shù)據(jù)出入存儲體106和108中 的任一個。例如，串行數(shù)據(jù)鏈接102可以傳輸數(shù)據(jù)出入存儲體106或者108。類似地，串行 數(shù)據(jù)鏈接104可以傳輸數(shù)據(jù)出入存儲體106和108。由于所示兩個串行數(shù)據(jù)鏈接接口是獨 立的，所以它們可以并發(fā)的傳輸數(shù)據(jù)出入單獨的存儲體。此處所述的"鏈接"是指電路，所 述電路可以為數(shù)據(jù)出入所述一個或多個存儲體