專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器，更具體地說，涉及一種使用雙字線系統(tǒng)和負(fù)電壓字線系統(tǒng)的半導(dǎo)體存儲(chǔ)器。
隨著半導(dǎo)體存儲(chǔ)器存儲(chǔ)量的增大，對(duì)存儲(chǔ)單元高度集成的需求增加。為響應(yīng)于該需求，采用了雙字線系統(tǒng)，其中在存儲(chǔ)單元中提供了子字線驅(qū)動(dòng)電路，以將由金屬布線組成的主字線分成多個(gè)有多晶硅布線組成的子字線，從而增加字線的密度。
圖9是一方塊圖，示出了雙字線系統(tǒng)的概念。其后參考圖9描述字線系統(tǒng)的操作和近似構(gòu)造以及在使用雙字線系統(tǒng)的半導(dǎo)體存儲(chǔ)器中的驅(qū)動(dòng)裝置。圖中未示出位線和它們的相關(guān)部件。
示于圖9的半導(dǎo)體存儲(chǔ)器的存儲(chǔ)單元陣列100提供有主行譯碼器電路1011，1012等，和行譯碼器電路1021，1022等。助航譯碼器電路1011，1012等的任何一個(gè)都是根據(jù)一內(nèi)部地址信號(hào)和行譯碼器控制信號(hào)來選擇的。例如，如果主行譯碼器電路1011被選中，則連接到主行譯碼器電路1011上的主字線MWL0被激活。任何一個(gè)子行譯碼器電路1021，1022等是根據(jù)內(nèi)部地址信號(hào)和行譯碼器控制信號(hào)來選擇的。例如，如果子行譯碼器電路102，被選中，它就根據(jù)地址信號(hào)，它激活多子字選擇線中任何一個(gè)。每一個(gè)子字線驅(qū)動(dòng)塊10311，10312等具有例如4個(gè)子字線驅(qū)動(dòng)電路，由子字選擇線選擇的子字線驅(qū)動(dòng)電路激活子字線，如，連接到驅(qū)動(dòng)電路的SWL0。
雙字線系統(tǒng)的使用是基于下列原因。當(dāng)字線由多晶硅布線組成，盡管它的布線間距可以弄得很小，由于多晶硅布線具有高電阻，如果布線很長(zhǎng)，布線末端的線延遲時(shí)間增加，這樣引起與存儲(chǔ)器操作速度增加的沖突。
為解決這一問題，主字線使用金屬布線形成，雖然很難使其布線間距更小，但屬于低電阻，如鋁(Al)或類似物，在存儲(chǔ)陣列內(nèi)部提供有多個(gè)子字線驅(qū)動(dòng)塊，已使用從每行子字線驅(qū)動(dòng)電路延伸的短子字線來連接存儲(chǔ)單元。這會(huì)使字線密度以及存儲(chǔ)器操作速度增加。
而且，在圖9所示的雙字線系統(tǒng)中，通過以這樣一種方式選擇子行譯碼器電路，即，一個(gè)選中的奇數(shù)電路與另一個(gè)選中的奇數(shù)電路平行放置。而一個(gè)選中的偶數(shù)電路與另一個(gè)選中的偶數(shù)電路平行放置，寫和/或讀的數(shù)據(jù)的數(shù)量相應(yīng)增加。


圖10是方塊圖，示出了傳統(tǒng)的半導(dǎo)體存儲(chǔ)器的配置的例子。下面描述采用雙字線系統(tǒng)的傳統(tǒng)的半導(dǎo)體存儲(chǔ)器的稍微詳細(xì)的配置和操作。
圖10示出的傳統(tǒng)的半導(dǎo)體存儲(chǔ)器的特征在于，它大致包括主行譯碼器111，連接到主行譯碼器111的主字線112，子行譯碼器電路113，連接到子行譯碼器電路113的子字選擇線114，多于一個(gè)的(如四個(gè))子字線驅(qū)動(dòng)電路115構(gòu)成一個(gè)連接到子字選擇線114的子字線驅(qū)動(dòng)塊，子字線連接到每個(gè)子字線驅(qū)動(dòng)電路115，兩個(gè)或多個(gè)存儲(chǔ)單元117水平地連接到每個(gè)子字線116，位線118垂直地連接到每個(gè)存儲(chǔ)單元117。
當(dāng)主行譯碼器電路111被選中時(shí)，主字線112被激活。任何一個(gè)子字選擇線114是通過子行譯碼器電路的選擇而激活的，結(jié)果，任何一個(gè)相應(yīng)的子字線驅(qū)動(dòng)電路115被選中，它激活任何一個(gè)連接到選中的子字線驅(qū)動(dòng)電路115和子字線116。另一方面，位線118由選擇的列驅(qū)動(dòng)電路(未顯示)激活。
當(dāng)子字線116變?yōu)楦?即，為升壓電源電勢(shì)Vpp)且位線的高電平電壓(電源電勢(shì)Vcc)或低電平電壓(地電勢(shì)GND)的任何一個(gè)被寫在一端連接到具有1/2Vcc的端子的單元電容器CM上時(shí)，連接到激活的子字線116和激活的位線118的單元存儲(chǔ)器的單元晶體管QM導(dǎo)通。當(dāng)子字線116為低時(shí)(地電勢(shì))時(shí)，寫在單元電容器CM中的電荷由單元晶體管QM保持為OFF(截止)狀態(tài)。
在圖10所示的半導(dǎo)體存儲(chǔ)單元中，構(gòu)成存儲(chǔ)單元117的單元晶體管QM的閾值電壓Vtn高于周圍的晶體管，以減少子閾值泄漏電流。因此，有必要在向存儲(chǔ)單元117寫入時(shí)，向連接到晶體管QM的柵極的子字線116施加一高于“單元晶體管QM的閾值電壓Vtn和寫電壓Vcc總和”的電壓，相應(yīng)的，高于電源電勢(shì)Vcc的升壓電源電勢(shì)Vpp用作子字線116的高電平電壓。
另一方面，為響應(yīng)降低所用電壓的需要(這一需要也隨著半導(dǎo)體海量存儲(chǔ)而增加)，要求將升壓電源電勢(shì)Vpp控制到較低的電平。要這樣做，有必要進(jìn)一步降低單元晶體管QM的閾值電壓。當(dāng)單元晶體管QM由于降低的閾值電壓Vtn的原因?yàn)榻刂箷r(shí)，為阻止存儲(chǔ)單元的保持特性對(duì)產(chǎn)生的泄漏電流的作用的下降，負(fù)電勢(shì)Vnb取而代之用作子字線116的低電平電壓。在這種情況下，負(fù)電壓Vnb傳統(tǒng)的是由具有不同于襯底電壓的電源提供的。這是由于在使用Vnb電源下消耗的電流量大，Vnb電勢(shì)出的干擾有可能產(chǎn)生大量噪聲，相應(yīng)的，Vnb電源必須完全與Vbb電源電隔離，以避免對(duì)晶體管閾值電壓的不利影響。
圖11是方塊圖，示出了傳統(tǒng)半導(dǎo)體存儲(chǔ)器的字線驅(qū)動(dòng)系統(tǒng)的配置。圖12是在傳統(tǒng)的子字線驅(qū)動(dòng)電路中，當(dāng)字線被激活時(shí)輸入信號(hào)的電平。
如圖11所示，傳統(tǒng)的字線驅(qū)動(dòng)系統(tǒng)由主行譯碼器121，子行譯碼器電路122，子字線驅(qū)動(dòng)電路123和負(fù)電勢(shì)發(fā)生電路124組成。
如圖12所示，主行譯碼器121適宜于當(dāng)主字線被選中時(shí)，響應(yīng)于內(nèi)部地址行號(hào)和行譯碼器電路控制信號(hào)，使主字線MWL為升壓電源Vpp；當(dāng)主字線未被選中時(shí)，使主字線MWL為負(fù)電勢(shì)Vnb。
如圖12所示，子行譯碼器電路122，當(dāng)子字選擇線被選中時(shí)，適宜于響應(yīng)內(nèi)部地址信號(hào)和行譯碼器電路控制信號(hào)，使子字選擇線RA為升壓電源電勢(shì)Vpp和子字選擇線RAB為負(fù)電勢(shì)Vnb；當(dāng)子字選擇線未被選中時(shí)，使子字選擇線RA為負(fù)電勢(shì)Vnb和子字選擇線RAB為電源電勢(shì)Vcc。
當(dāng)主字線MWL和子字選擇線RA/RAB都被選中時(shí)，子字線驅(qū)動(dòng)電路123用于使子字線SWL為升壓電源電勢(shì)Vpp；當(dāng)主字線MWL和子字選擇線RA/RAB的任何一個(gè)或兩者都未被選中時(shí)，使子字線SWL為負(fù)電勢(shì)Vnb。負(fù)電勢(shì)發(fā)生電路124向主行譯碼器電路121，子行譯碼器電路122和子字線驅(qū)動(dòng)電路123提供負(fù)電壓Vnb。主行譯碼器電路、子行譯碼器電路和子字線驅(qū)動(dòng)電路形成X譯碼器電路，用于驅(qū)動(dòng)X方向(即，字線方向)上的存儲(chǔ)單元陣列。
圖13A顯示了傳統(tǒng)的子字線驅(qū)動(dòng)電路的配置，圖13B顯示了傳統(tǒng)的子字線驅(qū)動(dòng)電路的操作時(shí)序圖。如圖13A所示，傳統(tǒng)的子字線驅(qū)動(dòng)電路具有四個(gè)N溝道晶體管QN31，QN32，QN33，QN34。
當(dāng)主字線MWL和子字選擇線RA/RAB被選中時(shí)，子字線SWL處于往存儲(chǔ)單元上寫數(shù)據(jù)的狀態(tài)。該狀態(tài)如圖13B表示。
當(dāng)主行譯碼器電路由一地址輸入選擇時(shí)，主字線MWL的電勢(shì)從它的負(fù)電勢(shì)Vnb變?yōu)樗纳龎弘娫措妱?shì)Vpp。由于晶體管QN33的柵極提供有升壓電源電壓Vpp，晶體管QN31的柵極提供的電壓由公式“晶體管QN33的柵極電勢(shì)—晶體管QN33的閾值電勢(shì)”得到。這時(shí)，如果選擇的子字選擇線RA的電勢(shì)從Vnb變?yōu)閂pp，由于電容耦合，晶體管QN31的柵極電勢(shì)上升到大約為由公式“晶體管QN33的柵極電勢(shì)—晶體管QN33的閾值電壓+Vpp-Vnb”得到的電勢(shì)，子字選擇線RA的電壓Vpp傳送到子字線SWL，而不會(huì)有任何電平的下降。
完成存取后，由于子字選擇線RA的電勢(shì)從Vpp變?yōu)閂nb，子字選擇線RAB的電勢(shì)從Vnb變?yōu)閂cc，子字線SWL的電勢(shì)從Vpp變?yōu)閂nb。然后，主字線MWL的電勢(shì)從Vpp變?yōu)閂nb，而子字線驅(qū)動(dòng)電路恢復(fù)為未選中狀態(tài)。
當(dāng)主字線MWL和/或子字選擇線RA/RAB未被選中時(shí)，存儲(chǔ)單元處于保持?jǐn)?shù)據(jù)的狀態(tài)。當(dāng)子字線未被選中時(shí)，由于子字選擇線RA處于負(fù)電勢(shì)Vnb而子字選擇線RAB處于電源電勢(shì)Vcc，晶體管QN導(dǎo)通，且子字線SWL處于負(fù)電勢(shì)Vnb。不管主字線MWL被選中或未被選中，這種狀態(tài)都保持不變。而且，當(dāng)主字線MWL未被選中時(shí)(即，處于負(fù)電勢(shì)Vnb)且當(dāng)子字選擇線RA被選中(即，處于升壓電源電勢(shì)Vpp)時(shí)，為防止子字線SWL為浮置狀態(tài)，子字線SWL適宜于通過將子字線SWL由晶體管QN34連接到主字線MWL而保持在Vnb電平。
圖14顯示了傳統(tǒng)的主行譯碼器配置的一個(gè)例子。如圖14所示，傳統(tǒng)的主行譯碼器電路，提供有與門AND41，P溝道晶體管QP41，QP42，QP43和QP44，N溝道晶體管QN41，QN42，QN43和QN44，和反相器INV41。
當(dāng)主字線被選中時(shí)，由于所有的地址輸入IN0，IN1，..，INm-1轉(zhuǎn)變?yōu)楦咔遗c門AND41的輸出轉(zhuǎn)變?yōu)楦?，晶體管QN41導(dǎo)通，晶體管QP41和QN41的連接點(diǎn)的電勢(shì)為地電勢(shì)GND，這樣使晶體管QP44導(dǎo)通，升壓電源電勢(shì)Vpp輸出到主字線MWL。
另一方面，當(dāng)主字線未被選中時(shí)，因?yàn)榈刂份斎隝N0，IN1，..，INm-1中的任何一個(gè)都不會(huì)變高，與門AND41的輸出為低，反相器41的電源電勢(shì)Vcc通過反相器INV41供給晶體管QN42的柵極，結(jié)果，晶體管QN42導(dǎo)通，使晶體管QP42和QN42的連接點(diǎn)的電勢(shì)為地電勢(shì)GND。這使晶體管42導(dǎo)通，晶體管QP43和QN43的連接點(diǎn)的電勢(shì)為升壓電源電勢(shì)Vpp，結(jié)果，晶體管QN44導(dǎo)通，負(fù)電壓Vnb輸出到主字線MWL。
圖15顯示了傳統(tǒng)的子行譯碼器電路配置的例子。該傳統(tǒng)子行譯碼器電路，如圖15所示，提供有與門AND51，P溝道晶體管QP51，QP52，QP53和QP54，N溝道晶體管QN51，QN52，QN53和QN54，和反相器INV51。
當(dāng)字線選擇線被選中時(shí)，由于所有的地址輸入IN0，IN1，..，INn-1變高，與門AND51的輸出變高，地電壓GND通過反相器INV51供給晶體管QP52的柵極，晶體管QP52導(dǎo)通，晶體管QP52和QN52的連接點(diǎn)的電勢(shì)為電源電勢(shì)Vcc，這樣，使晶體管53導(dǎo)通，晶體管QP53和QN53的連接點(diǎn)處于負(fù)電勢(shì)Vnb，結(jié)果，晶體管QP54導(dǎo)通，升壓電源電壓Vpp輸出到子字選擇線RA。
而且，當(dāng)晶體管QP52和QN52的連接點(diǎn)處于電源電勢(shì)Vcc時(shí)，晶體管QN51導(dǎo)通，使負(fù)電壓Vnb輸出到子字選擇線RAB。
另一方面，當(dāng)子字選擇線未被選中時(shí)，由于任何一個(gè)地址輸入IN0，IN1，..，INm-1都不為高，與門AND51的輸出變低，電源電勢(shì)Vcc輸出到子字選擇線RAB，使晶體管QN54導(dǎo)通，負(fù)電壓Vnb輸出到子字選擇線RA。此時(shí)，晶體管QP54保持在OFF狀態(tài)。
如上所述，傳統(tǒng)的半導(dǎo)體存儲(chǔ)器存在的問題在于，由于它使用了負(fù)電壓字線系統(tǒng)，構(gòu)成字線驅(qū)動(dòng)電路的晶體管的柵極和源極之間和柵極與漏極之間的最大外加電壓很高。而且，存在的問題是，存儲(chǔ)單元陣列及其外圍電路中的負(fù)電源的電流消耗很大。
圖16顯示了在傳統(tǒng)的子字線驅(qū)動(dòng)電路中，柵極和源極之間和柵極與漏極之間的最大外加電壓和電壓外加的位置以及它的輸入信號(hào)電平。
示于圖13A的子字線驅(qū)動(dòng)電路中的柵極和源極之間和柵極與漏極之間的最大外加電壓發(fā)生在晶體管QN32的柵極和漏極之間，此時(shí)，當(dāng)子字選擇線RAB被選中時(shí)，輸入信號(hào)電平為負(fù)電勢(shì)Vnb，當(dāng)主字線MWL被選中時(shí)，輸入信號(hào)電平為升壓電源電勢(shì)Vpp，柵極和源極之間和柵極和漏極之間的最大外加電壓是Vpp+|Vnb|。例如，如果電源Vcc＝1.8V，升壓電源電壓Vpp＝2.5V，負(fù)電壓Vnb＝-0.5V，相應(yīng)地，柵極和源極之間和柵極和漏極之間的最大外加電壓Vpp+|Vnb|是3V。
這樣，如果柵極和源極之間和柵極和漏極之間的最大外加電壓增加，為了增加?xùn)艠O和源極之間和柵極和漏極之間的耐壓特性，需要增加?xùn)艠O處的氧化膜的厚度。在這種情況下，由于子字線驅(qū)動(dòng)電路設(shè)置在存儲(chǔ)陣列內(nèi)，從生產(chǎn)的觀點(diǎn)來看，優(yōu)點(diǎn)在于子字線驅(qū)動(dòng)電路部分和存儲(chǔ)單元部分具有相同厚度的氧化膜。然而，如果氧化膜要求很大的厚度，以便于能夠承受柵極和源極之間和柵極和漏極之間的增加的最大外加電壓，氧化膜的厚度相對(duì)于單元晶體管來說太大，這樣使單元晶體管的閾電壓下降，數(shù)據(jù)被保持時(shí)的泄漏電流增加，導(dǎo)致保持特性的降低。相應(yīng)地，子字線驅(qū)動(dòng)電路部分和存儲(chǔ)單元的氧化膜具有不同的厚度，而這自然會(huì)使生產(chǎn)過程復(fù)雜，不可避免地會(huì)增加產(chǎn)品成本。
而且，如圖13B所示，在傳統(tǒng)的子字線驅(qū)動(dòng)電路中，由于負(fù)電勢(shì)Vnb用作主字線MWL和子字選擇線RA/RAB的低電平電壓，電流通過子字線驅(qū)動(dòng)電路流入負(fù)電源，使負(fù)電源的電流消耗增加。
如上所述，本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體存儲(chǔ)器，其中，柵極和源極之間和柵極和漏極之間的最大外加電壓在子字線驅(qū)動(dòng)電路中降低，而且，其中負(fù)電源的電流消耗減少。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體存儲(chǔ)器，其子字線驅(qū)動(dòng)電路沿主字線設(shè)置，當(dāng)子字線被選中時(shí)，在子字線驅(qū)動(dòng)電路和控制下，將子字線控制為預(yù)定的正電勢(shì)，并使連接到子字線的存儲(chǔ)單元為寫狀態(tài)；當(dāng)子字線未被選中時(shí)，將子字線控制為一預(yù)定負(fù)電勢(shì)，且使存儲(chǔ)單元為數(shù)據(jù)保持狀態(tài)，該半導(dǎo)體存儲(chǔ)器包括另一晶體管，它總是被控制為ON(導(dǎo)通)狀態(tài)，置于將子字線控制為預(yù)定的正電勢(shì)的晶體管和子字線驅(qū)動(dòng)電路中的子字線之間；通過該晶體管的閾值電壓，控制字線為負(fù)電勢(shì)，當(dāng)子字線被選中時(shí)，它設(shè)置為保持在OFF(截止)狀態(tài)，即使它的柵極處于地電勢(shì)，當(dāng)子字線未選擇時(shí)，低于預(yù)定的正電勢(shì)的正電壓施加到柵極。
如前所述，一種優(yōu)選方式是，預(yù)定的正電勢(shì)高于電源電勢(shì)和控制字線為預(yù)定的正電勢(shì)的晶體管的閾值電壓的總和，且低于正電勢(shì)的正電勢(shì)是電源電勢(shì)。
此外，優(yōu)選方式是，當(dāng)主字線和子字線驅(qū)動(dòng)電路的子字選擇線被選中時(shí)，子字線驅(qū)動(dòng)電路處于被選中狀態(tài)，而當(dāng)主字線和/或子字選擇線未被選中時(shí)，子字線驅(qū)動(dòng)電路處于未被選中狀態(tài)。
此外，優(yōu)選方式是，主字線由第一主字線和第二主字線組成，子字選擇線由第一子字選擇線和第二子字選擇線組成，其中，當(dāng)主字線被選中時(shí)，第一和第二主字線響應(yīng)行時(shí)鐘而降為低電平，而當(dāng)主字線未被選中時(shí)，第一和第二主字線升為高電平；當(dāng)子字選擇線被選中時(shí)，第一和第二子字選擇線響應(yīng)于時(shí)鐘而升為高電平，第二子字選擇線響應(yīng)于時(shí)鐘而降為低電平，而當(dāng)子字選擇線未被選中時(shí)，第一子字選擇線降為低電平，第二子字選擇線升為高電平。
還有，優(yōu)選方式是，第一主字線的高電平電壓是電源電壓，其低電平電壓是地電勢(shì)，第二主字線的高電平電壓是高于電源電勢(shì)的升壓電源電勢(shì)，它的低電平電壓是地電勢(shì)，其中，第一子字選擇線的高電平電壓是升壓電源電勢(shì)，它的低電平電壓是地電勢(shì)，而第二子字選擇線的高電平電壓是電源電勢(shì)，它的低電平電壓是地電勢(shì)。
另外，優(yōu)選方式是，子字線驅(qū)動(dòng)電路提供有第一和第二P溝道晶體管和第一和第二N溝道晶體管，柵極連接到第二主字線的第一P溝道晶體管置于第一子字選擇線和第二P溝道晶體管之間，而柵極接地的第二P溝道晶體管置于第一P溝道晶體管和子字線之間；柵極連接到第二子字選擇線的第一N溝道晶體管置于子字線和具有負(fù)電勢(shì)的端子之間，而柵極連接第一主字線的第二N溝道晶體管置于子字線和具有負(fù)電勢(shì)的端子之間。
而且，優(yōu)選方式還有，第一和第二N溝道晶體管的閾值電壓設(shè)置為，即使它們的源極為負(fù)電勢(shì)，柵極為地電勢(shì)，它們?nèi)员３衷贠FF狀態(tài)。
結(jié)合附圖，從下面的描述中本發(fā)明的上述和其它目的、優(yōu)點(diǎn)和特征會(huì)更為明顯，其中圖1是方塊圖，顯示了根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲(chǔ)器的字線驅(qū)動(dòng)系統(tǒng)；圖2顯示了構(gòu)成字線驅(qū)動(dòng)系統(tǒng)的子字線驅(qū)動(dòng)電路中的字線被激活時(shí)，輸入的信號(hào)的電平；圖3A示出了構(gòu)成字線驅(qū)動(dòng)系統(tǒng)的子字線驅(qū)動(dòng)電路；圖3B示出了當(dāng)子字線驅(qū)動(dòng)電路中的每個(gè)子字線被選中時(shí)，它的操作時(shí)序圖；圖4A，4B和4C分別顯示了當(dāng)子字線驅(qū)動(dòng)電路中的子字線未被選中時(shí)所用的操作時(shí)序圖；圖5是電路圖，顯示了構(gòu)成字線驅(qū)動(dòng)系統(tǒng)的主行譯碼器；圖6是電路圖，顯示了構(gòu)成字線驅(qū)動(dòng)系統(tǒng)的子行譯碼器；圖7是電路圖，顯示了構(gòu)成字線驅(qū)動(dòng)系統(tǒng)的負(fù)電勢(shì)發(fā)生電路；圖8顯示了子字線驅(qū)動(dòng)電路中柵極和源極之間和柵極和漏極之間的最大外加電壓；圖9是方塊圖，顯示了傳統(tǒng)的公知雙字線的概念；圖10示出了傳統(tǒng)的半導(dǎo)體存儲(chǔ)器；圖11是方塊圖，示出了傳統(tǒng)的半導(dǎo)體存儲(chǔ)器中字線驅(qū)動(dòng)系統(tǒng)的電氣構(gòu)成；圖12顯示了在傳統(tǒng)的子字線驅(qū)動(dòng)電路中，當(dāng)字線被激活時(shí)，輸入的信號(hào)的電平；圖13A是電路圖，顯示了一個(gè)傳統(tǒng)的子字線驅(qū)動(dòng)電路的例子；圖13B顯示了傳統(tǒng)的子字線驅(qū)動(dòng)電路中的操作時(shí)序圖；圖14顯示了傳統(tǒng)的主行譯碼器的方塊圖的一個(gè)例子；圖15是傳統(tǒng)的子行譯碼器方塊圖的例子；圖16顯示了傳統(tǒng)的子字線驅(qū)動(dòng)電路中柵極和源極之間和柵極和漏極之間的最大外加電壓，電壓施加的位置和輸入信號(hào)值。
下面將參考附圖，用一實(shí)施例進(jìn)一步詳細(xì)描述實(shí)現(xiàn)本發(fā)明的最佳方式。
圖1是方塊圖，顯示了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器的字線驅(qū)動(dòng)系統(tǒng)。圖2顯示了當(dāng)字線被激活時(shí)，子字線驅(qū)動(dòng)電路的輸入信號(hào)的電平。如圖1所示，字線驅(qū)動(dòng)系統(tǒng)由主行譯碼器電路1，子行譯碼器2，子字線驅(qū)動(dòng)電路3和負(fù)電勢(shì)發(fā)生電路4組成。
如圖2所示，當(dāng)主字線被選中時(shí)，主行譯碼器1響應(yīng)內(nèi)部地址信號(hào)和行譯碼器電路控制信號(hào)，使主字線MWL和MWL’為地電勢(shì)GND；而當(dāng)主字線未被選中時(shí)，分別使主字線MWL和MWL’為電源電勢(shì)Vcc和升壓電源電勢(shì)Vpp。當(dāng)子字線被選中時(shí)，子行譯碼器2響應(yīng)于內(nèi)部地址信號(hào)和行譯碼器電路控制信號(hào)，使子字選擇線RA為升壓電源電勢(shì)Vpp，使子字選擇線RAB為地電勢(shì)GND；而當(dāng)子字線未被選中時(shí)，使子字選擇線RA為地電勢(shì)GND，使子字選擇線RAB為電源電勢(shì)Vcc。子字線驅(qū)動(dòng)電路3操作，使得當(dāng)主字線MWL和MWL’以及子字線RA和RAB被選中時(shí)，子字線SWL為升壓電源電勢(shì)Vpp當(dāng)主字線MWL/MWL’和子字選擇線RA/RAB中任何一個(gè)或都未被選中時(shí)，使子字線SWL為負(fù)電勢(shì)Vnb。負(fù)電勢(shì)發(fā)生電路4向子字線驅(qū)動(dòng)電路1供給負(fù)電壓Vnb。
圖3A顯示了子字線驅(qū)動(dòng)電路的電路配置，圖3B顯示了當(dāng)每個(gè)線被選中時(shí)的操作時(shí)序圖。圖4A，4B和4C分別顯示了當(dāng)每個(gè)線未被選中時(shí)，子字線驅(qū)動(dòng)電路的時(shí)序圖。
如圖3A所示，子字線驅(qū)動(dòng)電路提供有兩個(gè)P溝道晶體管QP1和QP2，兩個(gè)N溝道晶體管QN1和QN2。晶體管QP1連接在子字選擇線RA和晶體管QP2之間，其柵極連接到主字線MWL’。晶體管QP2連接在晶體管QP1和子字線SWL之間，其柵極接地。晶體管QN1連接在子字線SWL和具有負(fù)電勢(shì)Vnb的端子之間，其柵極接到子字選擇線RAB上。晶體管QN2連接在子字線SWL和具有負(fù)電勢(shì)Vnb的端子之間，其柵極連接到主字線MWL上。
下面將參考圖3A，3B，4A，4B和4C描述上述子字線驅(qū)動(dòng)電路的操作。
在子字線驅(qū)動(dòng)電路中，P溝道晶體管QP2是受控制的，它的柵極接地，從而總是處于ON的狀態(tài)，它被連接在上拉子字線電勢(shì)的P溝道晶體管QP1和子字線SWL之間。下拉子字線電勢(shì)的N溝道晶體管QN1和QN2即使是它們的源極為負(fù)電勢(shì)Vnb，它們的柵極為地電勢(shì)，也可通過保持它們的閾值電壓高于傳統(tǒng)方法中的閾值電壓而處于OFF狀態(tài)。
當(dāng)主字線MWL和MWL’和子字選擇線RA和RAB被選中時(shí)，子字線SWL處于在存儲(chǔ)單元上寫數(shù)據(jù)的狀態(tài)，此時(shí)每部分電勢(shì)的變化示于圖3B。即，當(dāng)主字線MWL和MWL’和子字選擇線RA和RAB被選中時(shí)，根據(jù)內(nèi)部地址的時(shí)鐘變化，主字線MWL的電勢(shì)從電源電勢(shì)Vcc變?yōu)榈仉妱?shì)GND，主字線MWL’的電勢(shì)從升壓電源電勢(shì)Vpp變?yōu)榈仉妱?shì)GND，子字選擇線RA的電勢(shì)從地電勢(shì)GND變?yōu)樯龎弘娫措妱?shì)Vpp，子字選擇線RAB的電勢(shì)從電源電勢(shì)Vcc變?yōu)榈仉妱?shì)GND。結(jié)果，子字線SWL的電勢(shì)從由晶體管QN1的ON狀態(tài)引起的負(fù)電勢(shì)Vnb轉(zhuǎn)變?yōu)橛删w管QP1和QP2的ON狀態(tài)引起的升壓電源Vpp。該存取完成以后，當(dāng)主字線MWL和MWL’和子字選擇線RA和RAB恢復(fù)到它們的初始狀態(tài)時(shí)，子字線SWL的電勢(shì)從升壓電源電勢(shì)Vpp變?yōu)樨?fù)電勢(shì)Vnb，把子字線驅(qū)動(dòng)電路帶入數(shù)據(jù)保持狀態(tài)。
另一方面，當(dāng)主字線被選中，子字選擇線未被選中時(shí)，如圖4A所示，根據(jù)內(nèi)部地址的時(shí)鐘變化，主字線MWL的電勢(shì)從電源電勢(shì)Vcc變?yōu)榈仉妱?shì)GND，主字線MWL’的電勢(shì)從升壓電源電勢(shì)Vpp變?yōu)榈仉妱?shì)GND，然而，子字選擇線RA保持為地電勢(shì)GND，子字選擇線RAB保持在電源電勢(shì)Vcc。結(jié)果，晶體管QN1導(dǎo)通，這樣保持子字線SWL為負(fù)電勢(shì)Vnb。
而且，當(dāng)主字線未選擇而子字選擇線被選中時(shí)，如圖4B所示，子字選擇線RA的電勢(shì)從地電勢(shì)GND變?yōu)樯龎弘娫措妱?shì)Vpp，子字選擇線RAB的電勢(shì)從電源電勢(shì)Vcc變?yōu)榈仉妱?shì)GND，而主字線MWL保持為電源電勢(shì)Vcc，主字線MWL’保持升壓電源電勢(shì)Vpp。結(jié)果，晶體管QN2導(dǎo)通，保持子字線SWL為負(fù)電勢(shì)Vnb。
而且，當(dāng)主字線未選擇且子字選擇線未被選中時(shí)，如圖4C所示，主字線MWL保持為電源電勢(shì)Vcc，主字線MWL’保持升壓電源電勢(shì)Vpp，子字選擇線RA保持在地電勢(shì)GND，子字選擇線RAB保持為電源電勢(shì)Vcc，結(jié)果，晶體管QN1和QN2導(dǎo)通，保持子字線SWL為負(fù)電勢(shì)Vnb。
另外，如圖3B，4A，4B和4C所示，“X“代表晶體管QP1和QP2的連接點(diǎn)，當(dāng)執(zhí)行寫時(shí)，該連接點(diǎn)的電勢(shì)為升壓電源電勢(shì)Vpp，除了執(zhí)行寫操作外，它的電勢(shì)為Vp2，等于晶體管QP2的閾值電壓。
圖5顯示了根據(jù)本實(shí)施例的主行譯碼器電路。如圖5所示，主行譯碼器提供有與門AND11，P溝道晶體管QP11和QP12，N溝道晶體管QN11和QN12，和反相器INV11。
晶體管QN11連接在晶體管QP11和地電勢(shì)GND之間，其柵極連接到與門AND11的輸出。晶體管QN12連接在晶體管QP12和地電勢(shì)GND之間，其柵極通過反相器INV11連接到與門AND11的輸出。晶體管QP11連接在具有升壓電源Vpp的端子和晶體管QN11之間，其柵極連接到晶體管QP12和QN12的連接點(diǎn)。晶體管QP12連接在具有升壓電源Vpp的端子和晶體管QN12之間，其柵極連接到晶體管QP11和QN11的連接點(diǎn)。晶體管QN12連接在晶體管QP12和地電勢(shì)GND之間，其柵極通過反相器INV11連接到與門AND11的輸出。
下面將參考圖5描述主行譯碼器電路的操作。當(dāng)主字線被選中時(shí)，由于所有的地址輸入IN0，IN1，…，INm-1升高，與門AND11的輸出升高，作為反相器INV11的低電平輸出的地電壓GND輸出到主字線MWL，晶體管QN11導(dǎo)通，使地電勢(shì)GND輸出到主字線MWL’。
另一方面，當(dāng)主字線未被選中時(shí)，由于任一地址輸入IN0，IN1，…，INm-1均未升高，與門AND11的輸出降低，作為反相器INV11的高電平輸出的電源電壓Vcc輸出到主字線MWL，同時(shí)，晶體管QN12導(dǎo)通，晶體管QP12和QN12的連接點(diǎn)為地電勢(shì)GND，結(jié)果，晶體管QP11導(dǎo)通，使升壓電源電壓Vpp輸出到主字線MWL’。
圖6顯示了根據(jù)本實(shí)施例的子行譯碼器電路。如圖6所示，該子行譯碼器電路提供有與門AND21，P溝道晶體管QP21和QP22，N溝道晶體管QN21和QN22，和反相器INV21。
晶體管QN21連接在晶體管QP21和地電勢(shì)GND之間，其柵極連接到與門AND21的輸出。晶體管QN22連接在晶體管QP22和地電勢(shì)GND之間，其柵極通過反相器INV21連接到與門AND21的輸出。晶體管QP21連接在電源電勢(shì)Vpp和晶體管QN21之間，其柵極連接到晶體管QP22和QN22的連接點(diǎn)。晶體管QP22連接在具有升壓電源電勢(shì)Vpp的端子和晶體管QN22之間，其柵極是晶體管QP21和QN21的連接點(diǎn)。
下面參考圖6描述上述配置的子行譯碼器的操作。當(dāng)子字選擇線被選中時(shí)，由于所有的地址輸入IN0，IN1，…，INn-1升高，與門AND21的輸出升高，這使晶體管QN21導(dǎo)通，相應(yīng)地，晶體管QP21和QN21為地電勢(shì)GND。結(jié)果，晶體管QP22導(dǎo)通，升壓電源Vpp輸出到子字選擇線RA。由于與門AND21的輸出升高，作為反相器INV21的低電平輸出的地電壓GND輸出子字選擇線RAB。
另一方面，當(dāng)子字線未被選中時(shí)，由于任一地址輸入IN0，IN1，…，INn-1均未升高，與門AND21的輸出降低，這使為反相器INV21的高電平輸出的電源電壓Vcc輸出到子字選擇線RAB，晶體管QN22導(dǎo)通，地電勢(shì)GND輸出到子字選擇線RA。
圖7顯示了根據(jù)本實(shí)施例的負(fù)電勢(shì)發(fā)生電路。如圖7所示，該負(fù)電勢(shì)發(fā)生電路由參考電勢(shì)發(fā)生電路11，負(fù)電勢(shì)檢測(cè)電路12和電荷泵電路13組成。
參考電勢(shì)發(fā)生電路11用于產(chǎn)生參考電勢(shì)(正電勢(shì))。負(fù)電勢(shì)檢測(cè)電路12用于檢測(cè)參考電勢(shì)和輸出負(fù)電勢(shì)Vnb之間的差。根據(jù)這個(gè)差，做算術(shù)運(yùn)算并產(chǎn)生電荷泵控制信號(hào)來控制電荷泵電路的輸出電壓。電荷泵電路13用于輸出一需要的負(fù)電勢(shì)Vnb(它響應(yīng)于電荷泵控制信號(hào)而變化)。
圖8顯示了根據(jù)本實(shí)施例的子字線驅(qū)動(dòng)電路的柵極—源極之間和柵極—漏極之間的最大外加電壓。即，晶體管QP1的柵極和源極之間的最大外加電壓是升壓電源電壓Vpp，此時(shí)，子字選擇線RA為作為輸入信號(hào)值的升壓電源電勢(shì)Vpp(即，當(dāng)子字線被選中時(shí))，主字線MWL’為作為輸入信號(hào)值的地電勢(shì)GND(即，當(dāng)子字線被選中時(shí))。而且，晶體管QN1的柵極和漏極之間的最大外加電壓是電源電勢(shì)Vcc+|Vnb|，此時(shí)，子字選擇線RAB是作為輸入信號(hào)值的電源電勢(shì)Vcc(即，當(dāng)子字線未被選中時(shí))，主字線MWL’是作為輸入信號(hào)值的地電勢(shì)GND(即，當(dāng)子字線未被選中時(shí))。
相應(yīng)地，如果電源電勢(shì)Vcc＝1.8V，升壓電源電勢(shì)Vpp＝2.5V，負(fù)電勢(shì)Vnb＝-0.5V，柵極與源極之間和柵極與漏極之間的最大外加電壓是2.5V，低于圖16中所示的傳統(tǒng)電路。
這樣，在根據(jù)本實(shí)施例的半導(dǎo)體存儲(chǔ)器的子字線驅(qū)動(dòng)電路中，通過控制P溝道晶體管QP2總是為ON狀態(tài)，其柵極接地，在上拉子字線SWL的電勢(shì)的P溝道晶體管和子字線SWL之間，晶體管QP2和晶體管QP1的連接點(diǎn)X的電勢(shì)保持在VP2(為晶體管QP2的閾值電壓)，晶體管QP1的柵極和源極之間的最大外加電壓可限制為Vpp。如果電路中沒有晶體管QP2，晶體管QP1的柵極和源極之間的電勢(shì)變?yōu)閂pp+|Vnb|，和傳統(tǒng)電路中的相同，就不會(huì)產(chǎn)生改進(jìn)的效果。
而且，在根據(jù)本實(shí)施例的子字線驅(qū)動(dòng)電路中，通過用兩條線MWL和MWL’作為主字線，通過使用主字線MWL的高電平電壓為電源電勢(shì)Vcc，并通過保持它們的閾值電壓高于普通情況下的電壓，使N溝道晶體管QN1和QN2下拉處于OFF態(tài)的子字線的電勢(shì)(即使它們的源極處于負(fù)電勢(shì)Vnb和它們的柵極為地電勢(shì))，晶體管QN1的柵極和漏極之間的最大外加電壓可限制到Vcc+|Vnb|。這里，如果電路中主字線MWL的電勢(shì)為升壓電源Vpp，晶體管QN1的柵極和源極之間的電勢(shì)變?yōu)閂pp+|Vnb|，和傳統(tǒng)電路中的相同，就不會(huì)產(chǎn)生預(yù)期的改進(jìn)效果。
而且，在主行譯碼器電路和子行譯碼器電路中，由于不使用負(fù)電勢(shì)Vnb，構(gòu)成電路的晶體管的柵極和源極之間和柵極和漏極之間的最大外加電壓不會(huì)超過升壓電源電壓Vpp。
這樣，在子字線驅(qū)動(dòng)電路中，由于除了低電平電壓用作子字線的負(fù)電勢(shì)Vnb之外，沒有使用負(fù)電勢(shì)Vnb，負(fù)電源Vnb的電流消耗減少，從而，如果負(fù)電源Vnb的流量增加時(shí)，阻止由每個(gè)可能的負(fù)電荷引起的噪音的影響。另外，因?yàn)橹餍凶g碼器電路中的負(fù)電勢(shì)Vnb和子行譯碼器電路的布線不需要，盡管上述主字線增加了一條線，總體布線數(shù)目的減少仍是可能的。
很明顯，本發(fā)明不僅限于上述實(shí)施例，在不脫離本發(fā)明的范疇和精神的情況下，可進(jìn)行變化和改進(jìn)。例如，存儲(chǔ)單元陣列的主字線和位線的數(shù)目和每個(gè)主字線的子字線驅(qū)動(dòng)電路的數(shù)目和子字線的數(shù)目可任意選擇。用于主行譯碼器的N溝道晶體管和P溝道晶體管，子行譯碼器電路和子字線驅(qū)動(dòng)電路也能任意相互替換。
從上述描述中可清楚地看出，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，在包含子字線驅(qū)動(dòng)電路的整個(gè)X譯碼器中，由于柵極和源極之間和柵極和漏極之間的最大外加電壓限制到升壓電源電壓Vpp，與傳統(tǒng)技術(shù)中相應(yīng)的電壓是Vpp+|Vnb|的情況相比要低一些，對(duì)柵極和源極之間和柵極和漏極之間氧化膜的厚度的增加沒有要求，不象傳統(tǒng)技術(shù)中那樣，這樣從生產(chǎn)的角度看是具有優(yōu)點(diǎn)的，阻止了由對(duì)氧化膜厚度的增加起作用的單元晶體管的閾值電壓的降低引起的保持特性的下降。
而且，在X譯碼器電路中，由于除了低電平電壓用作子字線的負(fù)電勢(shì)Vnb之外，未使用負(fù)電勢(shì)Vnb，可以減少負(fù)電源的電流消耗，阻止了負(fù)電源(為負(fù)電勢(shì)Vnb)的增加的電流消耗引起的噪聲效應(yīng)，而且，因?yàn)槌俗幼志€驅(qū)動(dòng)電路之外，在X譯碼器電路中負(fù)電勢(shì)Vnb不需布線，半導(dǎo)體器件中布線數(shù)量的減少成為可能。
根據(jù)本發(fā)明，如上所述，半導(dǎo)體存儲(chǔ)器的配置使沿主字線布置的子字線驅(qū)動(dòng)電路當(dāng)子字線被選中時(shí)，適宜于在其控制下，控制子字線為預(yù)定正電勢(shì)并使連接到子字線的存儲(chǔ)單元處于數(shù)據(jù)寫狀態(tài)，而當(dāng)子字線未被選中時(shí)，它控制子字線為預(yù)定負(fù)電勢(shì)，并使存儲(chǔ)單元為數(shù)據(jù)保持態(tài)。而且，半導(dǎo)體存儲(chǔ)器的配置也使子字線驅(qū)動(dòng)電路具有另一受控晶體管，該晶體管總是處于ON狀態(tài)，它置于控制子字線為預(yù)定正電勢(shì)的晶體管和子字線之間，而且，控制子字線為負(fù)電勢(shì)的晶體管的閾值電壓，當(dāng)子字線被選中時(shí)，設(shè)置為即使其柵極為地電勢(shì)仍保持在OFF狀態(tài)，而當(dāng)子字線未被選中時(shí)，低于預(yù)定電勢(shì)的正電壓施加到柵極。相應(yīng)地，構(gòu)成子字線驅(qū)動(dòng)電路的晶體管的柵極和源極之間和柵極和漏極之間的最在外加電壓可保持得較低。
而且，本發(fā)明的半導(dǎo)體存儲(chǔ)器的配置使得在子字線驅(qū)動(dòng)電路中，第一主字線的高電平電壓用作電源電勢(shì)，其低電平電壓用作地電勢(shì)，第二主字線的高電平電壓用作高于電源電勢(shì)的升壓電源電勢(shì)，其低電平電壓用作地電勢(shì)，而第一子字選擇線的高電平用作升壓電源電勢(shì)，其低電平電壓用作地電勢(shì)，第二子字選擇線的高電平電壓用作電源電勢(shì)，其低電平電壓用作地電勢(shì)。這意味著負(fù)電勢(shì)不用作低電平電壓，使負(fù)電源的電流消耗減少。
權(quán)利要求
1.半導(dǎo)體存儲(chǔ)器，其子字線驅(qū)動(dòng)電路沿主字線設(shè)置，當(dāng)子字線被選中時(shí)，控制子字線驅(qū)動(dòng)電路控制下的所述子字線為預(yù)定正電勢(shì)，并使連接到子字線的存儲(chǔ)單元為寫狀態(tài)；當(dāng)所述子字線未被選中時(shí)，控制所述子字線為預(yù)定負(fù)電勢(shì)，并使所述單元處于數(shù)據(jù)保持狀態(tài)，所述半導(dǎo)體存儲(chǔ)器包括另一被控制為總是導(dǎo)通狀態(tài)的晶體管，它置于控制所述子字線為所述預(yù)定正電勢(shì)的晶體管和所述子字線驅(qū)動(dòng)電路中的所述子字線之間；控制所述子字線為所述負(fù)電勢(shì)的所述晶體管的閾值電壓，當(dāng)所述子字線被選中時(shí)，設(shè)置為即使其柵極為地電勢(shì)，仍保持為截止?fàn)顟B(tài)；當(dāng)所述子字線被選中時(shí)，低于所述預(yù)定正電勢(shì)的正電壓施加到所述柵極。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述預(yù)定的正電勢(shì)高于電源電勢(shì)和控制所述字線為所述預(yù)定正電勢(shì)的所述晶體管的閾值電壓的總和，低于所述正電勢(shì)的正電勢(shì)是電源電勢(shì)。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，當(dāng)所述主字線和子字線驅(qū)動(dòng)電路的子字選擇線被選中時(shí)，所述子字線驅(qū)動(dòng)電路處于被選中狀態(tài)，當(dāng)所述主字線和/或所述子字選擇線未被選中時(shí)，處于未被選中狀態(tài)。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述主字線由第一主字線和第二主字線組成，所述子字選擇線由第一子字選擇線和第二子字選擇線組成，其中，當(dāng)所述主字線被選中時(shí)，所述第一和第二主字線響應(yīng)于時(shí)鐘而降為低電平，而當(dāng)所述主字線未被選中時(shí)，所述第一和第二主字線升為高電平，當(dāng)所述子字選擇線被選中時(shí)，所述第一子字選擇字線響應(yīng)于時(shí)鐘而升為高電平，所述第二子字選擇線響應(yīng)于時(shí)鐘而降為低電平，而當(dāng)所述子字選擇線未被選中時(shí)，所述第一子字選擇線降為低電平，所述第二子字選擇線升高。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述第一主字線的高電平電壓是電源電壓，其低電平電壓是地電勢(shì)，所述第二主字線的高電平電壓是高于所述電源電勢(shì)的升壓電源電勢(shì)，其低電平電壓是地電勢(shì)，其中所述第一子字選擇線的高電平電壓是所述升壓電源電勢(shì)，其低電平電壓是地電勢(shì)，而所述第二子字選擇線的高電平電壓是電源電勢(shì)，其低電平電壓是地電勢(shì)。
6.如權(quán)利要求4或5所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述子字線驅(qū)動(dòng)電路提供有第一和第二P溝道晶體管和第一和第二N溝道晶體管，其柵極連接到所述第二主字線的所述第一P溝道晶體管置于所述第一子字選擇線和所述第二P溝道晶體管之間，而其柵極接地的所述第二P溝道晶體管置于所述第一P溝道晶體管和所述子字線之間，而且，其柵極連接到所述第二子字選擇線的所述第一N溝道晶體管置于所述子字線和具有負(fù)電勢(shì)的端子之間，而其柵極連接到所述第一主字線的所述第二N溝道晶體管置于所述子字線和具有負(fù)電勢(shì)的端子之間。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述第一和第二N溝道晶體管的閾值電壓的設(shè)置使得即使它們的源極為負(fù)電勢(shì)，它們的柵極為地電勢(shì)，它們?nèi)员３衷诮刂範(fàn)顟B(tài)。
8.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器，其特征在于，當(dāng)所述主字線和所述子字線驅(qū)動(dòng)電路的子字選擇線被選中時(shí)，所述子字線驅(qū)動(dòng)電路處于被選中狀態(tài)；當(dāng)所述主字線和/或所述子字選擇線未被選中時(shí)，所述子字線驅(qū)動(dòng)電路處于未被選中狀態(tài)。
9.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述主字線由第一主字線和第二主字線組成，所述子字選擇線由第一子字選擇線和第二子字選擇線組成，其中，當(dāng)所述主字線被選中時(shí)，所述第一和第二主字線響應(yīng)于時(shí)鐘而降為低電平，而當(dāng)所述主字線未被選中時(shí)，所述第一和第二主字線升為高電平；當(dāng)所述子字選擇線被選中時(shí)，所述第一子字選擇線響應(yīng)于時(shí)鐘升為高電平，所述第二子字選擇線響應(yīng)于時(shí)鐘降為低電平，而當(dāng)所述子字選擇線未被選中時(shí)，所述第一子字選擇線降為低電平，所述第二子字選擇線升為高電平。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述第一主字線的高電平電壓為電源電勢(shì)，其低電平電壓為地電勢(shì)；所述第二主字線的高電平是高于電源電勢(shì)的升壓電源電勢(shì)，其低電平電壓是地電勢(shì)，其中所述第一子字選擇線的高電平電壓是所述升壓電源電勢(shì)，低電平電壓是地電勢(shì)，而所述第二子字選擇線的高電平電壓是電源電勢(shì)，低電平電壓是地電勢(shì)。
11.如權(quán)利要求9或10所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述子字線驅(qū)動(dòng)電路提供有第一和第二P溝道晶體管和第一和第二N溝道晶體管，其柵極連接到所述第二主字線的所述第一P溝道晶體管置于所述第一子字選擇線和第二P溝道晶體管之間，而柵極接地的所述第二溝道晶體管置于所述第一P溝道晶體管和所述子字線之間；柵極連接到所述第二子字選擇線的所述第一N溝道晶體管置于所述子字線和具有負(fù)電勢(shì)的端子之間，而柵極連接到所述第一主字線的所述第二N溝道晶體管置于所述子字線和具有負(fù)電勢(shì)的端子之間。
12.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器，其特征在于，所述第一和第二N溝道晶體管的閾值電壓的設(shè)置使得即使所述第一和第二N溝道晶體管的源極為負(fù)電勢(shì)而柵極為地電勢(shì)，它們?nèi)员３譃榻刂範(fàn)顟B(tài)。
全文摘要
半導(dǎo)體存儲(chǔ)器使用了雙字線系統(tǒng)和負(fù)電勢(shì)字線系統(tǒng),其中,柵極和源極之間和柵極和漏極之間使用降低的最大外加電壓,該半導(dǎo)體存儲(chǔ)器使沿主字線設(shè)置的子字線驅(qū)動(dòng)電路有一個(gè)晶體管控制為總處于ON狀態(tài),它置于控制子字線為正電勢(shì)的晶體管和子字線之間;設(shè)置控制子字線為負(fù)電勢(shì)的兩個(gè)晶體管的閾值電壓使得即使其柵極為地電勢(shì),當(dāng)子字線被選中時(shí),它們?nèi)员３衷贠FF狀態(tài),當(dāng)子字線未被選中時(shí),低于上述預(yù)定正電壓的正電壓加到它們的柵極。
文檔編號(hào)G11C17/14GK1245338SQ9911138
公開日2000年2月23日 申請(qǐng)日期1999年8月12日 優(yōu)先權(quán)日1998年8月13日
發(fā)明者大月哲也 申請(qǐng)人:日本電氣株式會(huì)社