專利名稱：半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器，特別是涉及根據(jù)在構(gòu)成存儲單元的電容元件中已被儲存的電容來判定存儲狀態(tài)的半導(dǎo)體存儲器。
背景技術(shù)：
作為半導(dǎo)體存儲器的代表性的一種的DRAM(動態(tài)隨機(jī)存取存儲器)的存儲單元的結(jié)構(gòu)是1元件型(1晶體管和1電容器)的，因?yàn)榇鎯卧旧淼慕Y(jié)構(gòu)簡單，故作為最適合于半導(dǎo)體器件的高集成化、大容量化的結(jié)構(gòu)被使用于各種各樣的電子裝置中。
圖30是示出在DRAM中的存儲單元陣列上排列成行列狀的存儲單元的結(jié)構(gòu)的電路圖。
參照圖30，存儲單元1000具備n溝道MOS(金屬-氧化物-半導(dǎo)體)晶體管1002和電容器1004。n溝道MOS晶體管1002的源/漏的一方導(dǎo)電性地連接到位線1008上，而且，源/漏的另一方導(dǎo)電性地連接到電容器1004的一個電極上。n溝道MOS晶體管1002的柵導(dǎo)電性地連接到字線1006上。電容器1004的另一個電極導(dǎo)電性地連接到單元板電位1010上。
n溝道MOS晶體管1002只在數(shù)據(jù)寫入時和數(shù)據(jù)讀出時由被激活的字線1006驅(qū)動，只在數(shù)據(jù)寫入時和數(shù)據(jù)讀出時導(dǎo)通，在除此以外時關(guān)斷。
電容器1004根據(jù)是否蓄積了電荷來存儲2進(jìn)制信息“1”、“0”。通過從位線1008經(jīng)n溝道MOS晶體管1002對電容器1004施加與2進(jìn)制信息“1”、“0”對應(yīng)的電壓，進(jìn)行電容器1004的充放電，進(jìn)行數(shù)據(jù)的寫入。
即，在進(jìn)行數(shù)據(jù)“1”的寫入時，將位線1008預(yù)充電到電源電壓Vcc，通過字線1006被激活，n溝道MOS晶體管1002導(dǎo)通，從位線1008經(jīng)n溝道MOS晶體管1002對電容器1004施加電源電壓Vcc，在電容器1004中儲存電荷。而且，在該電容器1004中儲存了電荷的狀態(tài)與數(shù)據(jù)“1”相對應(yīng)。
此外，在進(jìn)行數(shù)據(jù)“0”的寫入時，將位線1008預(yù)充電到接地電壓GND，通過字線1006被激活，n溝道MOS晶體管1002導(dǎo)通，電荷從電容器1004經(jīng)n溝道MOS晶體管1002對位線1008放電。而且，在該電容器1004中未儲存電荷的狀態(tài)與存儲數(shù)據(jù)“0”相對應(yīng)。
另一方面，在進(jìn)行數(shù)據(jù)的讀出時，預(yù)先將位線1008預(yù)充電到電壓Vcc/2，通過字線1006被激活，n溝道MOS晶體管1002導(dǎo)通，位線1008與電容器1004通電。由此，在位線1008上顯現(xiàn)與電容器1004的儲存電荷的狀態(tài)對應(yīng)的微小的電壓變化，未圖示的讀出放大器將該微小的電壓變化放大為電源電壓Vcc或接地電壓GND。該位線1008的電壓電平與已被讀出的數(shù)據(jù)的狀態(tài)相對應(yīng)。
再有，由于上述的數(shù)據(jù)的讀出工作是破壞性的讀出，故根據(jù)已被讀出的數(shù)據(jù)，在位線1008的電壓已被放大為電源電壓Vcc或接地電壓GND的狀態(tài)下，字線1006再次被激活，用與上述的數(shù)據(jù)的寫入工作同樣的工作進(jìn)行對電容器1004的再充電。由此，與數(shù)據(jù)的讀出對應(yīng)地一度被破壞的數(shù)據(jù)恢復(fù)到原來的狀態(tài)。
但是，在DRAM的存儲單元中，與存儲數(shù)據(jù)相當(dāng)?shù)碾娙萜?004的電荷由于各種各樣的原因而漏泄，緩慢地消失。即，存儲數(shù)據(jù)隨時間的流逝而消失。因此，在DRAM中，在數(shù)據(jù)的讀出中，在不能檢測出與存儲數(shù)據(jù)對應(yīng)的位線1008的電壓變化之前，實(shí)施一度讀出數(shù)據(jù)并再次寫入這樣的刷新工作。
對于DRAM來說，必須常時地周期性地對全部的存儲單元進(jìn)行該刷新工作，在這一點(diǎn)上存在高速化、低功耗化方面的缺點(diǎn)，相對于不需要刷新工作的SRAM(靜態(tài)隨機(jī)存取存儲器)，存在從高速化、低功耗化的觀點(diǎn)來看較差的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供不需要刷新工作的半導(dǎo)體存儲器。
本發(fā)明的半導(dǎo)體存儲器是包含排列成行列狀的多個存儲單元的半導(dǎo)體存儲器，多個存儲單元分別根據(jù)電容元件中已被儲存的電容來判定存儲狀態(tài)。多個存儲單元分別具備傳輸門晶體管；電容元件；第1倒相器；以及第2倒相器。傳輸門晶體管具有1對源/漏。電容元件具有互相對置以便能儲存電容的第1和第2電極，第1電極導(dǎo)電性地連接到1對源/漏的一方上。第1倒相器具有導(dǎo)電性地連接到1對源/漏的一方上的輸入節(jié)點(diǎn)。第2倒相器具有導(dǎo)電性地連接到第1倒相器的輸出節(jié)點(diǎn)上的輸入節(jié)點(diǎn)和導(dǎo)電性地連接到第1倒相器的輸入節(jié)點(diǎn)上的輸出節(jié)點(diǎn)。電容元件的第1電極導(dǎo)電性地連接到第2倒相器的輸出節(jié)點(diǎn)上，第2電極導(dǎo)電性地連接到第1倒相器的輸出節(jié)點(diǎn)上。根據(jù)電容元件中已被儲存的電容來判定存儲狀態(tài)。
按照本發(fā)明的半導(dǎo)體存儲器，在排列成行列狀的多個存儲單元中，分別以交叉耦合的方式連接了第1倒相器和第2倒相器。此外，儲存電容的電容元件的第1電極導(dǎo)電性地連接到第2倒相器的輸出節(jié)點(diǎn)上，第2電極導(dǎo)電性地連接到第1倒相器的輸出節(jié)點(diǎn)上。因而，來自電容元件的電荷的漏泄被以交叉耦合的方式連接的電路所補(bǔ)償。其結(jié)果，在沒有刷新工作的情況下可防止因電荷的漏泄導(dǎo)致的存儲狀態(tài)的消失。


圖1是示出本發(fā)明的實(shí)施例1～3的半導(dǎo)體存儲器的整體結(jié)構(gòu)的概略框圖。
圖2是示出本發(fā)明的實(shí)施例1的半導(dǎo)體存儲器中的存儲單元陣列內(nèi)配置的存儲單元的結(jié)構(gòu)的電路圖。
圖3是示出本發(fā)明的實(shí)施例1中的DRAM的存儲單元陣列的結(jié)構(gòu)的一部分的平面示意圖。
圖4是示出圖3的單位單元區(qū)域A和C的平面布局結(jié)構(gòu)的平面圖。
圖5～圖9是從圖4的平面布局結(jié)構(gòu)的下層起從下向上按順序示出了第1層～第5層的平面圖。
圖10是沿圖4的X-X線的概略剖面圖。
圖11是示出本發(fā)明的實(shí)施例2的半導(dǎo)體存儲器中的存儲單元陣列內(nèi)配置的存儲單元的結(jié)構(gòu)的電路圖。
圖12是示出本發(fā)明的實(shí)施例2中的DRAM的存儲單元陣列的結(jié)構(gòu)的一部分的平面示意圖。
圖13是示出圖12的單位單元區(qū)域A和C的平面布局結(jié)構(gòu)的平面圖。
圖14～圖18是從圖13的平面布局結(jié)構(gòu)的下層起從下向上按順序示出了第1層～第5層的平面圖。
圖19是沿圖13的XIX-XIX線的概略剖面圖。
圖20是示出本發(fā)明的實(shí)施例3中的半導(dǎo)體存儲器中的存儲單元陣列內(nèi)配置的存儲單元的結(jié)構(gòu)的電路圖。
圖21是示出本發(fā)明的實(shí)施例3中的DRAM的存儲單元陣列的結(jié)構(gòu)的一部分的平面示意圖。
圖22是示出圖21的單位單元區(qū)域A和C的平面布局結(jié)構(gòu)的平面圖。
圖23～圖28是從圖21的平面布局結(jié)構(gòu)的下層起從下向上按順序示出了第1層～第6層的平面圖。
圖29是沿圖22的XXIX-XXIX線的概略剖面圖。
圖30是示出在DRAM中的存儲單元陣列上排列成行列狀的存儲單元的結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
以下，根據(jù)

本發(fā)明的實(shí)施例。
(實(shí)施例1)參照圖1，半導(dǎo)體存儲器1具備控制信號端子2、時鐘端子3、地址端子4、數(shù)據(jù)輸入輸出端子5、控制信號緩沖器6、時鐘緩沖器7、地址緩沖器8、輸入輸出緩沖器9、控制電路10、行地址譯碼器11、列地址譯碼器12、讀出放大器/輸入輸出控制電路13和存儲單元陣列14。
再有，在圖1中，關(guān)于半導(dǎo)體存儲器1只是代表性地示出了有關(guān)數(shù)據(jù)輸入輸出的主要部分，省略了其它部分的圖示。
控制信號端子2接受芯片選擇信號/CS、行地址選通信號/RAS、列地址選通信號/CAS和寫啟動信號/WE的指令控制信號。時鐘端子3接受外部時鐘CLK和時鐘啟動信號CKE。地址端子4接受地址信號A0～An(n是自然數(shù))。
時鐘緩沖器7接受外部時鐘CLK，發(fā)生內(nèi)部時鐘，輸出給控制信號緩沖器6、地址緩沖器8、輸入輸出緩沖器9和控制電路10?？刂菩盘柧彌_器6根據(jù)從時鐘緩沖器7接受的內(nèi)部時鐘，取入并鎖存芯片選擇信號/CS、行地址選通信號/RAS、列地址選通信號/CAS和寫啟動信號/WE，輸出給控制電路10。地址緩沖器8根據(jù)從時鐘緩沖器7接受的內(nèi)部時鐘，取入并鎖存地址信號A1～An，發(fā)生內(nèi)部地址信號，輸出給行地址譯碼器11和列地址譯碼器12。
數(shù)據(jù)輸入輸出端子5是使在半導(dǎo)體存儲器1中被讀寫的數(shù)據(jù)與外部進(jìn)行授受的端子，在數(shù)據(jù)寫入時接受從外部輸入的數(shù)據(jù)DQ1～DQi(i是自然數(shù))，在數(shù)據(jù)讀出時對外部輸出數(shù)據(jù)DQ1～DQi。
控制電路10根據(jù)從時鐘緩沖器7接受的內(nèi)部時鐘，從控制信號緩沖器6取入指令控制信號，根據(jù)已取入的指令控制信號控制行地址譯碼器11、列地址譯碼器12和輸入輸出緩沖器9。由此，進(jìn)行數(shù)據(jù)DQ1～DQi的對于存儲單元陣列14的讀寫。
輸入輸出緩沖器9在數(shù)據(jù)寫入時根據(jù)從時鐘緩沖器7接受的內(nèi)部時鐘和來自控制電路10的指示，取入并鎖存數(shù)據(jù)DQ1～DQi，將內(nèi)部數(shù)據(jù)IDQ輸出給讀出放大器/輸入輸出控制電路13。另一方面，輸入輸出緩沖器9在數(shù)據(jù)讀出時，根據(jù)從時鐘緩沖器7接受的內(nèi)部時鐘和來自控制電路10的指示，將從讀出放大器/輸入輸出控制電路13接受的內(nèi)部數(shù)據(jù)IDQ輸出給數(shù)據(jù)輸入輸出端子5。
行地址譯碼器11根據(jù)來自控制電路10的指示，選擇與地址信號A1～An對應(yīng)的存儲單元陣列14內(nèi)的字線，激活由未圖示的字線驅(qū)動器選擇的字線。此外，列地址譯碼器12根據(jù)來自控制電路10的指示，選擇與地址信號A1～An對應(yīng)的存儲單元陣列14內(nèi)的位線對。
讀出放大器/輸入輸出控制電路13在數(shù)據(jù)寫入時，根據(jù)從輸入輸出緩沖器9接受的內(nèi)部數(shù)據(jù)IDQ的邏輯電平，將由列地址譯碼器12選擇的位線對預(yù)充電到電源電壓Vcc或接地電壓GND。由此，對導(dǎo)電性地連接到由行地址譯碼器11激活的字線和由列地址譯碼器12選擇的、被讀出放大器/輸入輸出控制電路13預(yù)充電的位線對上的存儲單元陣列14內(nèi)的存儲單元進(jìn)行內(nèi)部數(shù)據(jù)IDQ的寫入。
另一方面，讀出放大器/輸入輸出控制電路13在數(shù)據(jù)讀出時，將在數(shù)據(jù)讀出前由列地址譯碼器12選擇的位線對預(yù)充電到電壓Vcc/2，在已被選擇的位線對中檢測/放大與讀出數(shù)據(jù)對應(yīng)地發(fā)生的微小電壓變化，判定讀出數(shù)據(jù)的邏輯電平，輸出給輸入輸出緩沖器9。
存儲單元陣列14是以行列狀排列了后述的存儲單元的存儲單元組，經(jīng)與各行對應(yīng)的字線與行地址譯碼器11導(dǎo)電性地連接，此外，經(jīng)與各列對應(yīng)的位線對與讀出放大器/輸入輸出控制電路13導(dǎo)電性地連接。
參照圖2，在存儲單元陣列內(nèi)，多條字線22分別在行方向(圖中的橫方向)上延伸，多條位線21分別在列方向(圖中的縱方向)上延伸，以多條字線22的每一條與多條位線21的每一條交叉的方式進(jìn)行了配置。在多條字線22的每一條與多條位線21的每一條的各交叉部附近配置了存儲單元35，由此，將多個存儲單元35配置成行列狀。
多個存儲單元35各自具備n溝道MOS晶體管(傳輸門晶體管)23、電容器(電容元件)32、第1倒相器26和第2倒相器29。即，存儲單元35具有在由n溝道MOS晶體管23和電容器32構(gòu)成的存儲單元上附加了第1和第2倒相器26、29的結(jié)構(gòu)。第1倒相器26由p溝道MOS晶體管24和n溝道MOS晶體管25構(gòu)成，第2倒相器29由p溝道MOS晶體管27和n溝道M0S晶體管28構(gòu)成。
關(guān)于n溝道MOS晶體管23，其柵導(dǎo)電性地連接到字線22上，其源/漏的一方導(dǎo)電性地連接到位線21上，而且其源/漏的另一方導(dǎo)電性地連接到電容器32上。n溝道M0S晶體管23由只在數(shù)據(jù)寫入時和數(shù)據(jù)讀出時被激活的字線22驅(qū)動，只在數(shù)據(jù)寫入時和數(shù)據(jù)讀出時導(dǎo)通，在除此以外時關(guān)斷。
電容器32具有夾住電容器電介質(zhì)而互相對置的一個電極和另一個電極。一個電極導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的另一方上。該電容器32通過被施加與來自位線21的2進(jìn)制信息“1”、“0”對應(yīng)的電壓而引起充放電，由此進(jìn)行數(shù)據(jù)的寫入。
在第1倒相器26中，在電源節(jié)點(diǎn)30與接地節(jié)點(diǎn)31之間串聯(lián)地連接了p溝道MOS晶體管24與n溝道MOS晶體管25，其連接部是第1倒相器26的輸出節(jié)點(diǎn)34。p溝道MOS晶體管24的柵與n溝道MOS晶體管25的柵互相導(dǎo)電性地連接，其連接部是第1倒相器26的輸入節(jié)點(diǎn)33。
在第2倒相器29中，在電源節(jié)點(diǎn)30與接地節(jié)點(diǎn)31之間串聯(lián)地連接了p溝道MOS晶體管27與n溝道MOS晶體管28，其連接部是第2倒相器29的輸出節(jié)點(diǎn)37。p溝道MOS晶體管27的柵與n溝道MOS晶體管28的柵互相導(dǎo)電性地連接，其連接部是第1倒相器26的輸入節(jié)點(diǎn)36。
第1倒相器26的輸入節(jié)點(diǎn)33與第2倒相器29的輸出節(jié)點(diǎn)37導(dǎo)電性地連接，第1倒相器26的輸出節(jié)點(diǎn)34與第2倒相器29的輸入節(jié)點(diǎn)36導(dǎo)電性地連接。通過以這種方式來連接，以彼此交叉耦合的方式連接了這2個倒相器26、29。
在本實(shí)施例的存儲單元35中應(yīng)特別注意的是，電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，而且電容器32的另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。
接著，說明實(shí)施例1中的存儲單元陣列和存儲單元的具體的結(jié)構(gòu)。
首先，參照圖3，在存儲單元陣列內(nèi)，多條字線303的每一條與多條位線316的每一條以互相正交的方式來形成，在字線303與位線316的每個交叉部上配置了存儲單元，用斜線示出的部分是形成1個存儲單元的單位單元區(qū)域。此外，將在列方向(圖中的縱方向)上并排地配置的單位單元區(qū)域A和B的各平面布局結(jié)構(gòu)構(gòu)成為相對于兩者的邊界線彼此呈線對稱。此外，在行方向(圖中的橫方向)上并排地配置的單位單元區(qū)域A和C的各平面布局具有彼此相同的結(jié)構(gòu)。再有，在圖3中，為了說明的方便起見，只圖示了位線和字線。
圖4～圖9的用虛線包圍的區(qū)域100是1個存儲單元的區(qū)域。
參照圖5和圖10，在硅襯底320的表面上鄰接地形成了p阱區(qū)300和n阱區(qū)301。
在硅襯底320的表面上形成了元件隔離用的場氧化膜326。在由該場氧化膜326進(jìn)行了隔離的p阱區(qū)300的表面的有源區(qū)302(302a～302i)中形成了n溝道MOS晶體管23、25、28。此外，在由該場氧化膜326進(jìn)行了隔離的n阱區(qū)301的表面上形成了p溝道MOS晶體管24、27。
n溝道MOS晶體管23具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的1對源/漏302a、302b；以及在被該1對源/漏302a、302b夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵305a。
此外，n溝道MOS晶體管25具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源302c和漏302b；以及在被該源302c和漏302b夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵305b。
此外，n溝道MOS晶體管28具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源302d和漏302e；以及在被該源302d和漏302e夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵305c。
此外，p溝道MOS晶體管24具有都由p型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源302f和漏302g；以及在被該源302f和漏302g夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵306a。
此外，p溝道MOS晶體管27具有都由p型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源302h和漏302i；以及在被該源302h和漏302i夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵306b。
n溝道MOS晶體管23的柵305a與字線303為一體化，在行方向(圖5中的橫方向)上橫截單位單元區(qū)域。n溝道MOS晶體管23的源/漏的另一方302b和n溝道MOS晶體管25的漏302b由共同的雜質(zhì)擴(kuò)散區(qū)形成。n溝道MOS晶體管25的柵305b和p溝道MOS晶體管24的柵306a用由共同的摻雜多晶硅層(導(dǎo)入了雜質(zhì)的多晶硅層)構(gòu)成的倒相器柵304a來形成。此外，n溝道MOS晶體管28的柵305c和p溝道MOS晶體管27的柵306b用由共同的摻雜多晶硅層構(gòu)成的倒相器柵304b來形成。
在硅襯底320上形成了層間絕緣層321以便覆蓋這些n溝道MOS晶體管23、25、28和p溝道MOS晶體管24、27。
參照圖6和圖10，在層間絕緣層321上形成了由金屬層構(gòu)成的襯墊310、GND布線311和Vcc布線312。GND布線311和Vcc布線312互相平行地在行方向上橫截單位單元區(qū)域。
襯墊310經(jīng)接點(diǎn)3071導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的一方302a上。GND布線311經(jīng)接點(diǎn)3072a導(dǎo)電性地連接到n溝道MOS晶體管25的源302c上，而且經(jīng)接點(diǎn)3072b導(dǎo)電性地連接到n溝道MOS晶體管28的源302d上。Vcc布線312經(jīng)接點(diǎn)3073a導(dǎo)電性地連接到p溝道MOS晶體管24的源302f上，而且經(jīng)接點(diǎn)3073b導(dǎo)電性地連接到p溝道MOS晶體管27的源302h上。
在層間絕緣層321上形成了層間絕緣層322以便覆蓋這些襯墊310、GND布線311和Vcc布線312。
參照圖7和圖10，在層間絕緣層322上形成了由摻雜多晶硅構(gòu)成的布線314。該布線314具有如圖7中所示那樣反U字形的平面形狀。布線314構(gòu)成了電容器32的下部電極。
該布線314經(jīng)接點(diǎn)3091導(dǎo)電性地連接到倒相器柵304a上。此外，布線314經(jīng)接點(diǎn)3080a導(dǎo)電性地連接到n溝道MOS晶體管28的漏302e上，而且經(jīng)接點(diǎn)3080b導(dǎo)電性地連接到p溝道MOS晶體管27的漏302i上。
在層間絕緣層322上形成了層間絕緣層323以便覆蓋該布線314。
參照圖8和圖10，在層間絕緣層323上形成了由摻雜多晶硅層構(gòu)成的布線315。該布線315具有占據(jù)單位單元區(qū)域的平面區(qū)域的大部分的那樣的長方形的平面形狀。布線315形成了電容器32的上部電極。
布線315經(jīng)接點(diǎn)3081a導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的另一方302b和n溝道MOS晶體管25的漏302b這兩者上，而且經(jīng)接點(diǎn)3081b導(dǎo)電性地連接到p溝道MOS晶體管24的漏302g上。此外，布線315經(jīng)接點(diǎn)3090導(dǎo)電性地連接到倒相器柵304b上。再有，因?yàn)椴季€314和布線315必須構(gòu)成電容器32，故被布線314和布線315夾住的部分的層間絕緣層323的厚度比其它的部分薄。
在層間絕緣層323上形成了層間絕緣層324以便覆蓋該布線315。
參照圖9和圖10，在層間絕緣層324上形成了由金屬層構(gòu)成的位線316。位線316在列方向上橫截單位單元區(qū)域。位線316經(jīng)接點(diǎn)3092導(dǎo)電性地連接到襯墊310上。在層間絕緣層324上形成了層間絕緣層325以便覆蓋該位線316。
其次，說明實(shí)施例1中的存儲單元35的工作。
(1)數(shù)據(jù)“1”的寫入?yún)⒄請D2，在存儲單元35中寫入數(shù)據(jù)“1”時，首先通過n溝道MOS晶體管23導(dǎo)通，對第1倒相器26的輸入節(jié)點(diǎn)33供給位線的Vcc電位。據(jù)此，在第1倒相器26中n溝道MOS晶體管25導(dǎo)通，p溝道MOS晶體管24關(guān)斷。由此，第1倒相器26的輸出節(jié)點(diǎn)34的電位為接地電位。將該第1倒相器26的輸出節(jié)點(diǎn)34的接地電位供給第2倒相器29的輸入節(jié)點(diǎn)36。據(jù)此，在第2倒相器29中n溝道MOS晶體管28關(guān)斷，p溝道MOS晶體管27導(dǎo)通。由此，第2倒相器29的輸出節(jié)點(diǎn)37的電位成為Vcc電位。
在此，電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，而且另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。因此，電容器32的一個電極的電位成為Vcc電位，而且另一個電極的電位成為接地電位，在一個電極上蓄積正電荷。該狀態(tài)成為數(shù)據(jù)“1”的存儲狀態(tài)。
(2)數(shù)據(jù)“0”的寫入?yún)⒄請D2，在存儲單元35中寫入數(shù)據(jù)“0”時，首先通過n溝道MOS晶體管23導(dǎo)通，對第1倒相器26的輸入節(jié)點(diǎn)33供給位線的接地電位。據(jù)此，在第1倒相器26中n溝道MOS晶體管25關(guān)斷，p溝道MOS晶體管24導(dǎo)通。由此，第1倒相器26的輸出節(jié)點(diǎn)34的電位為Vcc電位。將該第1倒相器26的輸出節(jié)點(diǎn)34的Vcc電位供給第2倒相器29的輸入節(jié)點(diǎn)36。據(jù)此，在第2倒相器29中n溝道MOS晶體管28導(dǎo)通，p溝道MOS晶體管27關(guān)斷。由此，第2倒相器29的輸出節(jié)點(diǎn)37的電位成為接地電位。
在此，電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，而且另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。因此，電容器32的一個電極的電位成為接地電位，而且另一個電極的電位成為Vcc電位，在另一個電極上蓄積正電荷。該狀態(tài)成為數(shù)據(jù)“0”的存儲狀態(tài)。
(3)存儲數(shù)據(jù)的讀出可用與一般的DRAM相同的工作來進(jìn)行存儲單元35中的存儲數(shù)據(jù)的讀出。即，預(yù)先將位線21預(yù)充電到電壓Vcc/2，在數(shù)據(jù)的讀出時，對字線22施加已被升壓的電源電壓，字線22被激活。由此，n溝道MOS晶體管23導(dǎo)通，由未圖示的讀出放大器檢測出與節(jié)點(diǎn)33(電容器32的一個電極)的電位對應(yīng)的位線21的微小電壓變化，將位線21的電壓放大至電源電壓Vcc或接地電壓GND。該位線21的電壓電平與存儲數(shù)據(jù)的狀態(tài)相對應(yīng)。即，根據(jù)電容器32中已被儲存的電容來判定存儲狀態(tài)。
在本實(shí)施例中，電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。因而，即使電容器32中已被蓄積的電荷因漏泄電流而喪失，也由互相交叉耦合的第1和第2倒相器26、29來彌補(bǔ)電荷。由此，由于在電容器32中常時地保持一定的電荷，故不需要刷新工作。
此外，在本實(shí)施例中，由于電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，而且另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上，故沒有必要將電容器32的一個電極和另一個電極連接到單元板電位上。于是，即使在因軟錯誤而發(fā)生的電荷集中在輸出節(jié)點(diǎn)37和輸出節(jié)點(diǎn)34中的一方上的情況下，由于在輸出節(jié)點(diǎn)37與輸出節(jié)點(diǎn)34之間存在電容器32，故由于電容耦合的緣故，另一方的節(jié)點(diǎn)電位跟隨其而變化。其結(jié)果，由于保存了輸出節(jié)點(diǎn)37與輸出節(jié)點(diǎn)34之間的電位差，故構(gòu)成抗因軟錯誤現(xiàn)象導(dǎo)致的存儲數(shù)據(jù)的破壞的性能強(qiáng)的結(jié)構(gòu)。
再者，在本實(shí)施例中，可用1個p型晶體管和1個n型晶體管這樣的簡單的結(jié)構(gòu)形成倒相器26、29。此外，由于在n溝道MOS晶體管23的上部形成了電容器32，故可形成表面積大的電容器32。
(實(shí)施例2)參照圖11，本實(shí)施例的存儲單元35a成為使用電阻元件24a、27a來代替圖2中示出的實(shí)施例1的存儲單元35的p溝道MOS晶體管24、27的結(jié)構(gòu)。電阻元件24a的一方連接到電源節(jié)點(diǎn)30上，另一方連接到節(jié)點(diǎn)34上。電阻元件27a的一方連接到電源節(jié)點(diǎn)30上，另一方連接到節(jié)點(diǎn)37上。由于電阻元件24a、27a以外的存儲單元35a的結(jié)構(gòu)與存儲單元35的結(jié)構(gòu)相同，故不重復(fù)進(jìn)行其說明。
接著，說明實(shí)施例2中的存儲單元陣列和存儲單元的具體的結(jié)構(gòu)。
首先，參照圖12，在存儲單元陣列內(nèi)，對于多條字線401的每一條來說，以分別正交的方式形成了多條位線409和多條GND線408。在字線401與位線409的每個交叉部上配置了存儲單元，用斜線示出的部分是形成1個存儲單元的單位單元區(qū)域A。在各自的存儲單元的邊界上設(shè)置了GND線408，相鄰的存儲單元分別共有GND線408。此外，將在列方向(圖中的縱方向)上并排地配置的單位單元區(qū)域A和B的各平面布局結(jié)構(gòu)構(gòu)成為相對于兩者的邊界線彼此呈線對稱。此外，在行方向(圖中的橫方向)上并排地配置的單位單元區(qū)域A和C的各平面布局具有彼此相同的結(jié)構(gòu)。再有，在圖12中，為了說明的方便起見，只圖示了位線、字線和GND線。
圖13～圖18的用虛線包圍的區(qū)域100是1個存儲單元的區(qū)域。
參照圖14和圖19，在硅襯底420的表面上形成了p阱區(qū)426。
在硅襯底420的表面上形成了元件隔離用的場氧化膜。在由該場氧化膜進(jìn)行了隔離的p阱區(qū)426的表面的有源區(qū)400(400a～400e)中形成了n溝道MOS晶體管23、25、28。
n溝道MOS晶體管23具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的1對源/漏400a、400b；以及在被該1對源/漏400a、400b夾住的區(qū)域上介入柵絕緣層441而形成的柵403a。
此外，n溝道MOS晶體管25具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源400d和漏400e；以及在被該源400d和漏400e夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵403b。
此外，n溝道MOS晶體管28具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源400c和漏400b；以及在被該源400c和漏400b夾住的區(qū)域上介入柵絕緣層442而形成的柵403c。
n溝道MOS晶體管23的柵403a與字線401為一體化，在行方向(圖14中的橫方向)上橫截單位單元區(qū)域。n溝道MOS晶體管23的源/漏的另一方400b和n溝道MOS晶體管28的漏400b由共同的雜質(zhì)擴(kuò)散區(qū)形成。
與n溝道MOS晶體管25的柵403b一體化了的倒相器柵402a經(jīng)接點(diǎn)404a導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的另一方400b和n溝道MOS晶體管28的漏400b這兩者上。與n溝道MOS晶體管28的柵403c一體化了的倒相器柵402b經(jīng)接點(diǎn)404b導(dǎo)電性地連接到n溝道MOS晶體管25的漏400e上。
在硅襯底420上形成了層間絕緣層421以便覆蓋這些n溝道MOS晶體管23、25、28。
參照圖15和圖19，在層間絕緣層421上形成了由金屬層構(gòu)成的位線409和2條GND線408a、408b。位線409和2條GND線408a、408b互相平行地在列方向上橫截單位單元區(qū)域。
一方的GND線408a經(jīng)接點(diǎn)405a導(dǎo)電性地連接到n溝道MOS晶體管25的源400d上，而且另一方的GND線408b經(jīng)接點(diǎn)405b導(dǎo)電性地連接到n溝道MOS晶體管28的源400c上。位線409經(jīng)接點(diǎn)415導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的一方400a上。
在層間絕緣層421上形成了層間絕緣層422以便覆蓋這些位線409和2條GND線408a、408b。
參照圖16和圖19，在層間絕緣層422上形成了由摻雜多晶硅層構(gòu)成的布線410。將該布線410形成為占據(jù)單位單元區(qū)域的平面區(qū)域的大部分。布線410構(gòu)成了存儲單元35a中的電容器32的下部電極。
該布線410經(jīng)接點(diǎn)406導(dǎo)電性地連接到倒相器柵402a上。
在層間絕緣層422上形成了層間絕緣層423以便覆蓋該布線410。
參照圖17和圖19，在層間絕緣層423上形成了由摻雜多晶硅層構(gòu)成的布線412。將該布線412形成為占據(jù)單位單元區(qū)域的平面區(qū)域的大部分。布線412形成了電容器32的上部電極。
布線412經(jīng)接點(diǎn)407導(dǎo)電性地連接到具有n溝道MOS晶體管28的柵403c的倒相器柵402b上。再有，因?yàn)椴季€410和布線412必須構(gòu)成電容器32，故被布線410和布線412夾住的部分的層間絕緣層423的厚度比其它的部分薄。
在層間絕緣層423上形成了層間絕緣層424以便覆蓋該布線412。
參照圖18和圖19，在層間絕緣層424上形成了由高電阻的多晶硅層構(gòu)成的Vcc布線414，該部分構(gòu)成了電阻元件24a、27a。Vcc布線414在列方向上橫截單位單元區(qū)域，2條棒狀的部分427a、427b朝向行方向分支并延伸。棒狀的部分427a經(jīng)接點(diǎn)411導(dǎo)電性地連接到布線410上。棒狀的部分427b經(jīng)接點(diǎn)413導(dǎo)電性地連接到布線412上。在層間絕緣層424上形成了層間絕緣層425以便覆蓋該Vcc布線414。
其次，說明實(shí)施例2中的存儲單元35a的工作。
(1)數(shù)據(jù)“1”的寫入?yún)⒄請D11，在存儲單元35a中寫入數(shù)據(jù)“1”時，首先通過n溝道MOS晶體管23導(dǎo)通，對第1倒相器26的輸入節(jié)點(diǎn)33供給位線的Vcc電位。據(jù)此，由于在第1倒相器26中n溝道MOS晶體管25導(dǎo)通，故第1倒相器26的輸出節(jié)點(diǎn)34的電位成為接地電位。將該第1倒相器26的輸出節(jié)點(diǎn)34的接地電位供給第2倒相器29的輸入節(jié)點(diǎn)36。據(jù)此，由于在第2倒相器29中n溝道MOS晶體管28關(guān)斷，故第2倒相器29的輸出節(jié)點(diǎn)37經(jīng)電阻元件27a被電源節(jié)點(diǎn)30充電而成為Vcc電位。
在此，電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，而且另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。因此，電容器32的一個電極的電位成為Vcc電位，而且另一個電極的電位成為接地電位，在一個電極上蓄積正電荷。該狀態(tài)成為數(shù)據(jù)“1”的存儲狀態(tài)。
(2)數(shù)據(jù)“0”的寫入?yún)⒄請D11，在存儲單元35a中寫入數(shù)據(jù)“0”時，首先通過n溝道MOS晶體管23導(dǎo)通，對第1倒相器26的輸入節(jié)點(diǎn)33供給位線的接地電位。據(jù)此，由于在第1倒相器26中n溝道MOS晶體管25關(guān)斷，故第1倒相器26的輸出節(jié)點(diǎn)34經(jīng)電阻元件24a被電源節(jié)點(diǎn)30充電而成為Vcc電位。將該第1倒相器26的輸出節(jié)點(diǎn)34的Vcc電位供給第2倒相器29的輸入節(jié)點(diǎn)36。據(jù)此，由于在第2倒相器29中n溝道MOS晶體管28導(dǎo)通，故第2倒相器29的輸出節(jié)點(diǎn)37的電位成為接地電位。
在此，電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，而且另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。因此，電容器32的一個電極的電位成為接地電位，而且另一個電極的電位成為Vcc電位，在另一個電極上蓄積正電荷。該狀態(tài)成為數(shù)據(jù)“0”的存儲狀態(tài)。
(3)存儲數(shù)據(jù)的讀出可用與在實(shí)施例1中已敘述的相同的工作來進(jìn)行存儲單元35a中的存儲數(shù)據(jù)的讀出。因而，省略其說明。
在本實(shí)施例中，在倒相器26、29的結(jié)構(gòu)中，使用電阻元件24a、27a來代替p溝道MOS晶體管24、27。因而，在形成存儲單元時，在硅襯底420的表面上只形成p阱區(qū)就足夠了。由此，除了實(shí)施例1的效果外，還具有進(jìn)一步縮小存儲單元的平面占有面積的效果。此外，通過在電阻元件24a和27a與n溝道MOS晶體管23之間形成電容器32，由于電容器32的電極不經(jīng)電阻元件24a和27a導(dǎo)電性地連接到n溝道MOS晶體管23上，故可防止電阻元件24a和27a對電容器32產(chǎn)生影響。
(實(shí)施例3)圖20的存儲單元35b成為使用p溝道薄膜晶體管24b、27b來代替示出實(shí)施例1的圖2的存儲單元35中的p溝道MOS晶體管24、27的結(jié)構(gòu)。由于p溝道薄膜晶體管24b、27b以外的存儲單元35b的結(jié)構(gòu)與存儲單元35的結(jié)構(gòu)相同，故對同一要素標(biāo)以同一符號，而不重復(fù)進(jìn)行其說明。
接著，說明實(shí)施例3中的存儲單元陣列和存儲單元的具體的結(jié)構(gòu)。
首先，參照圖21，在存儲單元陣列內(nèi)，對于多條字線501的每一條來說，以分別正交的方式形成了多條位線509和多條GND線508。在字線501與位線509的每個交叉部上配置了存儲單元，用斜線示出的部分是形成1個存儲單元的單位單元區(qū)域。在各自的存儲單元的邊界上設(shè)置了GND線508，相鄰的存儲單元分別共有GND線508。此外，將在列方向(圖中的縱方向)上并排地配置的單位單元區(qū)域A和B的各平面布局結(jié)構(gòu)構(gòu)成為相對于兩者的邊界線彼此呈線對稱。此外，在行方向(圖中的橫方向)上并排地配置的單位單元區(qū)域A和C的各平面布局具有彼此相同的結(jié)構(gòu)。再有，在圖21中，為了說明的方便起見，只圖示了位線、字線和GND線。
圖23～圖28的用虛線包圍的區(qū)域100是1個存儲單元的區(qū)域。
參照圖23和圖29，在硅襯底520的表面上形成了p阱區(qū)530。
在硅襯底520的表面上形成了元件隔離用的場氧化膜。在由該場氧化膜進(jìn)行了隔離的p阱區(qū)530的表面的有源區(qū)500(500a～500e)中形成了n溝道MOS晶體管23、25、28。
n溝道MOS晶體管23具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的1對源/漏500a、500b；以及在被該1對源/漏500a、500b夾住的區(qū)域上介入柵絕緣層541而形成的柵503a。
此外，n溝道MOS晶體管25具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源500d和漏500e；以及在被該源500d和漏500e夾住的區(qū)域上介入柵絕緣層(未圖示)而形成的柵503b。
此外，n溝道MOS晶體管28具有都由n型的雜質(zhì)擴(kuò)散區(qū)構(gòu)成的源500c和漏500b；以及在被該源500c和漏500b夾住的區(qū)域上介入柵絕緣層542而形成的柵503c。
n溝道MOS晶體管23的柵503a與字線501為一體化，在行方向(圖23中的橫方向)上橫截單位單元區(qū)域。n溝道MOS晶體管23的源/漏的另一方500b和n溝道MOS晶體管28的漏500b由共同的雜質(zhì)擴(kuò)散區(qū)形成。
具有n溝道MOS晶體管25的柵503b的倒相器柵502a經(jīng)接點(diǎn)504a導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的另一方400b和n溝道MOS晶體管28的漏500b這兩者上。具有n溝道MOS晶體管28的柵503c的倒相器柵502b經(jīng)接點(diǎn)504b導(dǎo)電性地連接到n溝道MOS晶體管25的漏500e上。
在硅襯底520上形成了層間絕緣層521以便覆蓋這些n溝道MOS晶體管23、25、28。
參照圖24和圖29，在層間絕緣層521上形成了由金屬層構(gòu)成的位線509和2條GND線508a、508b。位線509和2條GND線508a、508b互相平行地在列方向上橫截單位單元區(qū)域。
一方的GND線508a經(jīng)接點(diǎn)505a導(dǎo)電性地連接到n溝道MOS晶體管25的源500d上，而且另一方的GND線508b經(jīng)接點(diǎn)505b導(dǎo)電性地連接到n溝道MOS晶體管28的源500c上。位線509經(jīng)接點(diǎn)527導(dǎo)電性地連接到n溝道MOS晶體管23的源/漏的一方500a上。
在層間絕緣層521上形成了層間絕緣層522以便覆蓋該位線509和2條GND線508a、508b。
參照圖25和圖29，在層間絕緣層522上形成了由摻雜多晶硅層構(gòu)成的布線510。該布線510與后述的布線518一起形成了存儲單元35b中的電容器32的下部電極。在布線510中，以棒狀突出的部分528成為p溝道薄膜晶體管24b的柵。
布線510經(jīng)接點(diǎn)506導(dǎo)電性地連接到具有n溝道MOS晶體管25的柵503b的倒相器柵502a上。
在層間絕緣層522上形成了層間絕緣層523以便覆蓋該布線510。
參照圖26和圖29，在層間絕緣層523上形成了由摻雜多晶硅層構(gòu)成的布線512。該布線512與后述的布線519一起形成了存儲單元35b中的電容器32的上部電極。在布線512中，棒狀的部分515成為p溝道薄膜晶體管24b的源，對源515供給了Vcc電位。此外，連接了棒狀的部分515與面積大的長方形的部分的部分514是p溝道薄膜晶體管24b的溝道區(qū)。
布線512經(jīng)接點(diǎn)507導(dǎo)電性地連接到倒相器柵502b上。再有，因?yàn)椴季€510和布線512必須構(gòu)成電容器32，故被布線510和布線512夾住的部分的層間絕緣層523的厚度比其它的部分薄。
在層間絕緣層523上形成了層間絕緣層524以便覆蓋布線512。
參照圖27和圖29，在層間絕緣層524上形成了由多晶硅層構(gòu)成的布線518，該布線518與上述的布線510一起構(gòu)成了存儲單元35b中的電容器32的下部電極。在布線518中，棒狀的部分516成為p溝道薄膜晶體管27b的源，對源516供給了Vcc電位。此外，連接了棒狀的部分516與面積大的長方形的部分的部分517是p溝道薄膜晶體管27b的溝道區(qū)。
布線518經(jīng)接點(diǎn)511導(dǎo)電性地連接到布線510上。再有，因?yàn)椴季€512和布線518必須構(gòu)成電容器32，故被布線512和布線518夾住的部分的層間絕緣層524的厚度比其它的部分薄。
在層間絕緣層524上形成了層間絕緣層525以便覆蓋該布線518。
參照圖28和圖29，在層間絕緣層525上形成了由多晶硅層構(gòu)成的布線519。該布線519與上述的布線512一起形成了存儲單元35b中的電容器32的上部電極。在布線519中，以棒狀突出的部分529成為p溝道薄膜晶體管27b的柵。
布線519經(jīng)接點(diǎn)513導(dǎo)電性地連接到布線512上。再有，因?yàn)椴季€518和布線519必須構(gòu)成電容器32，故被布線518和布線519夾住的部分的層間絕緣層525的厚度比其它的部分薄。在層間絕緣層525上形成了層間絕緣層526以便覆蓋該Vcc布線512。
再有，由于本實(shí)施例中的存儲單元35b的工作與實(shí)施例1中的存儲單元35的工作是同樣的，故不重復(fù)進(jìn)行其說明。
在本實(shí)施例中，在倒相器26、29的結(jié)構(gòu)中，使用了多層層疊的p溝道薄膜晶體管24b、27b來代替p溝道MOS晶體管24、27。因而，利用p溝道薄膜晶體管的多層層疊構(gòu)成平行平板型的層疊電容器。由此，沒有必要另外形成電容元件，可進(jìn)一步將存儲單元的平面占有面積縮小電容元件的部分。
再有，在實(shí)施例1～3中的傳輸門晶體管是n溝道MOS晶體管，但不限定于此，也可以是其它的種類的晶體管。
實(shí)施例2中的電阻元件由多晶硅層構(gòu)成，但不限定于此，也可以是其它的種類的材料。
在本發(fā)明的半導(dǎo)體存儲器中，較為理想的是，第1倒相器和第2倒相器分別由導(dǎo)電型彼此相反的第1晶體管和第2晶體管構(gòu)成，而且在傳輸門晶體管的上部形成了電容元件。由此，倒相器的各自的晶體管可用在數(shù)據(jù)保持時補(bǔ)充來自電容元件的電荷的漏泄部分用的p型晶體管和將低電平的存儲節(jié)點(diǎn)保持在GND電平用的n型晶體管來構(gòu)成。因而，可用由與工藝規(guī)則對應(yīng)的最小尺寸的晶體管得到的簡單的結(jié)構(gòu)來構(gòu)成倒相器，縮小了存儲單元的平面占有面積。此外，由于電容元件在傳輸門晶體管的上部形成，故可形成表面積大的電容元件的電極。
在本發(fā)明的半導(dǎo)體存儲器中，較為理想的是，第1倒相器和第2倒相器的各自的第1晶體管是薄膜晶體管。由于薄膜晶體管可在襯底表面上形成的體晶體管的上層形成，故與在橫向排列體晶體管的情況相比，可省略存儲單元的橫向的空間，進(jìn)一步縮小了存儲單元的平面占有面積。此外，如果將各自的第1晶體管定為薄膜晶體管，則可省略2個導(dǎo)電型阱區(qū)中的1個阱區(qū)，在存儲單元內(nèi)有單一阱區(qū)就足夠了。因而，進(jìn)一步縮小了存儲單元的平面占有面積。
在本發(fā)明的半導(dǎo)體存儲器中，較為理想的是，通過將第1倒相器的第1晶體管和第2倒相器的第1晶體管層疊為多層來構(gòu)成電容元件。利用該結(jié)構(gòu)，由于利用薄膜晶體管的多層層疊構(gòu)成平行平板型的層疊電容器，故沒有必要與薄膜晶體管分開地形成電容元件。
在本發(fā)明的半導(dǎo)體存儲器中，較為理想的是，第1倒相器和第2倒相器分別由電阻元件和晶體管來構(gòu)成，而且在電阻元件與傳輸門晶體管之間形成電容元件。在形成存儲單元時，在襯底上一同形成導(dǎo)電型彼此相反的第1和第2晶體管的情況下，必須在襯底上設(shè)置2個導(dǎo)電型阱區(qū)。但是，通過使用電阻元件來代替一種導(dǎo)電型的晶體管，可省略2個導(dǎo)電型阱區(qū)中的1個阱區(qū)，在存儲單元內(nèi)有單一阱區(qū)就足夠了。因而，進(jìn)一步縮小了存儲單元的平面占有面積。此外，通過在電阻元件與傳輸門晶體管之間形成電容元件，由于形成電容的電極不經(jīng)電阻元件導(dǎo)電性地連接到傳輸門晶體管上，故可防止電阻元件對形成電容的電極產(chǎn)生影響。
權(quán)利要求
1.一種半導(dǎo)體存儲器，包含排列成行列狀的多個存儲單元，其特征在于上述多個存儲單元分別具備傳輸門晶體管，具有1對源/漏；電容元件，具有互相對置以便能儲存電容的第1和第2電極，上述第1電極導(dǎo)電性地連接到上述1對源/漏的一方上；第1倒相器，具有導(dǎo)電性地連接到上述1對源/漏的上述一方上的輸入節(jié)點(diǎn)；以及第2倒相器，具有導(dǎo)電性地連接到上述第1倒相器的上述輸入節(jié)點(diǎn)上的輸出節(jié)點(diǎn)和導(dǎo)電性地連接到上述第1倒相器的輸出節(jié)點(diǎn)上的輸入節(jié)點(diǎn)，上述電容元件的上述第1電極導(dǎo)電性地連接到上述第2倒相器的上述輸出節(jié)點(diǎn)上，上述第2電極導(dǎo)電性地連接到上述第1倒相器的上述輸出節(jié)點(diǎn)上，根據(jù)上述電容元件中已被儲存的電容來判定存儲狀態(tài)。
2.如權(quán)利要求1中所述的半導(dǎo)體存儲器，其特征在于上述第1倒相器和上述第2倒相器分別由導(dǎo)電型彼此相反的第1晶體管和第2晶體管構(gòu)成，而且在上述傳輸門晶體管的上部形成了上述電容元件。
3.如權(quán)利要求2中所述的半導(dǎo)體存儲器，其特征在于上述第1倒相器和上述第2倒相器的各自的上述第1晶體管是薄膜晶體管。
4.如權(quán)利要求3中所述的半導(dǎo)體存儲器，其特征在于通過將上述第1倒相器的上述第1晶體管和上述第2倒相器的上述第1晶體管層疊為多層來構(gòu)成上述電容元件。
5.如權(quán)利要求1中所述的半導(dǎo)體存儲器，其特征在于上述第1倒相器和上述第2倒相器分別由電阻元件和晶體管構(gòu)成，而且在上述電阻元件與上述傳輸門晶體管之間形成了上述電容元件。
全文摘要
存儲單元35根據(jù)在電容器32中已被儲存的電容來判定存儲狀態(tài)，存儲單元35具有傳輸門晶體管23；電容器32；以及彼此以交叉耦合的方式連接的第1和第2倒相器26、29。電容器32的一個電極導(dǎo)電性地連接到第2倒相器29的輸出節(jié)點(diǎn)37上，另一個電極導(dǎo)電性地連接到第1倒相器26的輸出節(jié)點(diǎn)34上。由此，可得到不需要刷新工作的半導(dǎo)體存儲器。
文檔編號H01L27/02GK1477641SQ03110570
公開日2004年2月25日 申請日期2003年4月10日 優(yōu)先權(quán)日2002年8月20日
發(fā)明者中嶋泰, 中 泰 申請人:三菱電機(jī)株式會社