專利名稱：讀出放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于半導(dǎo)體存儲(chǔ)器的讀出放大器，特別涉及鎖存型讀出放大器。
近年來，半導(dǎo)體器件在不斷地高速化和低功耗化，對(duì)半導(dǎo)體存儲(chǔ)器也提出同樣的要求。
用于半導(dǎo)體存儲(chǔ)器的讀出放大器雖有幾種方式，但其中，鎖存型讀出放大器的備用時(shí)的電流消耗量是“0”，并有可將單元發(fā)生的微小電位差高速放大的優(yōu)點(diǎn)。
但是，鎖存型讀出放大器，由于鎖存電路內(nèi)的觸發(fā)器放大的電位差為幾十mV，若沒有足夠裕度，就會(huì)使讀出放大器誤動(dòng)作。
圖4示出現(xiàn)有鎖存型讀出放大器電路之一例。鎖存型讀出放大器由將來自存儲(chǔ)單元的數(shù)據(jù)高速放大到電源電壓-接地間電平(Vcc-GND)，輸出一對(duì)互補(bǔ)的信號(hào)的觸發(fā)器1、在數(shù)據(jù)鎖存時(shí)用于將觸發(fā)器1與讀總線RBT和RBB斷開的傳輸門2、接受由觸發(fā)器放大后的互補(bǔ)數(shù)據(jù)的下一級(jí)緩沖器3A以及輸出放大后的存儲(chǔ)單元的數(shù)據(jù)的輸出電路14構(gòu)成。
觸發(fā)器1由兩個(gè)反相器INV1和INV2相互反向地并列連接，即，使之構(gòu)成閉環(huán)。將第2讀出放大器觸發(fā)信號(hào)SE2提供給兩個(gè)反相器的電源端子。從而，當(dāng)?shù)?讀出放大器觸發(fā)信號(hào)SE2為低電平(L)時(shí)，觸發(fā)器1全然不動(dòng)作。而兩個(gè)反相器的接地端子通過受第1讀出放大器觸發(fā)信號(hào)SE1控制的N溝道晶體管Q1與地GND相連接，第1讀出放大器觸發(fā)信號(hào)SE1變?yōu)榈碗娖綍r(shí)，觸發(fā)器1的兩端節(jié)點(diǎn)SAT和SAB維持在Vcc電平。
觸發(fā)器1的兩端節(jié)點(diǎn)SAT和SAB分別通過傳輸門2的P溝道晶體管Q2和Q3，各自與讀總線RBT和RBB相連接。將第2讀出放大器觸發(fā)信號(hào)SE2饋給這些P溝道晶體管Q2和Q3的柵極。從而，如上所述，當(dāng)數(shù)據(jù)鎖存時(shí)，第2讀出放大器觸發(fā)信號(hào)SE2成為高電平(H)，觸發(fā)器1與讀總線RBT和RBB斷開。
下一級(jí)緩沖器3A和與其輸出端連接的輸出電路4的結(jié)構(gòu)，例如特開平3-41820號(hào)公報(bào)和特開平4-10949號(hào)公報(bào)等所揭示的結(jié)構(gòu)，是公知的。
例如，下一級(jí)緩沖器3A具有一對(duì)NOR電路NOR1和NOR2。兩個(gè)NOR電路NOR1和NOR2的輸入端之一接受第1讀出放大器觸發(fā)信號(hào)SE1的反轉(zhuǎn)信號(hào)/SE1。一個(gè)NOR電路NOR1的另一輸入端與觸發(fā)器1的一個(gè)節(jié)點(diǎn)SAT相連接，另一個(gè)NOR電路NOR2另一輸入端與觸發(fā)器1另一個(gè)節(jié)點(diǎn)SAB相連接。
輸出電路4具備在電源電壓Vcc和地GND之間串聯(lián)連接的P溝道晶體管Q4和N溝道晶體管Q5，P溝道晶體管Q4的柵極與其輸入端與NOR電路NOR2的輸出端連接的反相器INV4的輸出端相連接，N溝道晶體管Q5的柵極與NOR電路NOR1的輸出端相連接。而且，從P溝道晶體管Q4和N溝道晶體管Q5之間的節(jié)點(diǎn)輸出讀出放大器的輸出(信號(hào))SAOUT。
參照?qǐng)D2，選擇讀出對(duì)象的存儲(chǔ)單元時(shí)，存儲(chǔ)單元發(fā)生的微小電位差，通過圖中未示的數(shù)字線、讀出放大器與該數(shù)字線連接的讀總線RBT、RBB、和傳輸門2，傳送至讀出放大器的內(nèi)部，讀出放大器內(nèi)的觸發(fā)器1的兩端的節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間也產(chǎn)生微小電壓差。
這里，第1讀出放大器觸發(fā)信號(hào)SE1變?yōu)楦唠娖綍r(shí)，由于與觸發(fā)器的接地端子相連接的N溝道晶體管導(dǎo)通，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB將來自單元的微小電位差ΔV放大，并下拉至大致中間電平。而且，因?yàn)楣?jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間放大而產(chǎn)生足夠的電位差時(shí)，第2讀出放大器觸發(fā)信號(hào)SE2變?yōu)楦唠娖?H)，將電源提供給觸發(fā)器，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間的電位差被放大到電源電壓一接地間電平(Vcc-GND)。再有，由于第1讀出放大器觸發(fā)信號(hào)SE1變?yōu)楦唠娖?H)，觸發(fā)了下一級(jí)緩沖器3A的NOR電路NOR1和NOR2，將節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB的信號(hào)傳遞至輸出電路4，再將存儲(chǔ)單元的數(shù)據(jù)輸出至外部。
在上述的現(xiàn)有的鎖存式讀出放大器電路中，例如圖4所示，以普通的NOR構(gòu)成下一級(jí)緩沖器3A時(shí)，存在以下的問題。
圖4中由圓圈圈起來所示的NOR電路，是構(gòu)成各個(gè)NOR電路NOR1和NOR2的電路。圖中所示的NOR電路，由2個(gè)P溝道晶體管Q6和Q7、2個(gè)N溝道晶體管Q8和Q9構(gòu)成。2個(gè)P溝道晶體管Q6和Q7串聯(lián)連接在電源電壓Vcc和輸出節(jié)點(diǎn)OUT之間，2個(gè)N溝道晶體管Q8和Q9并聯(lián)連接在輸出節(jié)點(diǎn)OUT與地GND之間。而且，P溝道晶體管Q6的柵極與N溝道晶體管Q8的柵極，對(duì)NOR電路NOR1來說，與觸發(fā)器1的節(jié)點(diǎn)SAT相連接，對(duì)NOR電路NOR2來說，則與觸發(fā)器1的節(jié)點(diǎn)SAB相連接。P溝道晶體管Q7的柵極和N溝道晶體管Q9的柵極與反相器的INV3的輸出端相連接，接受第1讀出放大器所發(fā)信號(hào)SE1的反相信號(hào)/SE1。
這里，在輸入了節(jié)點(diǎn)SAT/節(jié)點(diǎn)SAB上的電位的NOR電路中，在設(shè)2個(gè)P溝道晶體管Q6和Q7間的節(jié)點(diǎn)為1T/1B，再設(shè)節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB上的電位為Vsat和Vsab，設(shè)節(jié)點(diǎn)1T和1B的電位為V1t和V1b時(shí)，在將節(jié)點(diǎn)SAT輸入至柵極的P溝道晶體管中，產(chǎn)生了作為柵-源電位差Vgs的電位差(Vsat-V1t)，在節(jié)點(diǎn)SAB輸入的P溝道晶體管中，同樣產(chǎn)生電位差(Vsab-V1b)作為電位差Vgs。
其中，雖然在節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間存在微小的電位差ΔV，與大體上為相同的電平相比，節(jié)點(diǎn)1T/1B的電位在前周期，讀出放大器進(jìn)行怎樣的讀·寫動(dòng)作是有差別的。
假定，在前周期，讀出放大器輸出端SAOUT輸出高電平(H)的數(shù)據(jù)時(shí)，/SE1變?yōu)楦唠娖?H)讀出動(dòng)作結(jié)束時(shí)，設(shè)P溝道晶體管的閾值Vt為Vtp時(shí)，NOR電路NOR2內(nèi)的節(jié)點(diǎn)1B變?yōu)閂cc電位，另一方面，NOR電路NOR1內(nèi)的節(jié)點(diǎn)1T變?yōu)閂tp的電位。而且，讀出動(dòng)作結(jié)束，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB再次預(yù)充電至Vcc時(shí)，分別出現(xiàn)在(SAB-1B)間和(SAT-1T)間的耦合電容，即使柵極電壓相同，由于源極電位1T/1B不同，也會(huì)產(chǎn)生差異。
在所說明的例子中，在(SAT-1B)間不常出現(xiàn)耦合電容，反之，在(SAB-1T)經(jīng)常出現(xiàn)耦合電容。根據(jù)該耦合電容之差，在下次讀出動(dòng)作時(shí)，耦合電容受數(shù)據(jù)的作用，使得由節(jié)點(diǎn)SAT-節(jié)點(diǎn)SAB間原來具有的單元引起的電位差小下來。
具體來講，考慮當(dāng)SAOUT輸出低電平(L)時(shí)，即在Vsat＜Vsab的條件下，將微小電位差ΔV放大的情況。
第1讀出放大器觸發(fā)信號(hào)SE1從低電平(L)變?yōu)楦唠娖?H)，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間的微小電位差下降至原來所保持的Vcc/2時(shí)，對(duì)于節(jié)點(diǎn)SAB，所討論的P溝道晶體管Q6的源1B的電位由于接近Vcc，所以P溝道晶體管Q6的柵源間不太容易出現(xiàn)耦合電容，起到使柵電壓容易下降的作用。反之，在節(jié)點(diǎn)SAT的情況下，所討論的P溝道晶體管Q6的源1T的電位接近地GND電位，P溝道晶體管Q6的柵-源間的耦合電容就大，節(jié)點(diǎn)SAT的下降速度多多少少有些變慢。
因此，按理應(yīng)該是Vsat＜Vsab的電位，在節(jié)點(diǎn)SAT/節(jié)點(diǎn)SAB下降至Vcc/2的中途翻轉(zhuǎn)，即使如果不翻轉(zhuǎn)，電位差也變小，出現(xiàn)了不再變?yōu)檎_鎖存的問題。
再有，在由一對(duì)NAND電路構(gòu)成下一級(jí)緩沖器3A的情況下，會(huì)同樣出現(xiàn)上述問題。
本發(fā)明以讀出放大器的動(dòng)作裕度作為要解決的問題，如特開昭62-275394號(hào)公報(bào)和特開平10-11973號(hào)公報(bào)等所揭示的。但是，特開昭62-275394號(hào)公報(bào)所針對(duì)的是與上述問題不同的原因，并未能解決上述問題。還有，特開平10-11973號(hào)公報(bào)，雖然解決了以位線的寄生電容為原因的問題，同樣也未能解決上述問題。
因此，本發(fā)明為解決上述問題，提出增大了動(dòng)作裕度的鎖存式讀出放大器電路。
依照本發(fā)明，提供一種讀出放大器電路，在半導(dǎo)體存儲(chǔ)器件中，鎖存型讀出放大器電路檢測(cè)出存儲(chǔ)單元中所出現(xiàn)的微小電位差，該電位差被讀出放大器電路內(nèi)的觸發(fā)器放大到電源電壓-接地間電平，其特征在于，接受該觸發(fā)器輸出的一對(duì)互補(bǔ)信號(hào)的下一級(jí)緩沖器由兩個(gè)邏輯電路構(gòu)成，所述兩個(gè)邏輯電路構(gòu)成為NOR電路或NAND電路，在所述兩個(gè)邏輯電路的每個(gè)電路中至少串聯(lián)連接兩個(gè)晶體管的情況中，接近向晶體管提供載流子的載流子源的晶體管為所述兩個(gè)邏輯電路共用。
本發(fā)明在接受由觸發(fā)器部分輸出的一對(duì)互補(bǔ)信號(hào)的下一級(jí)緩沖器的兩個(gè)邏輯電路的每個(gè)電路中串聯(lián)連接的至少兩個(gè)晶體管當(dāng)中，接近向晶體管供給載流子的載流子源的晶體管為所述兩個(gè)邏輯電路共用，因而，當(dāng)邏輯電路未被觸發(fā)時(shí)，接受觸發(fā)器輸出的晶體管的源極電位相等，其結(jié)果，接受觸發(fā)器輸出的晶體管的柵-源電容，在兩個(gè)邏輯電路相等。從而，去掉了耦合噪聲之差，而可以增大鎖存式讀出放大器電路的動(dòng)作裕度。


圖1是根據(jù)本發(fā)明的鎖存式讀出放大器電路的第一實(shí)施方案的電路圖；圖2是圖解圖1所示的鎖存式讀出放大器電路的動(dòng)作的波形圖；圖3是圖1所示的鎖存式讀出放大器電路的下一級(jí)緩沖器的變形例的電路圖；以及圖4是現(xiàn)有的鎖存式讀出放大器電路的電路圖。
下面，參照附圖來說明本發(fā)明的實(shí)施例。圖1是顯示根據(jù)本發(fā)明的鎖存式讀出放大器電路的第一實(shí)施方案圖。對(duì)與圖4的構(gòu)成部件共用的構(gòu)成部件，使用同一標(biāo)號(hào)，原則上略去其說明。
如圖1所示，圖中的鎖存式讀出放大器電路，與圖4的現(xiàn)有例相同，由將來自存儲(chǔ)器單元的數(shù)據(jù)高速放大至電源電壓-接地間電平(Vcc-GND)，從而輸出一對(duì)互補(bǔ)的信號(hào)的觸發(fā)器1、在數(shù)據(jù)鎖存時(shí)用于將觸發(fā)器1與讀總線RBT和RBB斷開的傳輸門2、接受由觸發(fā)器放大后的互補(bǔ)數(shù)據(jù)的下一級(jí)緩沖器3、以及輸出放大后的存儲(chǔ)器單元的數(shù)據(jù)的輸出電路4構(gòu)成。
除下一級(jí)緩沖器3外，其余的構(gòu)成與圖4的現(xiàn)有例的構(gòu)成相同，從而省略其詳細(xì)說明。下一級(jí)緩沖器3雖與圖4的現(xiàn)有例的下一級(jí)緩沖器3A同樣由兩個(gè)NOR電路構(gòu)成，但兩個(gè)NOR電路的一部分被共用。
也就是，在下一級(jí)緩沖器3中，共用于兩個(gè)NOR電路的P溝道晶體管Q11的源極連接至電源電壓的高電壓側(cè)Vcc，其漏極與P溝道晶體管Q12的源極相連接。而且，在P溝道晶體管Q12的漏極與地GND之間并聯(lián)連接N溝道晶體管Q13和Q14。將P溝道晶體管Q12的柵極和N溝道晶體管Q13的柵極連接至觸發(fā)器1的節(jié)點(diǎn)SAB，將P溝道晶體管Q11的柵極和N溝道晶體管Q14的柵極連接至反相器INV3的輸出端，接受第一讀出放大器觸發(fā)信號(hào)的反相信號(hào)/SE1。這樣，由P溝道晶體管Q11、Q12和N溝道晶體管Q13、Q14構(gòu)成一個(gè)NOR電路，由P溝道晶體管Q12的漏極和N溝道晶體管Q13和Q14的漏極的連接點(diǎn)作為輸出端。
再有，在P溝道晶體管Q11的漏極上連接有P溝道晶體管Q15，在該P(yáng)溝道晶體管Q15的漏極和GND之間并聯(lián)連接有兩個(gè)N溝道晶體管Q16和Q17。將P溝道晶體管Q15的柵極和N溝道晶體管Q16的柵極連接至觸發(fā)器1的節(jié)點(diǎn)SAT，將N溝道晶體管Q17的柵極連接至反相器INV3的輸出端，接受第一讀出放大器觸發(fā)信號(hào)的反相信號(hào)/SE1。這樣，由P溝道晶體管Q11、Q15和N溝道晶體管Q16、Q17構(gòu)成一個(gè)NOR電路，由P溝道晶體管Q15的漏極和N溝道晶體管Q16和Q17的漏極的連接點(diǎn)作為輸出端。
從而，P溝道晶體管Q11為兩個(gè)NOR電路共用。換言之，在構(gòu)成鎖存型讀出放大器的部件當(dāng)中，下一級(jí)緩沖器由兩個(gè)NOR電路構(gòu)成，可是這種串聯(lián)連接的P溝道晶體管當(dāng)中接近電源側(cè)的那一個(gè)，即，對(duì)于P溝道晶體管來說，接近供給載流子的載流子源一側(cè)的那個(gè)P溝道晶體管為兩個(gè)NOR電路共用。
其次，用圖2的波形來說明圖1所示的本發(fā)明的鎖存型讀出放大器的動(dòng)作。
一旦選中讀出對(duì)象的存儲(chǔ)器單元，存儲(chǔ)器單元所產(chǎn)生的微小電位差，通過圖中未示的數(shù)字線、將該數(shù)字線和讀出放大器相連接的讀總線RBT和RBB、以及傳輸門2，傳送至讀出放大器內(nèi)部，讀出放大器內(nèi)的觸發(fā)器1的兩端的節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間也產(chǎn)生微小的電位差ΔV。
其中，當(dāng)?shù)谝蛔x出放大器觸發(fā)信號(hào)SE1變?yōu)楦唠娖?H)時(shí)，連接在觸發(fā)器接地端子上的N溝道晶體管Q1導(dǎo)通，因而，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB一邊擴(kuò)大了來自單元的微小電位差，一邊下拉至大致中間電平。而且，由于在節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB之間的放大，而產(chǎn)生足夠的電位差時(shí)，通過使第二讀出放大器觸發(fā)信號(hào)SE2變?yōu)楦唠娖剑鴮㈦娫刺峁┙o觸發(fā)器，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB之間的電位差將被放大到電源電壓-接地間電平(Vcc-GND)。再有，由于第一讀出放大器觸發(fā)信號(hào)SE1變?yōu)楦唠娖?，而觸發(fā)了下一級(jí)緩沖器3的兩個(gè)NOR電路，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB的信號(hào)傳遞至輸出電路4，將存儲(chǔ)單元的數(shù)據(jù)輸出至外部。
關(guān)于上述的動(dòng)作，在前周期，讀出放大器輸出SAOUT不管輸出高電平(H)的數(shù)據(jù)，還是輸出低電平(L)的數(shù)據(jù)，/SE1都變成高電平，而結(jié)束讀出動(dòng)作時(shí)，P溝道晶體管Q11的漏極，即一個(gè)NOR電路的P溝道晶體管Q12的源極和另一個(gè)NOR電路的P溝道晶體管Q15的源極都變?yōu)閂cc的電位。而且，結(jié)束讀出動(dòng)作，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB再次預(yù)充電至Vcc時(shí)，分別出現(xiàn)在P溝道晶體管Q12的(SAB-1B)間和P溝道晶體管Q15的(SAT-1T)間的耦合電容，即使柵極電壓相同，由于源極電位相同，也不會(huì)有差異。
從而，例如設(shè)想與現(xiàn)有例所說明的情況相同的情況，使SAOUT輸出低電平(L)的數(shù)據(jù)時(shí)，即Vsat(Vsab)的條件下，放大微小電位差ΔV時(shí)，第一讀出放大器觸發(fā)信號(hào)SE1從低電平(L)變?yōu)楦唠娖?H)，節(jié)點(diǎn)SAT和節(jié)點(diǎn)SAB間的微小電位差下降至原來所保持的1/2Vcc時(shí)，節(jié)點(diǎn)SAB接近P溝道晶體管Q12的源極的電位Vcc，所以P溝道晶體管Q12的柵-源間不太容易出現(xiàn)耦合電容，起到使柵電壓容易下降的作用。同樣，在節(jié)點(diǎn)SAT的情況下，P溝道晶體管Q15的源極的電位接近Vcc電位，因而P溝道晶體管Q15的柵-源間不太容易出現(xiàn)耦合電容，起到使柵電壓容易下降的作用。因而，節(jié)點(diǎn)SAB的下降速度和節(jié)點(diǎn)SAT的下降速度實(shí)際上變?yōu)橄嗤?br> 因此，不會(huì)產(chǎn)生象下面這樣在現(xiàn)有技術(shù)中發(fā)生的問題，即，按理應(yīng)該是Vsat＜Vsab的電位在節(jié)點(diǎn)SAT/節(jié)點(diǎn)SAB下降至Vcc/2的中途翻轉(zhuǎn)，即使不翻轉(zhuǎn)，電位差也變小，從而不能正確鎖存。
在下一級(jí)緩沖器3由NAND電路構(gòu)成的場(chǎng)合，下一級(jí)緩沖器3的構(gòu)成如圖3所示。
也就是，被兩個(gè)NAND電路共用的N溝道晶體管Q21的源極與地GND相連接，在其漏極上連接有N溝道晶體管Q22的源極。而且，在N溝道晶體管Q22的漏極和電源電壓的高電壓端Vcc之間，并聯(lián)連接著P溝道晶體管Q23和Q24。N溝道晶體管Q22的柵極和P溝道晶體管Q23的柵極與觸發(fā)器1的節(jié)點(diǎn)SAB相連接，N溝道晶體管Q21的柵極和P溝道晶體管Q24的柵極接受第一讀出放大器觸發(fā)信號(hào)的反相信號(hào)/SE1。這樣，由N溝道晶體管Q21、Q22和P溝道晶體管Q23、Q24構(gòu)成了一個(gè)NAND電路，由N溝道晶體管Q22的漏極和P溝道晶體管Q23、Q24的漏極的連接點(diǎn)作為輸出端。
還有，在N溝道晶體管Q21的漏極上連接著N溝道晶體管Q25的源極，該N溝道晶體管Q25的漏極與電源電壓的高壓端Vcc之間并聯(lián)連接兩個(gè)P溝道晶體管Q26、Q27。N溝道晶體管Q25的柵極和P溝道晶體管Q26的柵極與觸發(fā)器1的節(jié)點(diǎn)SAT相連接，P溝道晶體管Q27的柵極接受第一讀出放大器觸發(fā)信號(hào)的反相信號(hào)/SE1。這樣，由N溝道晶體管Q21、Q25和P溝道晶體管Q26、Q27構(gòu)成了一個(gè)NAND電路，由N溝道晶體管Q25的漏極和P溝道晶體管Q26、Q27的漏極的連接點(diǎn)作為輸出端。
從而，N溝道晶體管Q21為兩個(gè)NAND電路共用。
在此變形例中，因N溝道晶體管Q22的源極電位和N溝道晶體管Q25的源極電位可以相同，N溝道晶體管Q22與N溝道晶體管Q25柵-源間的耦合電容也變?yōu)橄嗤?，在讀出動(dòng)作中，節(jié)點(diǎn)SAB的變化速度與節(jié)點(diǎn)SAT的變化速度實(shí)際上變?yōu)橄嗤?br> 關(guān)于該變形例，在構(gòu)成鎖存型讀出放大器的部件當(dāng)中，下一級(jí)緩沖器由兩個(gè)NAND電路構(gòu)成，且在該串聯(lián)連接的N溝道晶體管Q當(dāng)中接近接地側(cè)的那一個(gè)晶體管，即接近對(duì)N溝道晶體管提供載流子的載流子供給源一側(cè)的N溝道晶體管為兩個(gè)NAND電路所共用。
關(guān)于本發(fā)明，在由NOR或NAND構(gòu)成的下一級(jí)緩沖器中，由于在串聯(lián)連接的晶體管當(dāng)中，把接近載流子供給源一側(cè)的晶體管作為共用晶體管，因而沒有由與觸發(fā)器有互補(bǔ)關(guān)系的一對(duì)節(jié)點(diǎn)SAT、SAB相連接的晶體管所產(chǎn)生的柵-源間的重合電容T/B差，增大了讀出放大器的鎖存裕度。
權(quán)利要求
1.一種讀出放大器電路，在半導(dǎo)體存儲(chǔ)器件中，檢測(cè)出存儲(chǔ)單元中所出現(xiàn)的微小電位差，該電位差被讀出放大器電路內(nèi)的觸發(fā)器放大到電源電壓-接地間電平的鎖存型讀出放大器，其特征在于，接受該觸發(fā)器的輸出的一對(duì)互補(bǔ)的信號(hào)的下一級(jí)緩沖器由兩個(gè)邏輯電路構(gòu)成，所述兩個(gè)邏輯電路構(gòu)成為NOR電路或NAND電路，在所述兩個(gè)邏輯電路的每個(gè)電路中至少串聯(lián)連接兩個(gè)晶體管的情況中，接近向晶體管提供載流子的載流子源的晶體管為所述兩個(gè)邏輯電路共用。
2.根據(jù)權(quán)利要求1所述的讀出放大器電路，其特征在于，構(gòu)成所述下一級(jí)緩沖器的所述兩個(gè)邏輯電路中的一個(gè)NOR電路具有源極與電源電壓相連接的第一P溝道晶體管、源極與所述第一P溝道晶體管的漏極相連接的第二P溝道晶體管、并聯(lián)連接在所述第二P溝道晶體管的漏極和地之間的第一和第二N溝道晶體管，所述第二P溝道晶體管的柵極與所述第一N溝道晶體管的柵極這樣連接，使得所述觸發(fā)器接受所述一對(duì)互補(bǔ)的信號(hào)中的一個(gè)信號(hào)，所述第一P溝道晶體管的柵極與所述第二N溝道晶體管的柵極這樣連接，使之接受讀出放大器觸發(fā)信號(hào)，所述P溝道晶體管的漏極與所述第一和第二N溝道晶體管的漏極的接點(diǎn)成為所述一個(gè)NOR電路的輸出端，構(gòu)成所述下一級(jí)緩沖器的兩個(gè)邏輯電路的另一個(gè)NOR電路具有源極與所述第一P溝道晶體管的漏極相連接的第三P溝道晶體管、并聯(lián)連接在所述P溝道晶體管的漏極與地之間的第三和第四N溝道晶體管，所述第三P溝道晶體管的柵極與所述第三N溝道晶體管的柵極這樣連接，使得所述觸發(fā)器接受所述一對(duì)互補(bǔ)的信號(hào)中的一個(gè)信號(hào)，所述第四N溝道晶體管的柵極這樣連接，使之接受所述讀出放大器觸發(fā)信號(hào)，所述第三P溝道晶體管的漏極與所述第三和第四N溝道晶體管的漏極的接點(diǎn)作為所述另一個(gè)NOR電路的輸出端，所述第一P溝道晶體管為兩個(gè)NOR電路共用。
3.根據(jù)權(quán)利要求1所述的讀出放大器電路，其特征在于，所述構(gòu)成下一級(jí)緩沖器的兩個(gè)邏輯電路中的一個(gè)NAND電路具有源極與地相連接的第一N溝道晶體管、源極與所述第一N溝道晶體管的漏極相連接的第二N溝道晶體管、并聯(lián)連接在所述第二N溝道晶體管的漏極和電源電壓之間的第一和第二P溝道晶體管，所述第二N溝道晶體管的柵極與所述第一P溝道晶體管的柵極這樣連接，使得所述觸發(fā)器接受所述一對(duì)互補(bǔ)的信號(hào)中的一個(gè)信號(hào)，所述第一N溝道晶體管的柵極與所述第二P溝道晶體管的柵極這樣連接，使之接受讀出放大器觸發(fā)信號(hào)，所述N溝道晶體管的漏極與所述第一和第二P溝道晶體管的漏極的接點(diǎn)作為所述一個(gè)NAND電路的輸出端，構(gòu)成所述下一級(jí)緩沖器的兩個(gè)邏輯電路的另一個(gè)NAND電路具有源極與所述第一N溝道晶體管的漏極相連接的第三N溝道晶體管、并聯(lián)連接在所述第三N溝道晶體管的漏極與高電壓側(cè)電源電壓之間的第三和第四P溝道晶體管，所述第三N溝道晶體管的柵極與所述第三P溝道晶體管的柵極這樣連接，使得所述觸發(fā)器接受所述一對(duì)互補(bǔ)的信號(hào)中的另一個(gè)信號(hào)，所述第四P溝道晶體管的柵極這樣連接，使之接受所述讀出放大器觸發(fā)信號(hào)，所述第三N溝道晶體管的漏極與所述第三和第四P溝道晶體管的漏極的接點(diǎn)作為所述另一個(gè)NAND電路的輸出端，所述第一N溝道晶體管為兩個(gè)NAND電路共用。
4.根據(jù)權(quán)利要求1～3的任一項(xiàng)所述的讀出放大器電路，其特征在于，所述觸發(fā)器電路的一對(duì)互補(bǔ)的節(jié)點(diǎn)，通過將讀出放大器與該數(shù)字線相連接的一對(duì)讀總線和傳輸門，連接到半導(dǎo)體存儲(chǔ)器件的一對(duì)互補(bǔ)數(shù)字線上。
5.根據(jù)權(quán)利要求4所述的讀出放大器電路，其特征在于，所述觸發(fā)器電路是將兩個(gè)反相器相互反向并聯(lián)連接而構(gòu)成的，兩個(gè)反相器的接地端子一側(cè)，通過受第一讀出放大器觸發(fā)信號(hào)控制的N溝道晶體管，與地GND相連接，將第二讀出放大器觸發(fā)信號(hào)提供給兩個(gè)反相器的電源端子，當(dāng)所述第二讀出放大器觸發(fā)信號(hào)為低電平時(shí)(L)，所述觸發(fā)器全然不動(dòng)作，若所述第一讀出放大器觸發(fā)信號(hào)變?yōu)榈碗娖綍r(shí)，所述觸發(fā)器的兩端的節(jié)點(diǎn)維持電源電壓。
6.根據(jù)權(quán)利要求5所述的讀出放大器電路，其特征在于，將所述讀出放大器觸發(fā)信號(hào)的反相信號(hào)，作為所述讀出放大器觸發(fā)信號(hào)提供給所述下一級(jí)緩沖器。
全文摘要
本發(fā)明目的是增大鎖存型讀出放大器的讀出放大的鎖存裕度。在半導(dǎo)體存儲(chǔ)器件中,用觸發(fā)器1將存儲(chǔ)單元中所出現(xiàn)的微小電位差放大到電源電壓－接地間電平的鎖存型讀出放大器,接受該觸發(fā)器輸出的一對(duì)互補(bǔ)信號(hào)的下一級(jí)緩沖器由兩個(gè)邏輯電路構(gòu)成,兩個(gè)邏輯電路共同構(gòu)成為兩個(gè)NOR電路,在兩個(gè)NOR電路的每個(gè)電路中至少串聯(lián)連接的兩個(gè)P溝道晶體管當(dāng)中,接近載流子源即電源電壓的晶體管Q11為所述兩個(gè)NOR電路共用。
文檔編號(hào)G11C11/409GK1243316SQ9911116
公開日2000年2月2日 申請(qǐng)日期1999年7月28日 優(yōu)先權(quán)日1998年7月28日
發(fā)明者松井雄嗣, 高橋弘行 申請(qǐng)人:日本電氣株式會(huì)社