本申請(qǐng)是申請(qǐng)日為2011年5月31日、申請(qǐng)?zhí)枮?01110144117.3、發(fā)明名稱(chēng)為“非易失性存儲(chǔ)器設(shè)備、系統(tǒng)及編程方法”的發(fā)明專(zhuān)利申請(qǐng)的分案申請(qǐng)。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2010年5月31日提交的韓國(guó)專(zhuān)利申請(qǐng)no.10-2010-0051190的優(yōu)先權(quán)，其主題通過(guò)引用的方式合并于此。

本公開(kāi)涉及一種非易失性存儲(chǔ)器設(shè)備、合并該非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)系統(tǒng)(包括存儲(chǔ)卡)以及對(duì)非易失性存儲(chǔ)器設(shè)備編程的方法。更加具體來(lái)說(shuō)，本公開(kāi)涉及操作非易失性存儲(chǔ)器設(shè)備和/或存儲(chǔ)系統(tǒng)的方法，其提供在非易失性存儲(chǔ)單元的編程期間使用的不同驗(yàn)證模式之間動(dòng)態(tài)選擇的能力。

背景技術(shù)：

非易失性存儲(chǔ)器以及相關(guān)的存儲(chǔ)系統(tǒng)已經(jīng)變?yōu)槟壳跋M(fèi)電子以及數(shù)字?jǐn)?shù)據(jù)系統(tǒng)內(nèi)的設(shè)計(jì)重點(diǎn)。非易失性存儲(chǔ)器允許通過(guò)能夠以低功耗可靠運(yùn)行的相對(duì)較小的集成電路設(shè)備來(lái)存儲(chǔ)大量數(shù)據(jù)，并且仍然可以提供相對(duì)較快的數(shù)據(jù)存取。不同于易失性形式的存儲(chǔ)器(例如，dram和sram)，非易失性存儲(chǔ)器能夠在缺乏施加電力的情況下保存所存儲(chǔ)的數(shù)據(jù)。

存在不同類(lèi)型的非易失性存儲(chǔ)器。一種廣泛使用的類(lèi)型是電可擦除可編程只讀存儲(chǔ)器(eeprom)。eeprom以包括各種類(lèi)型的閃存的不同形式而流行。

在早期的形式中，各個(gè)非易失性存儲(chǔ)單元僅存儲(chǔ)二進(jìn)制數(shù)據(jù)的單個(gè)比特(“1”或者“0”)。這樣的存儲(chǔ)單元被稱(chēng)為單電平存儲(chǔ)單元(singlelevelmemorycell，slc)并且仍然被廣泛使用。然而，許多當(dāng)前的非易失性存儲(chǔ)單元能夠存儲(chǔ)2個(gè)或更多個(gè)數(shù)據(jù)比特，并且通常被稱(chēng)作多電平存儲(chǔ)單元(multi-levelmemorycell，mlc)。mlc提供增加的數(shù)據(jù)集成密度，但是這樣做是以操作(例如，編程、讀取和擦除操作)的方法復(fù)雜性升高為代價(jià)的。

必須在期望的(或者“目標(biāo)”)閾值電壓分布內(nèi)準(zhǔn)確地編程由mlc展現(xiàn)的閾值電壓。閾值電壓分布的電壓范圍表示編程后的mlc的對(duì)應(yīng)數(shù)據(jù)狀態(tài)。當(dāng)有效mlc數(shù)據(jù)狀態(tài)的數(shù)目增多(例如，對(duì)于2比特mlc有四(4)個(gè)狀態(tài)，且對(duì)于3比特mlc有八(8)個(gè)狀態(tài)，等等)時(shí)，對(duì)應(yīng)的閾值電壓分布的數(shù)目也如此增多。該增長(zhǎng)的數(shù)據(jù)狀態(tài)和對(duì)應(yīng)的閾值電壓分布的數(shù)目對(duì)當(dāng)前的非易失性存儲(chǔ)器設(shè)計(jì)者提出了許多的挑戰(zhàn)。一個(gè)特別的挑戰(zhàn)是，管理編程速度和編程精度之間的設(shè)計(jì)與操作平衡。另一個(gè)挑戰(zhàn)是，從所應(yīng)用的編程與擦除操作的極大多樣性角度來(lái)管理非易失性存儲(chǔ)單元的使用壽命。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明構(gòu)思的實(shí)施例提供操作非易失性存儲(chǔ)器設(shè)備和/或存儲(chǔ)系統(tǒng)的方法，其能夠提供編程精度和編程速度的改進(jìn)組合。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種操作非易失性存儲(chǔ)器設(shè)備的方法，該方法包括以下步驟：通過(guò)將第i編程電壓施加到連接至存儲(chǔ)單元的字線以及(1)如果所述存儲(chǔ)單元是快速存儲(chǔ)單元?jiǎng)t施加位線強(qiáng)制電壓到連接至所述存儲(chǔ)單元的位線或者(2)如果所述存儲(chǔ)單元是慢速存儲(chǔ)單元?jiǎng)t施加小于位線強(qiáng)制電壓的位線編程電壓到位線，來(lái)執(zhí)行針對(duì)所述存儲(chǔ)單元的編程操作的第i編程間隔；評(píng)估編程條件；基于所評(píng)估的編程條件從一組驗(yàn)證模式中選擇驗(yàn)證模式；以及對(duì)于所述存儲(chǔ)單元使用所選擇的驗(yàn)證模式來(lái)執(zhí)行驗(yàn)證操作。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種在非易失性存儲(chǔ)器設(shè)備內(nèi)對(duì)配置為存儲(chǔ)包括最低有效位(lsb)與最高有效位(msb)的數(shù)據(jù)的多電平存儲(chǔ)單元(mlc)進(jìn)行編程的方法，該方法包括執(zhí)行第i編程間隔，所述編程間隔包括其后跟著msb編程操作的lsb編程操作，其中所述msb編程操作包括以下步驟：將第i編程電壓施加到連接至所述mlc的字線以及(1)如果所述存儲(chǔ)單元是快速存儲(chǔ)單元?jiǎng)t施加位線強(qiáng)制電壓到連接至所述mlc的位線或者(2)如果所述存儲(chǔ)單元是慢速存儲(chǔ)單元?jiǎng)t施加小于所述位線強(qiáng)制電壓的位線編程電壓到連接至所述mlc的位線；評(píng)估編程條件；基于所評(píng)估的編程條件從一組驗(yàn)證模式中選擇驗(yàn)證模式；以及使用所選擇的驗(yàn)證模式來(lái)執(zhí)行驗(yàn)證操作。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種操作非易失性存儲(chǔ)器設(shè)備的方法，該方法包括以下步驟：通過(guò)將第i編程電壓施加到連接至存儲(chǔ)單元的字線以及(1)如果所述存儲(chǔ)單元是快速存儲(chǔ)單元?jiǎng)t施加位線強(qiáng)制電壓到連接至所述存儲(chǔ)單元的位線或者(2)如果所述存儲(chǔ)單元是慢速存儲(chǔ)單元?jiǎng)t施加小于位線強(qiáng)制電壓的位線編程電壓到連接至所述存儲(chǔ)單元的位線，來(lái)執(zhí)行針對(duì)所述存儲(chǔ)單元的編程操作的第i編程間隔；將所述存儲(chǔ)單元的當(dāng)前閾值電壓與通過(guò)閾值電壓相比較；如果所述當(dāng)前閾值電壓小于所述通過(guò)閾值電壓，則選擇第一驗(yàn)證模式；以及如果所述當(dāng)前閾值電壓大于或等于所述通過(guò)閾值電壓，則選擇第二驗(yàn)證模式。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種非易失性存儲(chǔ)器設(shè)備，包括：存儲(chǔ)單元陣列，包含連接至字線和位線的存儲(chǔ)單元；電壓生成器，被配置為生成包括編程電壓的多個(gè)控制電壓；地址譯碼器，被配置為響應(yīng)于外部提供的地址將所述編程電壓連接至所述字線；頁(yè)緩沖電路，被配置為響應(yīng)于外部提供的地址將位線電壓連接至所述位線；以及控制邏輯，被配置為控制所述電壓生成器和地址譯碼器以通過(guò)施加第i編程電壓作為所述編程電壓來(lái)執(zhí)行針對(duì)所述存儲(chǔ)單元的編程操作的第i編程間隔，以及被配置為控制所述頁(yè)緩沖電路以(1)如果所述存儲(chǔ)單元是快速存儲(chǔ)單元?jiǎng)t施加位線強(qiáng)制電壓到所述位線或者(2)如果所述存儲(chǔ)單元是慢速存儲(chǔ)單元?jiǎng)t施加小于所述位線強(qiáng)制電壓的位線編程電壓到所述位線。所述控制邏輯被進(jìn)一步配置為：評(píng)估編程條件；基于所評(píng)估的編程條件從一組驗(yàn)證模式中選擇驗(yàn)證模式；以及控制所述電壓生成器、地址譯碼器和頁(yè)緩沖電路以使用所選擇的驗(yàn)證模式來(lái)執(zhí)行驗(yàn)證操作。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種存儲(chǔ)系統(tǒng)，包括：非易失性存儲(chǔ)器設(shè)備，包含連接在字線與位線之間的存儲(chǔ)單元；以及存儲(chǔ)器控制器，被配置為控制所述非易失性存儲(chǔ)器設(shè)備的操作。所述非易失性存儲(chǔ)器設(shè)備包括控制邏輯，其被配置為從所述存儲(chǔ)器控制器接收命令以及通過(guò)以下步驟來(lái)對(duì)于所述存儲(chǔ)單元執(zhí)行編程操作：通過(guò)向所述字線施加第i編程電壓并(1)如果所述存儲(chǔ)單元是快速存儲(chǔ)單元?jiǎng)t施加位線強(qiáng)制電壓到所述位線或者(2)如果所述存儲(chǔ)單元是慢速存儲(chǔ)單元?jiǎng)t施加小于所述位線強(qiáng)制電壓的位線編程電壓到所述位線，來(lái)執(zhí)行所述編程操作的第i編程間隔；評(píng)估編程條件；基于所評(píng)估的編程條件從一組驗(yàn)證模式中選擇驗(yàn)證模式；以及對(duì)于所述存儲(chǔ)單元使用所選擇的驗(yàn)證模式來(lái)執(zhí)行驗(yàn)證操作。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種操作包含多個(gè)多電平存儲(chǔ)單元的非易失性存儲(chǔ)器設(shè)備的方法，該多個(gè)多電平存儲(chǔ)單元包括至少一個(gè)第一存儲(chǔ)單元、至少一個(gè)第二存儲(chǔ)單元和至少一個(gè)第三存儲(chǔ)單元，所述方法包括：向連接到該多個(gè)多電平存儲(chǔ)單元的所選擇的字線施加第一編程電壓；在第一編程電壓被施加到所選擇的字線后，對(duì)連接到所選擇的字線的至少一個(gè)第一存儲(chǔ)單元執(zhí)行第一兩步操作，所述第一兩步操作包括對(duì)與第一閾值電壓對(duì)應(yīng)的至少一個(gè)第一存儲(chǔ)單元執(zhí)行第一預(yù)驗(yàn)證操作和對(duì)與比第一閾值電壓高的第二閾值電壓對(duì)應(yīng)的至少一個(gè)第一存儲(chǔ)單元執(zhí)行第一驗(yàn)證操作；在第一編程電壓被施加到所選擇的字線后，對(duì)連接到所選擇的字線的至少一個(gè)第二存儲(chǔ)單元執(zhí)行第二兩步操作，所述第二兩步操作包括對(duì)與比第二閾值電壓高的第三閾值電壓對(duì)應(yīng)的至少一個(gè)第二存儲(chǔ)單元執(zhí)行第二預(yù)驗(yàn)證操作和對(duì)與比第三閾值電壓高的第四閾值電壓對(duì)應(yīng)的至少一個(gè)第二存儲(chǔ)單元執(zhí)行第二驗(yàn)證操作；向所選擇的字線施加第二編程電壓，該第二編程電壓比第一編程電壓高；以及在第二編程電壓被施加到所選擇的字線后，對(duì)連接到所選擇的字線的至少一個(gè)第三存儲(chǔ)單元執(zhí)行第三一步操作，所述第三一步操作基本上包括對(duì)與比第四閾值電壓高的第五閾值電壓對(duì)應(yīng)的至少一個(gè)第三存儲(chǔ)單元執(zhí)行第三驗(yàn)證操作。

本發(fā)明構(gòu)思的一些實(shí)施例提供一種操作包含多個(gè)多電平存儲(chǔ)單元的非易失性存儲(chǔ)器設(shè)備的方法，該多個(gè)多電平存儲(chǔ)單元包括至少一個(gè)第一存儲(chǔ)單元、至少一個(gè)第二存儲(chǔ)單元和至少一個(gè)第三存儲(chǔ)單元，所述方法包括：向連接到該多個(gè)多電平存儲(chǔ)單元的所選擇的字線施加第一編程電壓；在第一編程電壓被施加到所選擇的字線后，對(duì)連接到所選擇的字線的至少一個(gè)第一存儲(chǔ)單元執(zhí)行第一兩步操作，所述第一兩步操作包括對(duì)與第一閾值電壓對(duì)應(yīng)的至少一個(gè)第一存儲(chǔ)單元執(zhí)行第一預(yù)驗(yàn)證操作和對(duì)與比第一閾值電壓高的第二閾值電壓對(duì)應(yīng)的至少一個(gè)第一存儲(chǔ)單元執(zhí)行第一驗(yàn)證操作；在第一編程電壓被施加到所選擇的字線后，對(duì)連接到所選擇的字線的至少一個(gè)第二存儲(chǔ)單元執(zhí)行第二兩步操作，所述第二兩步操作包括對(duì)與比第二閾值電壓高的第三閾值電壓對(duì)應(yīng)的至少一個(gè)第二存儲(chǔ)單元執(zhí)行第二預(yù)驗(yàn)證操作和對(duì)與比第三閾值電壓高的第四閾值電壓對(duì)應(yīng)的至少一個(gè)第二存儲(chǔ)單元執(zhí)行第二驗(yàn)證操作；向所選擇的字線施加第二編程電壓，該第二編程電壓比第一編程電壓高；以及在第二編程電壓被施加到所選擇的字線后，對(duì)連接到所選擇的字線的至少一個(gè)第三存儲(chǔ)單元執(zhí)行第三一步操作，所述第三一步操作包括對(duì)與比第四閾值電壓高的第五閾值電壓對(duì)應(yīng)的至少一個(gè)第三存儲(chǔ)單元執(zhí)行第三驗(yàn)證操作而不對(duì)所述至少一個(gè)第三存儲(chǔ)單元執(zhí)行第三預(yù)驗(yàn)證操作。

附圖說(shuō)明

附圖示出本發(fā)明構(gòu)思的一些實(shí)施例的相關(guān)方面。

圖1示出通常所理解的、示范性2比特mlc的閾值電壓分布；

圖2——包括圖2a和圖2b——概念性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、并入了位線強(qiáng)制的非易失性存儲(chǔ)單元的編程操作；

圖3是示出本發(fā)明構(gòu)思的實(shí)施例的一般操作流程圖；

圖4——包括圖4a和圖4b——概念性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、非易失性存儲(chǔ)單元的多步驗(yàn)證模式；

圖5是存儲(chǔ)單元陣列的部分電路圖并且概念性地示出與公共源極線上的噪聲相關(guān)聯(lián)的一些問(wèn)題；

圖6是進(jìn)一步示出在一些存儲(chǔ)單元陣列中公共源極線上的噪聲的問(wèn)題的電路和電壓圖；

圖7是更進(jìn)一步示出公共源極線上的噪聲的問(wèn)題以及與使用利用多步驗(yàn)證模式的驗(yàn)證操作的功能相同的補(bǔ)救方法；

圖8——包括圖8a和圖8b——概念性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、非易失性存儲(chǔ)單元的單步驗(yàn)證模式；

圖9是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的示范性非易失性存儲(chǔ)器設(shè)備的部分框圖；

圖10是示出當(dāng)與本發(fā)明構(gòu)思的實(shí)施例一致地根據(jù)操作非易失性存儲(chǔ)器設(shè)備和/或存儲(chǔ)系統(tǒng)的一些方法進(jìn)行編程時(shí)，示范性2比特mlc的閾值電壓分布的示意圖；

圖11是進(jìn)一步示出施加到根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)單元的一系列編程/驗(yàn)證脈沖的波形圖；

圖12是概述根據(jù)本發(fā)明構(gòu)思的實(shí)施例的操作非易失性存儲(chǔ)器和/或存儲(chǔ)系統(tǒng)的方法(包括編程方法)的相關(guān)部分的流程圖；

圖13——包括圖13(a)、圖13(b)和圖13(c)——是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、可被編程的示范性3比特mlc的閾值電壓分布的圖；

圖14是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的示范性非易失性存儲(chǔ)器設(shè)備的部分框圖；

圖15是示出當(dāng)與本發(fā)明構(gòu)思的實(shí)施例一致地根據(jù)操作非易失性存儲(chǔ)器設(shè)備和/或存儲(chǔ)系統(tǒng)的一些方法進(jìn)行編程時(shí)，示范性2比特mlc的閾值電壓分布的示意圖；

圖16是進(jìn)一步示出施加到根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)單元的一系列編程/驗(yàn)證脈沖的波形圖；

圖17是進(jìn)一步示出施加到根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)單元的一系列編程/驗(yàn)證脈沖的波形圖；

圖18是進(jìn)一步示出施加到根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)單元的一系列編程/驗(yàn)證脈沖的波形圖；

圖19是進(jìn)一步示出施加到根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)單元的一系列編程/驗(yàn)證脈沖的波形圖；

圖20是概述根據(jù)本發(fā)明構(gòu)思的實(shí)施例的操作非易失性存儲(chǔ)器和/或存儲(chǔ)系統(tǒng)的方法(包括編程方法)的相關(guān)部分的流程圖；

圖21是可以根據(jù)本發(fā)明構(gòu)思的實(shí)施例而操作和編程的非易失性存儲(chǔ)器設(shè)備的部分框圖；

圖22是進(jìn)一步示出圖21的示范性存儲(chǔ)器設(shè)備的一個(gè)存儲(chǔ)器塊的等效電路的部分電路圖；

圖23是并入了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)系統(tǒng)的基本框圖；

圖24是示出由圖23的存儲(chǔ)器控制器傳遞的示范性控制信號(hào)的波形圖；

圖25是示出并入了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)系統(tǒng)的框圖；

圖26是示出并入了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的一個(gè)更具體形式的存儲(chǔ)系統(tǒng)(即，存儲(chǔ)卡)的框圖；

圖27是示出并入了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的更具體形式的非易失性存儲(chǔ)器設(shè)備(即，movinand)的另一存儲(chǔ)系統(tǒng)的框圖；

圖28是示出并入了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的示范性固態(tài)驅(qū)動(dòng)器(ssd)的框圖；

圖29是示出并入了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、像圖28中示出的那樣一個(gè)ssd的計(jì)算系統(tǒng)的一般框圖；

圖30是示出能夠并入根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、像圖28中示出的那樣一個(gè)ssd的電子設(shè)備的一般框圖；以及

圖31是示出能夠并入根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、像圖28中示出的那樣一個(gè)ssd的服務(wù)器系統(tǒng)的一般框圖。

具體實(shí)施方式

將在下文中參考附圖用一些額外的細(xì)節(jié)來(lái)描述本發(fā)明構(gòu)思的示范性實(shí)施例。然而，本發(fā)明構(gòu)思可以以不同形式具體實(shí)現(xiàn)而且不應(yīng)當(dāng)將本發(fā)明構(gòu)思釋為限制為僅所示出的實(shí)施例。相反，提供所示出的這些實(shí)施例以使得本公開(kāi)全面徹底并且將本發(fā)明構(gòu)思的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。

示出的實(shí)施例被繪制成閃存設(shè)備、并入閃存設(shè)備的存儲(chǔ)系統(tǒng)以及相關(guān)的操作方法。然而，這些例子僅僅表示可能落入本發(fā)明構(gòu)思范圍內(nèi)的許多不同類(lèi)型的非易失性存儲(chǔ)器。因此，本領(lǐng)域技術(shù)人員將看到，使用具體繪制為閃存設(shè)備的實(shí)施例的本公開(kāi)的教導(dǎo)可以延伸至其它形式的非易失性存儲(chǔ)器。

例如，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備可以是nand(與非)閃存、垂直nand閃存(verticalnandflashmemory)、nor(或非)閃存、電阻式隨機(jī)存取存儲(chǔ)器(resistiverandomaccessmemory，rram)、相變隨機(jī)存取存儲(chǔ)器(phase-changerandomaccessmemory，pram)、磁電阻式隨機(jī)存取存儲(chǔ)器(magneto-resistiverandomaccessmemory，mram)、鐵電隨機(jī)存取存儲(chǔ)器(ferroelectricrandomaccessmemory，fram)以及自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(spintransfertorquerandomaccessmemory，stt-ram)。此外，可以以三維(3d)陣列結(jié)構(gòu)來(lái)實(shí)現(xiàn)根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的一些非易失性存儲(chǔ)器設(shè)備可以應(yīng)用于其中電荷存儲(chǔ)層被配置為具有導(dǎo)電浮置柵極的閃存設(shè)備以及其中電荷存儲(chǔ)層被配置為具有電介質(zhì)的電荷俘獲閃存(chargetrapflash，ctf)。

存在對(duì)于非易失性存儲(chǔ)單元的操作和編程的許多通常所了解的方法。如上所述，可以將非易失性存儲(chǔ)單元展現(xiàn)的閾值電壓編程為駐留(reside)于許多閾值電壓分布中的一個(gè)之內(nèi)。圖1大體上示出與示范性2比特mlc關(guān)聯(lián)的四(4)個(gè)閾值電壓分布。非易失性存儲(chǔ)單元的擦除狀態(tài)(e)和第一至第三編程狀態(tài)(p1、p2和p3)由各個(gè)相應(yīng)的閾值電壓分布來(lái)表示。并入了mlc的非易失性存儲(chǔ)系統(tǒng)的一個(gè)設(shè)計(jì)目標(biāo)是mlc的有效且精確的編程，典型的是，從擦除狀態(tài)到多個(gè)編程狀態(tài)其中之一。

典型地，非易失性存儲(chǔ)單元編程是一個(gè)迭代過(guò)程，其中，通過(guò)連續(xù)的編程間隔執(zhí)行一個(gè)或多個(gè)編程步驟或循環(huán)(即，將特定控制電壓施加到在非易失性存儲(chǔ)系統(tǒng)內(nèi)所選擇的一個(gè)或多個(gè)非易失性存儲(chǔ)單元(或多個(gè)))。在定義的編程時(shí)段期間，可以執(zhí)行與正確編程選擇的非易失性存儲(chǔ)單元所必需的一樣多的許多編程間隔。而且，使用精細(xì)(或細(xì)密)定義的編程增量(即，連續(xù)編程間隔之間的控制電壓電平差)允許在定義的閾值電壓分布內(nèi)精確地編程非易失性存儲(chǔ)單元。然而，編程效率要求正確編程非易失性存儲(chǔ)單元所需要的編程間隔的數(shù)目必須保持在最小。因此，非易失性存儲(chǔ)系統(tǒng)設(shè)計(jì)者尋求以下兩者之間的平衡：(1)使用許多精細(xì)定義的編程增量來(lái)精確地編程非易失性存儲(chǔ)單元的期望；與(2)通過(guò)盡可能迅速地接近目標(biāo)存儲(chǔ)單元閾值電壓來(lái)最小化編程間隔總體數(shù)目的期望。

認(rèn)識(shí)到平衡這些對(duì)立目標(biāo)的需要，非易失性存儲(chǔ)系統(tǒng)設(shè)計(jì)者已經(jīng)開(kāi)發(fā)出許多不同的編程方案。一種方案通常被稱(chēng)作“位線強(qiáng)制(bitlineforcing)”。在圖2——包括圖2a和圖2b——中示出位線強(qiáng)制方案的一個(gè)例子。

圖2a示出選擇的非易失性存儲(chǔ)單元將被編程到的期望閾值電壓分布p。進(jìn)一步假定，用于編程非易失性存儲(chǔ)單元的編程操作使用通常所了解的增量步進(jìn)編程過(guò)程(incrementstepprogrammingprocedure，ispp)，其中，連續(xù)編程間隔特征在于不同的(通常是增加的)控制電壓電平(例如，字線和位線電壓)。圖2b示出施加到連接至選擇的非易失性存儲(chǔ)單元的字線的字線電壓(vwl)，該字線電壓在每個(gè)連續(xù)編程間隔期間升高ispp定義的步進(jìn)增量(δispp)。

在任一任意選擇的編程間隔期間的非易失性存儲(chǔ)單元的當(dāng)前閾值電壓可以被假定為駐留于三個(gè)(3)閾值電壓(vth)區(qū)域其中之一內(nèi)：(1)目標(biāo)閾值電壓分布范圍“p”(即，vth大于相應(yīng)的驗(yàn)證電壓(vr))，(2)接近閾值電壓范圍“b”(即，vth小于vr但是大于預(yù)驗(yàn)證電壓(pvr))，或(3)遠(yuǎn)距閾值電壓范圍“a”(即，vth小于pvr)。

在選擇性地使用位線強(qiáng)制(bitlineforcing)的編程操作期間，通過(guò)存儲(chǔ)單元的當(dāng)前閾值電壓來(lái)確定施加到存儲(chǔ)單元的控制電壓的性質(zhì)(nature)(例如，電平和/或持續(xù)時(shí)間)。在圖2中概念性地示出使用位線強(qiáng)制的編程操作的一個(gè)例子。這里，假定在許多編程間隔期間執(zhí)行許多編程循環(huán)。取決于選擇的存儲(chǔ)單元的當(dāng)前閾值電壓，每個(gè)編程循環(huán)可以施加位線強(qiáng)制控制電壓或施加正常編程控制電壓。也就是說(shuō)，當(dāng)選擇的非易失性存儲(chǔ)單元的當(dāng)前閾值電壓駐留于接近閾值電壓范圍b內(nèi)時(shí)，位線強(qiáng)制控制電壓被施加到存儲(chǔ)單元。然而，當(dāng)選擇的存儲(chǔ)單元的當(dāng)前閾值電壓駐留于遠(yuǎn)距閾值電壓范圍a內(nèi)時(shí)，不施加位線強(qiáng)制而是施加正常編程控制電壓到存儲(chǔ)單元。

如圖2b的電壓波形所建議的那樣，位線強(qiáng)制控制電壓可以包括施加到連接至選擇的存儲(chǔ)單元的位線的位線強(qiáng)制電壓(blfv)。在像圖2b中示出的那樣的本發(fā)明構(gòu)思的一些實(shí)施例中，blfv可以具有在大約0.3至1.5v的范圍中的電平。相反，正常編程控制電壓可以包括小于blfv的、被施加到選擇的存儲(chǔ)單元的位線的位線編程電壓(blpv)。在像圖2b中示出的那樣的本發(fā)明構(gòu)思的一些實(shí)施例中，blpv可以具有在大約0.0至0.9v的范圍中的電平。在任意給定的編程間隔期間，施加這些完全不同的位線電壓(blpv對(duì)blfv)，同時(shí)ispp定義的vwl被施加到連接至選擇的存儲(chǔ)單元的字線。

在本發(fā)明構(gòu)思的一些實(shí)施例中，位線強(qiáng)制電壓blfv大于位線編程電壓blpv，但是小于傳統(tǒng)上所了解的位線編程禁止電壓(program-inhibitvoltage)(例如，電源電壓)。與通過(guò)施加位線編程電壓blpv和位線強(qiáng)制電壓blfv來(lái)進(jìn)行編程的存儲(chǔ)單元不同，連接至接收位線編程禁止電壓的位線的存儲(chǔ)單元不被編程(例如，這些存儲(chǔ)單元可能已經(jīng)展現(xiàn)出目標(biāo)閾值分布p內(nèi)的閾值電壓)。

用這樣的方式，對(duì)具有在接近閾值電壓范圍b中的當(dāng)前閾值電壓的選擇的存儲(chǔ)單元(或多個(gè))執(zhí)行位線強(qiáng)制，而對(duì)具有在遠(yuǎn)距閾值電壓范圍a中的當(dāng)前閾值電壓的選擇的存儲(chǔ)單元(或多個(gè))執(zhí)行正常ispp編程。在迭代ispp編程操作中的任一給定編程間隔期間，每個(gè)選擇的存儲(chǔ)單元可以被分類(lèi)為“已編程”(具有在目標(biāo)閾值電壓分布范圍p中的閾值電壓)、“慢速”(具有在遠(yuǎn)距閾值電壓范圍a中的閾值電壓)或者“快速”(具有在接近閾值電壓范圍b中的閾值電壓)。一旦被分類(lèi)(或標(biāo)識(shí))，就可以取決于已編程/慢速/快速標(biāo)識(shí)何時(shí)發(fā)生，在當(dāng)前編程間隔期間或者在下一編程間隔期間區(qū)別對(duì)待選擇的存儲(chǔ)單元(或多個(gè))。

在圖2的執(zhí)行例子中，可以使用正常的、ispp定義的字線電壓vwl在當(dāng)前編程間隔期間對(duì)慢速存儲(chǔ)單元進(jìn)行編程。相反，可以使用位線強(qiáng)制字線電壓(例如，ispp定義的電平減去blfv)在當(dāng)前編程間隔期間對(duì)快速存儲(chǔ)單元進(jìn)行編程。因此，展現(xiàn)相對(duì)較慢的編程速度的慢速存儲(chǔ)單元(即，每任意數(shù)目的所應(yīng)用編程循環(huán)以更低速率來(lái)增加其閾值電壓的存儲(chǔ)單元)接收ispp定義的字線電壓vwl以及blpv作為位線電壓。展現(xiàn)相對(duì)較快的編程速度的快速存儲(chǔ)單元(即，每任意數(shù)目的所應(yīng)用編程循環(huán)以更高速率來(lái)增加其閾值電壓的存儲(chǔ)單元)接收vwl–blfv作為字線電壓并接收blfv作為位線電壓。在這些條件下，慢速存儲(chǔ)單元比快速存儲(chǔ)單元更大地受到電壓激發(fā)(voltage-motivate)，并且慢速存儲(chǔ)單元的閾值電壓比快速存儲(chǔ)單元的閾值電壓更加迅速地提高。該方案旨在降低必須被施加到慢速存儲(chǔ)單元的編程循環(huán)的數(shù)目，由此降低非易失性存儲(chǔ)單元磨損以及提高存儲(chǔ)單元的使用壽命。

例如，可以假定對(duì)于本發(fā)明構(gòu)思的至少一個(gè)實(shí)施例來(lái)說(shuō)，blpv是0v，blfv是1v。標(biāo)識(shí)為快速存儲(chǔ)單元的存儲(chǔ)單元在當(dāng)前編程間隔期間接收ispp–blfv的字線電壓和1v的blfv。標(biāo)識(shí)為慢速存儲(chǔ)單元的存儲(chǔ)單元在當(dāng)前編程間隔期間接收正常ispp字線電壓和0v的blpv。在這些條件下，與快速存儲(chǔ)單元相比較，慢速存儲(chǔ)單元在編程間隔期間接收字線電壓與位線電壓之間的更大的、閾值電壓激發(fā)差。如果進(jìn)一步的假定δispp是每編程間隔大約0.3v，則可以顯著降低正確編程慢速存儲(chǔ)單元所需要的編程循環(huán)的數(shù)目。

在這一點(diǎn)上，應(yīng)當(dāng)注意，在本發(fā)明構(gòu)思的各種實(shí)施例中慢速存儲(chǔ)單元對(duì)快速存儲(chǔ)單元的識(shí)別可以發(fā)生在各個(gè)編程循環(huán)(或多個(gè))的執(zhí)行之前和/或之后?？商鎿Q地，可以在總體編程操作的開(kāi)始(例如，在第一編程循環(huán)之前)執(zhí)行一次慢速/快速存儲(chǔ)單元的識(shí)別。為此，可以在總體編程操作期間保持指定存儲(chǔ)單元為慢速/快速直到諸如存儲(chǔ)單元被標(biāo)識(shí)為已編程的存儲(chǔ)單元的時(shí)候?yàn)橹埂?/p>

然而，可以在第i編程間隔期間將在第i－1編程間隔期間被標(biāo)識(shí)為慢速存儲(chǔ)單元的存儲(chǔ)單元重新標(biāo)識(shí)(例如，標(biāo)識(shí)更新)為快速存儲(chǔ)單元。例如，一旦存儲(chǔ)單元所展現(xiàn)的閾值電壓從遠(yuǎn)距閾值電壓范圍a變換到接近閾值電壓范圍b，就可以在隨后的第i+1編程間隔期間將該存儲(chǔ)單元的標(biāo)識(shí)從慢速改變到快速——通過(guò)對(duì)所施加的編程控制電壓進(jìn)行相應(yīng)改變。用這樣的方式，可以將慢速存儲(chǔ)單元編程為將其閾值電壓快速地向目標(biāo)閾值分布p移動(dòng)，但是然后，一旦閾值電壓接近了目標(biāo)閾值分布，就可以對(duì)其更加精細(xì)地調(diào)整以精確地完成編程操作。因此，編程效率和編程精度兩者都可以實(shí)現(xiàn)。

在總體編程方法內(nèi)，標(biāo)識(shí)選擇的存儲(chǔ)單元(或多個(gè))是慢速存儲(chǔ)單元(或多個(gè))還是快速存儲(chǔ)單元(或多個(gè))的步驟可以在預(yù)驗(yàn)證步驟期間執(zhí)行，該預(yù)驗(yàn)證步驟發(fā)生在迭代編程步驟之前?？商鎿Q地或另外地，標(biāo)識(shí)選擇的存儲(chǔ)單元(或多個(gè))是慢速存儲(chǔ)單元(或多個(gè))還是快速存儲(chǔ)單元(或多個(gè))的步驟可以與每個(gè)迭代編程步驟相關(guān)執(zhí)行。

圖3是概述根據(jù)本發(fā)明構(gòu)思的實(shí)施例的操作非易失性存儲(chǔ)器設(shè)備的方法的一般流程圖。操作方法包括并入了對(duì)指定存儲(chǔ)單元(例如，標(biāo)識(shí)為快速存儲(chǔ)單元的存儲(chǔ)單元)選擇性地執(zhí)行位線強(qiáng)制的能力的編程操作。如上所述，可以基于逐個(gè)編程間隔通過(guò)在總體編程操作內(nèi)連續(xù)的迭代執(zhí)行的編程間隔，來(lái)選擇對(duì)存儲(chǔ)單元執(zhí)行位線強(qiáng)制的能力。因此，對(duì)于任一任意選擇的編程間隔——在此期間至少一個(gè)選擇的存儲(chǔ)單元的閾值電壓達(dá)到目標(biāo)閾值電壓分布(或者在編程操作完成時(shí))——來(lái)說(shuō)，如圖3中所示的操作非易失性存儲(chǔ)系統(tǒng)的方法包括：執(zhí)行針對(duì)一個(gè)或多個(gè)選擇的存儲(chǔ)單元(或多個(gè))的編程操作，其可以包括通過(guò)位線強(qiáng)制來(lái)編程(s10)，之后是基于一個(gè)或多個(gè)編程條件從一組可能驗(yàn)證模式中選擇驗(yàn)證模式(s20)。

如以下文中將在一些額外細(xì)節(jié)描述的那樣，這些編程條件(或多個(gè))可以包括：已執(zhí)行編程循環(huán)的數(shù)目、存儲(chǔ)單元編程狀態(tài)、檢測(cè)到的(或者所計(jì)算的)噪聲閾值(例如，公共源極線噪聲閾值)、溫度閾值、檢測(cè)到的(或者所計(jì)算的)閾值電壓分布中的變化、存儲(chǔ)單元偏置條件、各個(gè)位線讀出(sensing)時(shí)段、位線讀出技術(shù)等等。在噪聲閾值被用作編程條件的情況下，本發(fā)明構(gòu)思的一些實(shí)施例將包括通常采用的噪聲傳感器，諸如電壓噪聲傳感器。在溫度閾值被用作編程條件的情況下，本發(fā)明構(gòu)思的一些實(shí)施例將包括通常采用的溫度傳感器。

一旦已經(jīng)選擇了驗(yàn)證模式(s20)，就使用所選擇的驗(yàn)證模式對(duì)于所存儲(chǔ)的數(shù)據(jù)來(lái)執(zhí)行驗(yàn)證操作(s30)。假如驗(yàn)證操作指示所存儲(chǔ)的數(shù)據(jù)的錯(cuò)誤狀態(tài)(fail(失敗))，則操作非易失性存儲(chǔ)系統(tǒng)的方法返回到(重新)編程一個(gè)或多個(gè)選擇的存儲(chǔ)單元(或多個(gè))(s10)。否則，通過(guò)驗(yàn)證操作指示成功編程(pass(通過(guò)))，終止操作方法。

因此，本發(fā)明構(gòu)思的實(shí)施例設(shè)想從可能在驗(yàn)證操作期間使用的一組驗(yàn)證模式當(dāng)中動(dòng)態(tài)選擇和使用一個(gè)驗(yàn)證模式(s30)。在本發(fā)明構(gòu)思的一些實(shí)施例中，該組驗(yàn)證模式包括使用不同數(shù)目的驗(yàn)證步驟的驗(yàn)證模式。下文中將以一些額外細(xì)節(jié)來(lái)描述示范性單步對(duì)多步驗(yàn)證模式以及在它們之間進(jìn)行選擇的方法。然而，應(yīng)當(dāng)注意，單步和多步驗(yàn)證模式之間的選擇僅僅是驗(yàn)證模式選擇以及可以用于本發(fā)明構(gòu)思的實(shí)施例中的相關(guān)選擇過(guò)程的一個(gè)例子。

本發(fā)明構(gòu)思的實(shí)施例中的驗(yàn)證模式之間的選擇是“動(dòng)態(tài)地”發(fā)生的，或者在操作——與以預(yù)設(shè)方式進(jìn)行選擇相反——的方法內(nèi)、或者在操作方法之外(例如，工廠選擇或者存儲(chǔ)系統(tǒng)上電初始化)。用這樣的方式，可以在驗(yàn)證模式選擇(s20)中以及在驗(yàn)證操作(s30)內(nèi)使用該合適的或者更為優(yōu)化的驗(yàn)證模式中考慮改變對(duì)于并入根據(jù)本發(fā)明構(gòu)思的實(shí)施例的一個(gè)或多個(gè)非易失性存儲(chǔ)器設(shè)備(或多個(gè))的存儲(chǔ)系統(tǒng)的編程條件。

還要注意，可以在編程操作完成之后執(zhí)行如圖3中示出的在操作非易失性存儲(chǔ)系統(tǒng)的方法中選擇驗(yàn)證模式的步驟(s20)。然而，情況可以不必如此，并且本發(fā)明構(gòu)思的其他實(shí)施例可以在執(zhí)行編程操作之前選擇合適的驗(yàn)證模式。

還應(yīng)注意，術(shù)語(yǔ)“編程操作”和“驗(yàn)證操作”是在本發(fā)明構(gòu)思的實(shí)施例的上下文內(nèi)被廣義解釋的。驗(yàn)證操作是相對(duì)于所定義的閾值電壓分布評(píng)估或者改進(jìn)先前已編程的存儲(chǔ)單元所展現(xiàn)的閾值電壓的任何操作。編程操作是改變(或者意圖改變)非易失性存儲(chǔ)單元的閾值電壓的任何操作。

圖4——包括圖4a和圖4b——概念性地示出根據(jù)本發(fā)明構(gòu)思的、能夠被選擇(圖3中的s20)以用于驗(yàn)證操作(圖3中的s30)內(nèi)的多步驗(yàn)證模式的一個(gè)可能實(shí)施例。這里描述了2步驗(yàn)證模式，但是本領(lǐng)域普通技術(shù)人員將看到，可以在本發(fā)明構(gòu)思的實(shí)施例內(nèi)并入的多步驗(yàn)證模式中使用多于兩步。

參考圖4，假定正在利用可能的位線強(qiáng)制將選擇的非易失性存儲(chǔ)單元編程到目標(biāo)閾值電壓分布p。相對(duì)于驗(yàn)證電壓vr(例如，目標(biāo)閾值電壓分布p內(nèi)的最小電壓電平)做出對(duì)于當(dāng)前閾值電壓是否落入目標(biāo)閾值電壓分布p內(nèi)的確定。然而，在做出該確定之前(即，在(n步)多步驗(yàn)證模式中的第n驗(yàn)證步驟之前)，執(zhí)行關(guān)于小于驗(yàn)證電壓vr的對(duì)應(yīng)預(yù)驗(yàn)證電壓pvr的第一(或者隨后的)驗(yàn)證步驟。在圖4示出的例子中，在執(zhí)行關(guān)于預(yù)驗(yàn)證電壓pvr的第一驗(yàn)證步驟之后，執(zhí)行關(guān)于驗(yàn)證電壓vr的第二驗(yàn)證步驟。

因此，在圖4中示出的多步驗(yàn)證模式預(yù)先假定至少一個(gè)選擇的存儲(chǔ)單元(或多個(gè))尚未成功地被編程到目標(biāo)閾值電壓分布內(nèi)的閾值電壓。在當(dāng)前編程操作(圖3的s10)之后，選擇(圖3中的s20)和執(zhí)行(圖3中的s30)圖4的2步驗(yàn)證模式。如果在第一驗(yàn)證步驟期間確定選擇的存儲(chǔ)單元的當(dāng)前閾值電壓小于預(yù)驗(yàn)證電壓pvr，那么就對(duì)于下一編程間隔將選擇的存儲(chǔ)單元指定為慢速存儲(chǔ)單元。在下一迭代編程步驟期間，可以使用正常編程控制電壓對(duì)目前指定為慢速存儲(chǔ)單元(或多個(gè))的存儲(chǔ)單元進(jìn)行編程。

然而，如果在第一驗(yàn)證步驟期間確定選擇的存儲(chǔ)單元(或多個(gè))的當(dāng)前閾值電壓大于或等于預(yù)驗(yàn)證電壓pvr，那么就可以執(zhí)行關(guān)于驗(yàn)證電壓vr的第二驗(yàn)證步驟。如果在第二驗(yàn)證步驟期間確定選擇的存儲(chǔ)單元的當(dāng)前閾值電壓小于驗(yàn)證電壓vr(但是大于或等于預(yù)驗(yàn)證電壓pvr)，那么就對(duì)于下一編程間隔將選擇的存儲(chǔ)單元指定為快速存儲(chǔ)單元。在下一迭代編程步驟期間，將使用位線強(qiáng)制編程控制電壓對(duì)目前指定為快速存儲(chǔ)單元(或多個(gè))的存儲(chǔ)單元進(jìn)行編程。

可以進(jìn)一步假定，上面建議的第一和第二驗(yàn)證步驟的每個(gè)包括預(yù)充電位線、過(guò)渡(develop)位線和讀出位線的子步驟。在這樣的上下文中，例如，在圖4中示出的多步驗(yàn)證模式的第二驗(yàn)證步驟中，預(yù)充電電壓(例如，電源電壓或者小于電源電壓的電壓)將不施加到?jīng)]有通過(guò)第一驗(yàn)證步驟的存儲(chǔ)單元(或多個(gè))(即，它們的閾值電壓小于預(yù)驗(yàn)證電壓pvr)的位線(或多個(gè))上。用這樣的方式，沒(méi)有通過(guò)第一驗(yàn)證步驟的一些存儲(chǔ)單元(或多個(gè))可以被排除在第二驗(yàn)證步驟之外，從而節(jié)約存儲(chǔ)系統(tǒng)內(nèi)的電力并且降低公共源極線上的噪聲。

在這樣的上下文中，n步驗(yàn)證模式的第1至第m(其中，m小于n)驗(yàn)證步驟可以被視為“粗略”驗(yàn)證步驟，而第m+1至第n驗(yàn)證步驟可以被視為“精細(xì)”驗(yàn)證步驟。粗略驗(yàn)證步驟對(duì)精細(xì)驗(yàn)證步驟的各個(gè)數(shù)目可以與所施加的編程步驟(例如，正常編程對(duì)位線強(qiáng)制)相關(guān)，并且可以將兩者平衡以將編程速度與編程精度進(jìn)行最優(yōu)化。

圖4b的電壓波形是可以用于按順序驗(yàn)證選擇的存儲(chǔ)單元(或多個(gè))的閾值電壓的驗(yàn)證脈沖的一個(gè)例子。驗(yàn)證脈沖包括用于第一預(yù)定時(shí)間段的預(yù)驗(yàn)證電壓pvr，該pvr后跟用于第二預(yù)定時(shí)間段的驗(yàn)證電壓vr，其中，第一和第二預(yù)定時(shí)間段可以不同或者相同。

現(xiàn)在將結(jié)合圖5、圖6和圖7描述與選擇性地使用本發(fā)明構(gòu)思的實(shí)施例內(nèi)的多步(例如2步)驗(yàn)證模式關(guān)聯(lián)的某些好處。具體來(lái)說(shuō)，多步驗(yàn)證模式的使用將顯示出在驗(yàn)證操作(圖3中的s30)期間降低跨越根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的組成存儲(chǔ)單元陣列的公共源極線上的噪聲。

圖5是本發(fā)明構(gòu)思的實(shí)施例內(nèi)的、存儲(chǔ)單元陣列110的部分電路圖。存儲(chǔ)單元陣列110包括存儲(chǔ)單元以及用于所配置的存儲(chǔ)塊的對(duì)應(yīng)的信號(hào)線，所述存儲(chǔ)塊具有分別連接至多個(gè)位線bl0至bln的多個(gè)單元串。存儲(chǔ)塊包括沿多個(gè)位線bl0至bln中的相應(yīng)位線分別按串連接的多個(gè)存儲(chǔ)單元mc0至mcm-1，所述多個(gè)位線bl0至bln在連接至串選擇線ssl的對(duì)應(yīng)串選擇晶體管sst與連接至地選擇線gsl的地選擇晶體管gst之間延伸。公共源極線csl在示出的實(shí)施例中被布置為鄰近地選擇線gsl，但是可以以另外方式布置。因此，每個(gè)串選擇晶體管sst連接至位線bl，并且每個(gè)地選擇晶體管gst連接至公共源極線csl。而且，在圖5中，電阻器rp0至rpn-1概念性地表示相對(duì)于公共源極線csl存在的分布(例如，寄生)電阻元件與電容元件(或多個(gè))。

在驗(yàn)證操作期間，流經(jīng)每個(gè)單元串的電流量根據(jù)串中開(kāi)啟(on)的存儲(chǔ)單元的數(shù)目而改變。結(jié)果，公共源極線vcsl上布置的負(fù)載電壓依照流經(jīng)一個(gè)或多個(gè)單元串(或多個(gè))的電流的累積改變而改變。為了進(jìn)一步示出該現(xiàn)象，假定連接至選擇的字線wl0的存儲(chǔ)單元m0的當(dāng)前狀態(tài)是擦除狀態(tài)(e)，連接至同一字線wl0的另一存儲(chǔ)單元m0_1的當(dāng)前狀態(tài)是已編程狀態(tài)。因此，當(dāng)連接至選擇的字線wl0的不同存儲(chǔ)單元是開(kāi)啟單元時(shí)，可以容易地看出，給定所連接的存儲(chǔ)單元的不同編程狀態(tài)，則流經(jīng)各個(gè)單元串的電流i0和i1應(yīng)當(dāng)是不同的。作為電流可變性的直接結(jié)果，公共源極線電壓vcsl的電壓/電流負(fù)載將根據(jù)開(kāi)啟單元的數(shù)目而改變。

例如，當(dāng)僅連接至選擇的字線wl0和位線bl0的存儲(chǔ)單元m0是開(kāi)啟單元而連接至選擇的字線wl0和位線bl1的存儲(chǔ)單元m0_1是關(guān)斷(off)單元時(shí)，施加在電阻器rp0兩端的電壓變?yōu)閕0×rp0，由此定義用于公共源極線電壓vcsl的第一電平。再舉一例，當(dāng)連接至選擇的字線wl0與位線bl0和bl1的存儲(chǔ)單元m0和m0_1是開(kāi)啟單元時(shí)，施加在兩個(gè)電阻器rp0和rp1兩端的電壓變?yōu)閕0×rp0+i1×rp1，由此定義不同的公共源極線電壓vcsl。

從這個(gè)簡(jiǎn)單的例子中，可以看到，開(kāi)啟單元的數(shù)目的降低——因?yàn)榭赡苁艿绞褂眠m合的多步驗(yàn)證模式的影響——將隨著選擇的存儲(chǔ)單元(或多個(gè))的閾值電壓向目標(biāo)閾值電壓分布移動(dòng)而趨向于使公共源極線csl的負(fù)載減少并且穩(wěn)定。也就是說(shuō)，在n步驗(yàn)證模式的第n步期間開(kāi)啟單元的數(shù)目通常將比第1步期間的數(shù)目要少。

圖6是進(jìn)一步示出與公共源極線噪聲的影響有關(guān)的存儲(chǔ)單元的概念性電路/電壓圖。

參考圖5和圖6，當(dāng)電流流經(jīng)公共源極線csl時(shí)，將由寄生電阻元件和電容元件引起公共源極線csl上的電壓改變。公共源極線csl上的該電壓改變(vcsl)本質(zhì)上充當(dāng)噪聲電壓。假定非易失性存儲(chǔ)器設(shè)備內(nèi)的高電壓生成器生成與地電壓gnd關(guān)聯(lián)的電壓vgg。然而，在驗(yàn)證操作期間形成的存儲(chǔ)單元通道是根據(jù)存儲(chǔ)單元的控制柵極g和源極s之間的電壓差vgs來(lái)控制的。因此，噪聲差vcsl存在于實(shí)際被提供給存儲(chǔ)單元的控制柵極g的電壓vgg與形成存儲(chǔ)單元通道的電壓vgs之間。這樣的公共源極線電壓vcsl可能導(dǎo)致在驗(yàn)證操作期間的讀出錯(cuò)誤。因此，可以理解，降低在驗(yàn)證操作期間(或者更加具體來(lái)說(shuō)，在多步驗(yàn)證模式的驗(yàn)證步驟期間)開(kāi)啟存儲(chǔ)單元的數(shù)目以及對(duì)應(yīng)的開(kāi)啟單元電流將降低這類(lèi)讀出錯(cuò)誤。

圖7是進(jìn)一步示出在使用多步驗(yàn)證模式與降低公共源極線電壓vcsl之間的關(guān)系的另一概念性圖。參考圖7，未通過(guò)依照預(yù)驗(yàn)證電壓pvr的、圖4的2步驗(yàn)證操作的第一驗(yàn)證步驟的開(kāi)啟單元的位線在第二驗(yàn)證步驟期間將不接收預(yù)充電電壓。因此，在第二驗(yàn)證步驟期間開(kāi)啟單元電流相對(duì)于被指定為慢速的存儲(chǔ)單元的數(shù)目而降低。開(kāi)啟單元電流的降低還會(huì)成比例地降低公共源極線電壓vcsl。

與圖4中示出的多步驗(yàn)證模式相反，圖8——包括圖8a和圖8b——示出可并入本發(fā)明構(gòu)思的一些實(shí)施例內(nèi)的單步驗(yàn)證模式。

參考圖8，僅可以執(zhí)行單個(gè)驗(yàn)證步驟以確定選擇的存儲(chǔ)單元(或多個(gè))的后編程(post-progrmming)閾值電壓是否落入目標(biāo)閾值電壓分布p內(nèi)。這里再一次地，假定預(yù)充電電壓在驗(yàn)證操作期間被施加到選擇的字線。圖8b的波形示出具有預(yù)定時(shí)間段以及由單個(gè)驗(yàn)證電壓vr定義的電平的驗(yàn)證脈沖的一個(gè)可能例子。

因?yàn)?步驗(yàn)證模式僅包括單個(gè)驗(yàn)證步驟，所以其執(zhí)行時(shí)間比諸如圖4中描述的那樣的多步驗(yàn)證模式降低了。在圖8的實(shí)施例中，與圖4的實(shí)施例相比較，略去或者跳過(guò)(skip)在先執(zhí)行的關(guān)于預(yù)驗(yàn)證電壓pvr的第一驗(yàn)證步驟。

然而，應(yīng)當(dāng)注意，即使在選擇單步驗(yàn)證模式來(lái)在驗(yàn)證操作期間使用的情況下，位線強(qiáng)制仍然也可以被用作編程操作的一部分。然而，標(biāo)識(shí)一組選擇的存儲(chǔ)單元內(nèi)的慢速存儲(chǔ)單元對(duì)快速存儲(chǔ)單元因此必須在驗(yàn)證操作之外進(jìn)行。例如，可以在編程間隔之前使用一次預(yù)驗(yàn)證操作或者迭代重復(fù)的預(yù)驗(yàn)證操作。否則，對(duì)使用位線強(qiáng)制或者正常編程控制電壓的確定可以類(lèi)似于針對(duì)圖2、圖3和圖4描述的實(shí)施例。

因此，并且如針對(duì)圖2至圖7中示出的實(shí)施例所描述的那樣，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的操作存儲(chǔ)系統(tǒng)的方法可以控制使用不同方案驗(yàn)證操作(或者驗(yàn)證步驟)期間的并且針對(duì)不同驗(yàn)證模式的開(kāi)啟/關(guān)斷存儲(chǔ)單元的數(shù)目。

例如，在結(jié)合所確定的驗(yàn)證模式使用迭代執(zhí)行的預(yù)驗(yàn)證操作的情況下，指定為慢速(例如，未通過(guò)或者具有接近閾值電壓范圍以外的閾值電壓)的存儲(chǔ)單元在下一編程間隔期間將不接收位線強(qiáng)制。另一方面，指定為快速(例如，通過(guò)或者具有接近閾值電壓范圍內(nèi)的閾值電壓)的存儲(chǔ)單元在下一編程間隔期間將接收位線強(qiáng)制。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，相對(duì)于選擇的存儲(chǔ)單元的編程，可以在非易失性存儲(chǔ)系統(tǒng)的總體操作內(nèi)執(zhí)行各種類(lèi)型的預(yù)驗(yàn)證操作(例如，在第一編程間隔之前、在每個(gè)編程間隔之前、在第一驗(yàn)證操作之后、在每個(gè)驗(yàn)證操作之后，等等)。

圖9是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的一個(gè)可能例子的方框圖。

參考圖9，非易失性存儲(chǔ)器設(shè)備100包括相關(guān)部分：存儲(chǔ)單元陣列110、地址譯碼器120、頁(yè)緩沖電路130、數(shù)據(jù)輸入/輸出電路140、電壓生成器150和控制邏輯160。對(duì)于本發(fā)明構(gòu)思的一些相關(guān)實(shí)施例，溫度檢測(cè)器171和/或噪聲檢測(cè)器172被示為選擇性地連接至控制邏輯160。

存儲(chǔ)單元陣列110可以被配置為具有多個(gè)存儲(chǔ)塊，但是為了簡(jiǎn)要起見(jiàn)在圖9中僅示出一個(gè)存儲(chǔ)塊。每個(gè)存儲(chǔ)塊可以被配置為具有多個(gè)物理頁(yè)。每個(gè)物理頁(yè)可以包括連接至公共字線的存儲(chǔ)單元序列。存儲(chǔ)單元陣列110中的每個(gè)存儲(chǔ)單元可以被配置為存儲(chǔ)單個(gè)數(shù)據(jù)比特(以下，稱(chēng)為單電平單元(signlelevelcell)，slc)或者兩個(gè)或更多數(shù)據(jù)比特(以下，稱(chēng)為多電平單元(multilevelcell)，mlc)。

在本發(fā)明一個(gè)更為具體的實(shí)施例中，存儲(chǔ)單元陣列大體上包括以每物理頁(yè)兩個(gè)邏輯頁(yè)排列的2比特mlc閃存。如本領(lǐng)域技術(shù)人員所理解的那樣，邏輯頁(yè)可以被定義為能夠同時(shí)編程到一個(gè)物理頁(yè)的數(shù)據(jù)集合。在本發(fā)明構(gòu)思另一實(shí)施例中，存儲(chǔ)單元陣列大體上包括以每物理頁(yè)三個(gè)邏輯頁(yè)排列的3比特mlc閃存。

按照存儲(chǔ)單元陣列110實(shí)現(xiàn)閃存設(shè)備的執(zhí)行假定，所組成的存儲(chǔ)單元可以以多個(gè)單元串配置。單元串中的每一個(gè)都包括連接至串選擇線ssl的串選擇晶體管、分別連接至多個(gè)字線wl0至wlm-1的多個(gè)存儲(chǔ)單元以及連接至地選擇線gsl的地選擇晶體管。串選擇晶體管連接至位線bl，并且地選擇晶體管連接至公共源極線csl。公共源極線csl可以從csl驅(qū)動(dòng)器115接收地電壓或者csl電壓(例如，vdd)。

再次參考圖9，地址譯碼器120通過(guò)選擇線ssl和gsl以及字線wl0至wlm-1連接至存儲(chǔ)單元陣列110。在編程操作或者讀取操作期間，地址譯碼器120通過(guò)控制邏輯160接收地址信號(hào)addr并且選擇至少一個(gè)字線。

頁(yè)緩沖電路130通過(guò)位線bl0至bln-1連接至存儲(chǔ)單元陣列110。典型地，頁(yè)緩沖電路130被配置為具有多個(gè)頁(yè)緩沖器(未示出)。在所謂的“全bl結(jié)構(gòu)(allblstructure)”中每個(gè)位線可以分別連接至每個(gè)頁(yè)緩沖器，或者在所謂的“屏蔽bl結(jié)構(gòu)(shieldedblstructure)”中兩個(gè)或更多位線可以連接至一個(gè)頁(yè)緩沖器。可以請(qǐng)求頁(yè)緩沖電路130臨時(shí)存儲(chǔ)在編程期間要在選擇的頁(yè)中編程的“編程數(shù)據(jù)”和/或在讀取操作期間針對(duì)選擇的頁(yè)從存儲(chǔ)單元陣列110中獲得(retrieve)的“讀取數(shù)據(jù)”。

數(shù)據(jù)輸入/輸出(i/o)電路140被內(nèi)部配置在頁(yè)緩沖電路130與外部連接的i/o線(data(數(shù)據(jù)))之間。數(shù)據(jù)i/o電路140經(jīng)由i/o線從外部設(shè)備(例如，存儲(chǔ)器控制器)接收編程數(shù)據(jù)，然后將接收到的編程數(shù)據(jù)dl施加到頁(yè)緩沖電路130。反之，數(shù)據(jù)i/o電路140從頁(yè)緩沖電路130接收讀取數(shù)據(jù)dl并且經(jīng)由數(shù)據(jù)i/o線將其提供給外部設(shè)備。

電壓生成器150接收外部提供的電源電壓(pwr)并且生成編程和從存儲(chǔ)單元陣列110讀取數(shù)據(jù)所必需的控制電壓(例如，字線電壓vwl)。在控制邏輯160的定時(shí)控制下，電壓生成器150生成并且向地址譯碼器120提供各種控制電壓，諸如字線電壓vwl。在圖9示出的例子中，電壓生成器150包括高電壓生成器151、低電壓生成器152和負(fù)電壓生成器153。

這些特定生成器中的每一個(gè)都可以用于生成某一范圍的控制信號(hào)電壓。例如，高電壓生成器151可以生成大于外部提供的電源電壓的高電壓hv。高電壓可以用作編程電壓vpgm或者通過(guò)電壓vpass。低電壓生成器152可以生成小于或等于電源電壓的低電壓lv。電源電壓或者低電壓可以用作位線預(yù)充電電壓或者csl電壓。負(fù)電壓生成器153可以生成小于0v的負(fù)電壓nv。負(fù)電壓可以用作驗(yàn)證電壓。

如通常理解的那樣，控制邏輯160本質(zhì)上控制組成非易失性存儲(chǔ)器設(shè)備100的其他組件的各個(gè)電路功能和/或共同電路功能。通過(guò)各種經(jīng)協(xié)議定義的命令cmd和相關(guān)控制信號(hào)(或多個(gè))ctrl，控制邏輯指導(dǎo)編程、讀取和擦除操作的執(zhí)行以及相關(guān)的存儲(chǔ)器設(shè)備維護(hù)操作。例如，在編程操作期間，控制邏輯160通過(guò)控制地址譯碼器120而使得能夠?qū)⑻囟刂齐妷?或多個(gè))及時(shí)施加到選擇的字線，其還通過(guò)控制頁(yè)緩沖電路130和數(shù)據(jù)i/o電路140而使得能夠存儲(chǔ)選擇的頁(yè)的編程數(shù)據(jù)。

在按照本發(fā)明構(gòu)思的實(shí)施例的編程操作期間，控制邏輯160選擇性地使能對(duì)于被指定為快速的存儲(chǔ)單元施加定義位線強(qiáng)制方案的控制電壓，以及對(duì)于被指定為慢速的存儲(chǔ)單元施加定義正常編程方案的控制電壓。也就是說(shuō)，控制邏輯160可以促使位線強(qiáng)制電壓blfv的發(fā)生以及將其施加到連接至快速存儲(chǔ)單元的位線，以及可以促使位線編程電壓blpv的生成以及將其施加到連接至慢速存儲(chǔ)單元的位線。該明確的控制電壓處理方案可以得到源自先前的驗(yàn)證操作期間和/或預(yù)驗(yàn)證操作期間的慢速/快速存儲(chǔ)單元指定數(shù)據(jù)，其中，慢速/快速存儲(chǔ)單元指定數(shù)據(jù)存儲(chǔ)在與控制邏輯160關(guān)聯(lián)的或者與頁(yè)緩沖電路130內(nèi)的對(duì)應(yīng)頁(yè)緩沖器關(guān)聯(lián)的存儲(chǔ)器、寄存器或者鎖存器中。

在本發(fā)明構(gòu)思的一個(gè)更為具體的實(shí)施例中，控制邏輯160包括驗(yàn)證模式選擇器162，其被配置為從將用于下一驗(yàn)證操作中的多個(gè)可能驗(yàn)證模式中選擇驗(yàn)證模式。如上所述，由驗(yàn)證模式選擇器162做出的驗(yàn)證模式選擇可以是響應(yīng)于對(duì)一個(gè)或多個(gè)編程條件(或多個(gè))的評(píng)估而做出的。以下，為了描述的簡(jiǎn)要起見(jiàn)，將以單數(shù)形式來(lái)提及“編程條件”，但本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，可以在選擇合適的驗(yàn)證模式中獨(dú)立地或者有條件地(例如，級(jí)聯(lián)地)評(píng)估多個(gè)編程條件。而且，將在下文中在簡(jiǎn)化假定下描述本發(fā)明構(gòu)思的示范性實(shí)施例，該簡(jiǎn)化假定為：多個(gè)驗(yàn)證模式僅包括1步驗(yàn)證模式和2步驗(yàn)證模式。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，任意數(shù)量的、合理定義的驗(yàn)證模式可以包括在所定義的、符合本發(fā)明構(gòu)思的實(shí)施例的多個(gè)驗(yàn)證模式中。然而，與其對(duì)可能用于具體存儲(chǔ)系統(tǒng)中的、通常所理解的驗(yàn)證模式的長(zhǎng)長(zhǎng)的列表進(jìn)行詳述，不如將1步驗(yàn)證模式與2步驗(yàn)證模式之間的簡(jiǎn)單選擇——如控制邏輯160實(shí)現(xiàn)的那樣——用作基本例子。自然，包括在多個(gè)驗(yàn)證模式中的驗(yàn)證模式之間的選擇是就能說(shuō)出來(lái)的幾個(gè)諸如形成存儲(chǔ)單元陣列110的存儲(chǔ)單元的類(lèi)型(或多個(gè))、存儲(chǔ)單元的當(dāng)前數(shù)據(jù)狀態(tài)(或多個(gè))、并入非易失性存儲(chǔ)器設(shè)備的主機(jī)所要求的數(shù)據(jù)存取速度(或多個(gè))、存儲(chǔ)單元的操作壽命以及非易失性存儲(chǔ)器設(shè)備的執(zhí)行環(huán)境(例如，溫度、電壓、操作循環(huán)的數(shù)目等等)而做出的設(shè)計(jì)選擇的事。這些考慮還將驅(qū)動(dòng)將在最終進(jìn)行驗(yàn)證模式選擇中進(jìn)行評(píng)估的各種編程條件(或多個(gè))的標(biāo)識(shí)與使用。

在符合圖9示出的例子的本發(fā)明構(gòu)思的一個(gè)實(shí)施例中，驗(yàn)證模式選擇器162通過(guò)對(duì)在當(dāng)前編程操作期間的已執(zhí)行編程間隔或者編程循環(huán)(例如，編程條件的一個(gè)例子)的數(shù)目進(jìn)行計(jì)數(shù)(例如，評(píng)估編程條件的一個(gè)例子)，來(lái)在1步驗(yàn)證模式與2步驗(yàn)證模式之間進(jìn)行選擇。例如，“編程間隔閾值”可以存儲(chǔ)為與驗(yàn)證模式選擇器162關(guān)聯(lián)的寄存器或者存儲(chǔ)器內(nèi)的值。只要已執(zhí)行編程間隔的數(shù)目保持小于編程間隔閾值，驗(yàn)證模式選擇器162就選擇2步驗(yàn)證模式供下一驗(yàn)證操作期間使用。另一方面，當(dāng)已執(zhí)行編程間隔的數(shù)目達(dá)到編程驗(yàn)證閾值時(shí)，驗(yàn)證模式選擇器162選擇1步驗(yàn)證模式供下一驗(yàn)證操作期間使用。

考慮目前的閃存單元的固有趨勢(shì)是在重復(fù)施加的操作(編程、讀取和擦除)的壓力下將用壞以及對(duì)更大數(shù)據(jù)存取速度的需求，每編程操作的已執(zhí)行編程間隔的數(shù)目是一個(gè)重要的存儲(chǔ)系統(tǒng)考慮因素。如已經(jīng)在上面描述的那樣，可以期望有條件地使用(例如，快速mlc對(duì)慢速mlc的指定)位線強(qiáng)制和正常編程來(lái)降低已執(zhí)行編程間隔的總體數(shù)目。也就是說(shuō)，并入了選擇性位線強(qiáng)制的圖9的非易失性存儲(chǔ)器設(shè)備100可以最初使用2步驗(yàn)證模式來(lái)執(zhí)行驗(yàn)證操作(或多個(gè))，直到已執(zhí)行編程間隔的數(shù)目達(dá)到編程間隔閾值——在該時(shí)間點(diǎn)使用1步驗(yàn)證模式繼續(xù)驗(yàn)證操作(或多個(gè))——為止。該方法不僅將會(huì)降低已執(zhí)行編程間隔的總體數(shù)目，而且將會(huì)降低用于編程選擇的存儲(chǔ)單元所需要的總體時(shí)間。注意，在驗(yàn)證模式之間的選擇性切換是動(dòng)態(tài)執(zhí)行的——或者在總體編程操作期間執(zhí)行。通過(guò)比較的方式，在傳統(tǒng)編程操作期間使用的驗(yàn)證模式不能基于所評(píng)估的編程條件在單位(unitary)編程操作內(nèi)進(jìn)行改變。

圖10示出與示范性2比特mlc關(guān)聯(lián)的四個(gè)(4)閾值電壓分布。非易失性存儲(chǔ)單元的擦除狀態(tài)(e)和第一至第三編程狀態(tài)(p1、p2和p3)由各個(gè)相應(yīng)的閾值電壓分布來(lái)表示。然而，圖10進(jìn)一步示出相對(duì)于所假定的能夠選擇性地使用位線強(qiáng)制的編程操作的、圖9的選擇性驗(yàn)證模式特征。

當(dāng)基于所計(jì)算的已執(zhí)行編程間隔的數(shù)目所選擇時(shí)，可以使用1步驗(yàn)證模式或者2步驗(yàn)證模式執(zhí)行三個(gè)(3)編程狀態(tài)p1、p2和p3中的每一個(gè)的驗(yàn)證操作。在圖10示出的實(shí)施例中，進(jìn)一步假定當(dāng)前編程間隔(“i”)小于分別與編程狀態(tài)p1、p2和p3關(guān)聯(lián)的三個(gè)(3)編程間隔閾值n1、n2和n3(例如，大于1且具有相等或不同值(或多個(gè))的正整數(shù))中的每一個(gè)。因此，與第i編程間隔關(guān)聯(lián)的當(dāng)前(第i)驗(yàn)證操作使用2步驗(yàn)證模式。

按照與圖2關(guān)聯(lián)的描述，使用這樣的2步驗(yàn)證模式執(zhí)行對(duì)于第一編程狀態(tài)p1的第i驗(yàn)證操作：該2步驗(yàn)證模式包括關(guān)于第一預(yù)驗(yàn)證電壓pvr1執(zhí)行的第一驗(yàn)證步驟以及關(guān)于第一驗(yàn)證電壓vr1執(zhí)行的第二驗(yàn)證步驟。使用這樣的2步驗(yàn)證模式執(zhí)行對(duì)于第二編程狀態(tài)p2的第i驗(yàn)證操作：該2步驗(yàn)證模式包括關(guān)于第二預(yù)驗(yàn)證電壓pvr2執(zhí)行的第一驗(yàn)證步驟以及關(guān)于第二驗(yàn)證電壓vr2執(zhí)行的第二驗(yàn)證步驟，并且使用這樣的2步驗(yàn)證模式執(zhí)行對(duì)于第三編程狀態(tài)p3的第i驗(yàn)證操作：該2步驗(yàn)證模式包括關(guān)于第三預(yù)驗(yàn)證電壓pvr3執(zhí)行的第一驗(yàn)證步驟以及關(guān)于第三驗(yàn)證電壓vr3執(zhí)行的第二驗(yàn)證步驟。

對(duì)于每個(gè)編程狀態(tài)p1、p2和p3來(lái)說(shuō)并且作為2步驗(yàn)證模式的每個(gè)相應(yīng)的第一驗(yàn)證步驟的結(jié)果，經(jīng)歷編程并且具有小于各個(gè)預(yù)驗(yàn)證電壓pvr的閾值電壓的存儲(chǔ)單元(即，駐留于預(yù)計(jì)目標(biāo)閾值電壓分布p之外的存儲(chǔ)單元)將不接收位線強(qiáng)制控制電壓，并且可以對(duì)于下一編程間隔同時(shí)被標(biāo)識(shí)為慢速存儲(chǔ)單元。相反，對(duì)于每個(gè)編程狀態(tài)p1、p2和p3來(lái)說(shuō)并且作為每個(gè)相應(yīng)的第一驗(yàn)證步驟的結(jié)果，經(jīng)歷編程并且具有大于或等于各個(gè)預(yù)驗(yàn)證電壓pvr但是小于相應(yīng)驗(yàn)證電壓vr的閾值電壓的存儲(chǔ)單元將接收位線強(qiáng)制控制電壓，并且可以同時(shí)被標(biāo)識(shí)為快速存儲(chǔ)單元。

用這樣的方式，各個(gè)預(yù)驗(yàn)證電壓(pvr1、pvr2、pvr3)用作識(shí)別“通過(guò)(pass)”存儲(chǔ)單元和“不通過(guò)(not-pass)”存儲(chǔ)單元的通過(guò)/不通過(guò)閾值，該“通過(guò)”存儲(chǔ)單元具有駐留于接近閾值電壓范圍內(nèi)的閾值電壓(例如，圖10的陰影區(qū)域)，該“不通過(guò)”存儲(chǔ)單元具有駐留于遠(yuǎn)距閾值電壓范圍中的閾值電壓。“通過(guò)”和“不通過(guò)”存儲(chǔ)單元的控制電壓處理是不同的(例如，位線強(qiáng)制或正常編程)。在每個(gè)驗(yàn)證操作中繼續(xù)2步驗(yàn)證模式直到已執(zhí)行編程間隔的數(shù)目達(dá)到定義的編程間隔閾值(例如，i≥n1、n2或n3)的時(shí)候。

當(dāng)已執(zhí)行編程間隔的數(shù)目達(dá)到定義的編程間隔閾值(例如，i≥n1、n2或n3)時(shí)，根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的操作存儲(chǔ)器設(shè)備的方法對(duì)于編程狀態(tài)p1、p2和p3中的每個(gè)選擇1步驗(yàn)證模式。示范性1步驗(yàn)證模式省去(skip(跳過(guò)))與各個(gè)預(yù)驗(yàn)證電壓(pvr1、pvr2、pvr3)關(guān)聯(lián)的第一驗(yàn)證步驟以執(zhí)行關(guān)于各個(gè)驗(yàn)證電壓(vr1、vr2、vr3)執(zhí)行的單個(gè)驗(yàn)證步驟。

如先前所述，可以獨(dú)立于驗(yàn)證模式的選擇來(lái)做出在當(dāng)前(或下一)編程間隔期間對(duì)特定存儲(chǔ)單元使用位線強(qiáng)制的確定。因此，可以使用選擇性位線強(qiáng)制而不管是正在使用2步驗(yàn)證模式還是1步驗(yàn)證模式。例如，可以在稍后執(zhí)行的1步驗(yàn)證模式期間保持和使用源自先前執(zhí)行的2步驗(yàn)證模式期間的最近存儲(chǔ)的慢速/快速存儲(chǔ)單元指定數(shù)據(jù)?？商鎿Q地，標(biāo)識(shí)慢速/快速存儲(chǔ)單元的預(yù)驗(yàn)證步驟可以在所選擇的驗(yàn)證模式之外執(zhí)行。

按照上面關(guān)于圖9和圖10給出的描述，圖11是概念性地示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的、在編程間隔的數(shù)目n+1下施加ispp定義的編程電壓序列(vpgm0-vpgmn+1)以及相應(yīng)的驗(yàn)證電壓的圖。

參考圖11，對(duì)編程間隔(循環(huán))0至n+1施加遞增的(δispp)編程電壓vpgm0至vpgmn+1。最初在編程間隔0期間使用2步驗(yàn)證模式并且繼續(xù)直到編程間隔n-1為止。然而，第n編程間隔超過(guò)通常針對(duì)全部三個(gè)(3)編程狀態(tài)p1、p2和p3(即，n1＝n2＝n3＝n)定義的編程間隔閾值。因此，在施加第n編程電壓vpgmn之后，存儲(chǔ)器設(shè)備100的控制邏輯160選擇1步驗(yàn)證模式，該1步驗(yàn)證模式繼續(xù)使用直到選擇的存儲(chǔ)單元(或多個(gè))被正確編程或超過(guò)編程間隔的最大數(shù)目為止。如關(guān)于圖4、圖8和圖10所示，在2步驗(yàn)證模式期間施加的每個(gè)驗(yàn)證電壓都是由預(yù)驗(yàn)證脈沖pvr#——其后跟驗(yàn)證脈沖vr#——形成的復(fù)合脈沖，而在1步驗(yàn)證模式期間施加的每個(gè)驗(yàn)證電壓簡(jiǎn)單地為驗(yàn)證電壓脈沖vr#，其中#是與每個(gè)編程狀態(tài)相應(yīng)的號(hào)碼。

因此，在圖11示出的例子中，在編程間隔0至n-1期間執(zhí)行的2步驗(yàn)證模式的每個(gè)周期包括生成和施加六個(gè)(6)驗(yàn)證電壓脈沖(每編程狀態(tài)2個(gè))。相比之下，在前進(jìn)方向的編程間隔n期間執(zhí)行的1步驗(yàn)證模式的每個(gè)周期包括生成和施加三個(gè)(3)驗(yàn)證電壓脈沖(每編程狀態(tài)1個(gè))。本領(lǐng)域普通技術(shù)人員將看到，隨著mlc編程狀態(tài)的數(shù)目增大(例如，從2到3到4...)，執(zhí)行多步驗(yàn)證模式所需要的時(shí)間和開(kāi)銷(xiāo)(讀取驗(yàn)證操作、pass(通過(guò))/fail(失敗)校驗(yàn)等等)顯著增加。因此，期望mlc實(shí)際上使得能夠存儲(chǔ)3個(gè)或更多個(gè)數(shù)據(jù)比特，本發(fā)明構(gòu)思的實(shí)施例提供的在單步對(duì)多步驗(yàn)證模式之間進(jìn)行選擇的動(dòng)態(tài)能力將提供這樣的存儲(chǔ)器設(shè)備以及并入的存儲(chǔ)系統(tǒng)：其具有使用更少的編程間隔但具有較高可控制編程精度的擴(kuò)展能力。

圖12是概述操作根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、諸如圖9中的存儲(chǔ)器設(shè)備100這樣的非易失性存儲(chǔ)器設(shè)備的方法的相關(guān)部分的流程圖。

共同參考圖9至圖12，操作方法包括編程根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備100內(nèi)的非易失性存儲(chǔ)單元的方法。

利用相應(yīng)的編程命令cmd接收到的編程數(shù)據(jù)通過(guò)數(shù)據(jù)i/o電路140被加載到頁(yè)緩沖電路130(s110)。響應(yīng)于由控制邏輯160響應(yīng)于編程命令cmd生成的控制信號(hào)ctrl，電壓生成器150生成編程操作必需的一些控制電壓(例如，偏置電壓、編程電壓、通過(guò)電壓、高電壓、阱(well)電壓、驗(yàn)證電壓，讀取電壓等等)。一旦所需要的控制電壓以及相應(yīng)的控制信號(hào)由電壓生成器150穩(wěn)定地提供，控制邏輯160就使得在第一編程間隔(i＝0)期間執(zhí)行第一編程循環(huán)(循環(huán)0)(s120)。

響應(yīng)于包括在被加載到頁(yè)緩沖電路130的編程數(shù)據(jù)中的各個(gè)數(shù)據(jù)值，設(shè)置存儲(chǔ)單元陣列110的位線bl0到bln-1(s130)。隨后，通過(guò)電壓vpass被施加到未選擇的字線以及編程電壓vpgm被施加到選擇的字線以對(duì)選擇的存儲(chǔ)單元(或多個(gè))進(jìn)行編程(s140)。例如，控制邏輯160可以控制頁(yè)緩沖電路130以及電壓生成器150的操作以使得位線強(qiáng)制電壓blfv(例如，1.0v)被施加到連接至被標(biāo)識(shí)為快速的存儲(chǔ)單元的位線上。而且，控制邏輯160可以控制頁(yè)緩沖電路130以及電壓生成器150的操作以使得位線強(qiáng)制電壓blfv不被施加到慢速存儲(chǔ)單元。相反，位線編程電壓blpv(例如，0.0v)將被施加到連接至慢速存儲(chǔ)單元的位線上。

可以在編程操作以外執(zhí)行的預(yù)驗(yàn)證操作期間或者作為生成初始慢速/快速存儲(chǔ)單元指定數(shù)據(jù)的制造商測(cè)試的一部分，來(lái)進(jìn)行慢速/快速存儲(chǔ)單元的初始標(biāo)識(shí)?？商鎿Q地，所有選擇的存儲(chǔ)單元都可以在第一驗(yàn)證操作之前被初始編程(對(duì)于i＝0來(lái)說(shuō)，s140)為慢速或者快速存儲(chǔ)單元。

在每個(gè)連續(xù)編程步驟(s140)之后，本方法對(duì)編程條件進(jìn)行評(píng)估并且基于所評(píng)估的編程條件選擇將在下一驗(yàn)證操作期間使用的驗(yàn)證模式。在圖12中示出的圖示例子中，再次假定先前的執(zhí)行例子。因此，編程條件的示范性評(píng)估包括確定當(dāng)前編程循環(huán)“i”是否大于或等于預(yù)定的編程間隔閾值“n”(s150)。如果否的話，則選擇2步驗(yàn)證模式(s150＝否)，否則選擇1步驗(yàn)證模式(s150＝是)。也就是說(shuō)，在圖12的例子中，基于編程條件做出的驗(yàn)證模式的選擇包括在單步和多步驗(yàn)證模式之間的簡(jiǎn)單選擇。

相對(duì)于每個(gè)選擇的存儲(chǔ)單元選擇性執(zhí)行2步驗(yàn)證模式(s160)或者1步驗(yàn)證模式(s165)產(chǎn)生兩種結(jié)果其中之一。要么選擇的存儲(chǔ)單元通過(guò)(即，正確編程到定義的閾值電壓分布-例如，p1、p2、p3)，要么失敗(即，未正確編程到定義的閾值電壓分布-例如，p1、p2、p3)?！巴ㄟ^(guò)”狀態(tài)終止對(duì)于選擇的存儲(chǔ)單元的編程操作?！笆　睜顟B(tài)調(diào)用下一編程循環(huán)。

在圖12的例子中下一編程循環(huán)從首先將當(dāng)前編程間隔“i”與所定義的編程間隔最大數(shù)目(max)相比較(s170)開(kāi)始。如果“i”達(dá)到max，則編程操作以失敗(或者出錯(cuò))條件終止。否則，當(dāng)前編程間隔計(jì)數(shù)器“i”增加1(s180)，并且編程操作循環(huán)到下一編程循環(huán)的開(kāi)始。

在這一點(diǎn)上并且作為通常所理解的那樣，可以在施加編程電壓之前將通過(guò)電壓施加到選擇的字線(s140)。在施加編程電壓之后，編程步驟(s140)還可以包括所謂的編程恢復(fù)操作。在編程恢復(fù)操作中，偏置電壓被施加到字線wl0至wlm-1，串選擇線ssl被放電，并且施加到位線bl0至bln-1的電壓被放電。

如上所述，可以使用(例如)計(jì)數(shù)器/比較器電路以及存儲(chǔ)編程間隔閾值的寄存器或者鎖存器在控制邏輯160中進(jìn)行編程狀態(tài)的示范性評(píng)估(即，將當(dāng)前編程間隔“i”與編程間隔閾值“n”進(jìn)行比較)?？梢苑謩e針對(duì)每個(gè)編程狀態(tài)(例如，p1、p2、p3)建立各種且可能不同的編程間隔閾值。

前述例子已經(jīng)具體地描繪了并入了每存儲(chǔ)單元存儲(chǔ)2數(shù)據(jù)比特的mlc的非易失性存儲(chǔ)器設(shè)備。然而，本教導(dǎo)可以容易地延至每存儲(chǔ)單元存儲(chǔ)3個(gè)或者更多個(gè)數(shù)據(jù)比特的mlc。例如，圖13——包括圖13(a)、圖13(b)和圖13(c)——概念性地示出應(yīng)用于每物理頁(yè)存儲(chǔ)3個(gè)邏輯頁(yè)的數(shù)據(jù)的3比特mlc的本發(fā)明構(gòu)思的實(shí)施例。

圖13(a)示出第一編程階段，其針對(duì)與最小有效位(lsb)關(guān)聯(lián)的第一邏輯頁(yè)。在擦除狀態(tài)(e)和一個(gè)(1)第一級(jí)中間編程狀態(tài)(p)之間對(duì)每個(gè)lsb進(jìn)行編程。因此，這兩個(gè)狀態(tài)之間的編程效率可以很好地指示1步驗(yàn)證模式的使用。換句話說(shuō)，正在被編程的特定mlc數(shù)據(jù)比特可以用作用于選擇特定驗(yàn)證模式的編程條件。

圖13(b)示出第二編程階段，其針對(duì)與次高有效位(nsb)(即，3比特?cái)?shù)據(jù)的第2比特)關(guān)聯(lián)的第二邏輯頁(yè)。在擦除狀態(tài)(e)和三個(gè)(3)第二級(jí)中間編程狀態(tài)(p1、p2、p3)之間對(duì)每個(gè)nsb進(jìn)行編程。例如，第二編程級(jí)可以使用諸如針對(duì)圖10描述的那樣的方法。也就是說(shuō)，可以相對(duì)于三個(gè)(3)第二級(jí)中間編程狀態(tài)(p1、p2、p3)中的每一個(gè)來(lái)定義預(yù)驗(yàn)證電壓pvr#和驗(yàn)證電壓vr#。使用這些電壓，最初使用2步驗(yàn)證模式直到已執(zhí)行編程間隔數(shù)目“i”達(dá)到與三個(gè)(3)第二級(jí)中間編程狀態(tài)(p1、p2、p3)關(guān)聯(lián)的各個(gè)編程間隔閾值(n1、n2、n3)為止，此時(shí)可以選擇1步驗(yàn)證模式。

圖13(c)示出第三編程階段，其針對(duì)與最高有效位(msb)關(guān)聯(lián)的第三邏輯頁(yè)。在擦除狀態(tài)(e)和七個(gè)(7)(最終)編程狀態(tài)(q1–q7)之間對(duì)每個(gè)msb進(jìn)行編程。第三編程階段可以使用類(lèi)似于針對(duì)圖10描述的那樣的方法，除了編程狀態(tài)的數(shù)目從3增大到7之外。雖然如此，但是仍然可以相對(duì)于七個(gè)(7)編程狀態(tài)(q1–q7)中的每一個(gè)來(lái)定義預(yù)驗(yàn)證電壓pvr#和驗(yàn)證電壓vr#。使用這些電壓，再次初始使用2步驗(yàn)證模式直到已執(zhí)行編程間隔數(shù)目“i”達(dá)到與七個(gè)(7)編程狀態(tài)(q1-q7)關(guān)聯(lián)的各個(gè)編程間隔閾值(m1–m7)為止，此時(shí)可以選擇1步驗(yàn)證模式。因?yàn)槔弥虚g狀態(tài)編程間隔閾值(n1、n2、n3)，所以最終狀態(tài)編程間隔閾值(m1–m7)可以根據(jù)設(shè)計(jì)需求而全部具有相同的整數(shù)值或者一個(gè)或多個(gè)編程間隔閾值而不同于其他編程間隔閾值。

盡管未在圖13中示出，但是本領(lǐng)域普通技術(shù)人員將看到，對(duì)于具有存儲(chǔ)4比特和更高數(shù)據(jù)比特能力的mlc，可以在對(duì)應(yīng)的編程階段中將第四和更高邏輯頁(yè)類(lèi)似地編程。

在這一點(diǎn)上，應(yīng)當(dāng)重申，先前相對(duì)于圖9至圖13描述的實(shí)施例全部都被描繪為由已執(zhí)行編程間隔的數(shù)目定義的編程條件以及在通過(guò)組成驗(yàn)證步驟的數(shù)目來(lái)區(qū)別的驗(yàn)證模式之間進(jìn)行選擇。然而，本發(fā)明構(gòu)思的范圍不局限于僅該類(lèi)型的編程條件(及其評(píng)估)，和/或僅這些類(lèi)型的驗(yàn)證模式。已經(jīng)在上面建議了其他可能的編程條件及驗(yàn)證模式，并且本領(lǐng)域技術(shù)人員將理解，從同樣角度考慮的編程條件、其評(píng)估方法以及可能類(lèi)型的驗(yàn)證模式的選擇也將是我們的設(shè)計(jì)和應(yīng)用。

圖14是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的另一可能例子的方框圖。圖13的非易失性存儲(chǔ)器設(shè)備200包括存儲(chǔ)單元陣列210、地址譯碼器220、頁(yè)緩沖電路230、數(shù)據(jù)輸入/輸出電路240、電壓生成器250以及控制邏輯260。類(lèi)似于相對(duì)于圖9描述的本發(fā)明構(gòu)思的實(shí)施例，非易失性存儲(chǔ)器設(shè)備200可以選擇性地包括連接至控制邏輯260的溫度傳感器271和/或噪聲檢測(cè)器272。這些組件以類(lèi)似于先前相對(duì)于圖9的實(shí)施例描述的相應(yīng)元件的方式被配置和操作。然而，針對(duì)圖14在一些額外細(xì)節(jié)上描述頁(yè)緩沖電路230的結(jié)構(gòu)和功能。

如以前那樣，頁(yè)緩沖電路230通過(guò)各個(gè)位線bl0至bln-1連接至存儲(chǔ)單元陣列210。如以前那樣，頁(yè)緩沖電路230用來(lái)臨時(shí)存儲(chǔ)編程數(shù)據(jù)和讀取數(shù)據(jù)。

更加具體來(lái)說(shuō)，頁(yè)緩沖電路230包括多個(gè)頁(yè)緩沖器231和232。頁(yè)緩沖器231和232中的每一個(gè)包括第一、第二和第三鎖存器(lat1、lat2、lat3)。假定在存儲(chǔ)單元陣列210中并入2比特mlc，第一鎖存器lat1可以被配置為存儲(chǔ)編程(或者讀取)數(shù)據(jù)的lsb，第二鎖存器lat2可以被配置為存儲(chǔ)msb。第三鎖存器lat3可以被配置為存儲(chǔ)慢速/快速存儲(chǔ)單元指定數(shù)據(jù)，諸如可以用于表示位線強(qiáng)制的使用(或不使用)。

術(shù)語(yǔ)“存儲(chǔ)單元指定數(shù)據(jù)”是一個(gè)寬泛的術(shù)語(yǔ)，并且表示標(biāo)識(shí)存儲(chǔ)單元陣列中的非易失性存儲(chǔ)單元之間的相關(guān)編程狀態(tài)、閾值電壓狀態(tài)或者編程能力的任意數(shù)據(jù)(或者信息)。已經(jīng)在上面相對(duì)于駐留于所定義的接近閾值電壓范圍或者遠(yuǎn)距閾值電壓范圍中的閾值電壓使用了相對(duì)指定“慢速”和“快速”?？梢葬槍?duì)展現(xiàn)不同編程速度(例如，閾值電壓響應(yīng)于一些控制電壓的施加而以該速度移動(dòng))的存儲(chǔ)單元或者由于不同級(jí)別的損耗所引起的編程的不同易感性來(lái)進(jìn)行類(lèi)似指定。通過(guò)前述描述和這里闡述的例子，本領(lǐng)域技術(shù)人員將理解，可以定義表示各種形式的編程條件的各種形式的存儲(chǔ)單元指定數(shù)據(jù)并且其可以用于促進(jìn)動(dòng)態(tài)選擇本發(fā)明構(gòu)思的實(shí)施例內(nèi)的驗(yàn)證模式。

返回到圖14，第三鎖存器lat3被配置為存儲(chǔ)由預(yù)驗(yàn)證操作結(jié)果或者驗(yàn)證操作所定義的存儲(chǔ)單元指定數(shù)據(jù)。按照?qǐng)D10的執(zhí)行例子，第三鎖存器lat3可以存儲(chǔ)數(shù)據(jù)值0和數(shù)據(jù)值1，數(shù)據(jù)值0用于表示將使用位線強(qiáng)制進(jìn)行編程的快速存儲(chǔ)單元，數(shù)據(jù)值1表示將使用正常編程來(lái)進(jìn)行編程的慢速存儲(chǔ)單元。在本發(fā)明構(gòu)思的一些實(shí)施例中，可以相對(duì)于在選擇的存儲(chǔ)單元(或多個(gè))的當(dāng)前閾值電壓與用于特定編程狀態(tài)的預(yù)驗(yàn)證電壓和驗(yàn)證電壓之間的比較來(lái)得出存儲(chǔ)單元指定數(shù)據(jù)。

因此，控制邏輯260可以響應(yīng)于外部提供的命令cmd和/或控制信號(hào)(或多個(gè))ctrl來(lái)控制非易失性存儲(chǔ)器設(shè)備200的編程、讀取和擦除操作?？刂七壿?60基于存儲(chǔ)在第三鎖存器lat3中的存儲(chǔ)單元指定數(shù)據(jù)，促使在當(dāng)前編程間隔期間對(duì)快速存儲(chǔ)單元執(zhí)行位線強(qiáng)制或者對(duì)慢速存儲(chǔ)單元執(zhí)行正常編程。

而且，控制邏輯260可以依照存儲(chǔ)在第三鎖存器lat3中的存儲(chǔ)單元指定數(shù)據(jù)，使用驗(yàn)證模式選擇器262評(píng)估一個(gè)或多個(gè)編程條件(或多個(gè))。也就是說(shuō)，可以基于所存儲(chǔ)的存儲(chǔ)單元指定數(shù)據(jù)，整體地或者部分地評(píng)估特定編程條件。例如，驗(yàn)證模式選擇器262可以在編程操作期間通過(guò)評(píng)估存儲(chǔ)在多個(gè)頁(yè)緩沖器231和232中的每一個(gè)的第一、第二和第三鎖存器lat1至lat3中的數(shù)據(jù)確定某一編程狀態(tài)是否是“通過(guò)”。

應(yīng)當(dāng)注意，圖14中示出的驗(yàn)證模式選擇器262被配置為在控制邏輯260內(nèi)。然而，不一定總是這樣的情況，并且可以在控制邏輯260之外、諸如頁(yè)緩沖器230或者與頁(yè)緩沖電路關(guān)聯(lián)的電路內(nèi)提供分離的驗(yàn)證模式選擇器262。

應(yīng)當(dāng)注意的是，本發(fā)明構(gòu)思的一些實(shí)施例可以使用包括編程狀態(tài)數(shù)據(jù)的存儲(chǔ)單元指定數(shù)據(jù)，這些編程狀態(tài)數(shù)據(jù)表示對(duì)于一個(gè)或多個(gè)編程數(shù)據(jù)比特來(lái)說(shuō)是否存在特定編程狀態(tài)。因此，一個(gè)或多個(gè)編程數(shù)據(jù)比特的編程狀態(tài)可以被用作某一類(lèi)型的編程條件，可以評(píng)估該編程條件以選擇特定的驗(yàn)證模式。

圖15是示出相對(duì)于非易失性存儲(chǔ)器設(shè)備——諸如圖14的非易失性存儲(chǔ)器設(shè)備200——的編程操作的、示范性2比特mlc的閾值電壓分布的實(shí)施例的圖。

參考圖15，再次示出擦除狀態(tài)(e)和三個(gè)(3)編程狀態(tài)(p1、p2、p3)。為了說(shuō)明的目的，假定在編程操作期間可以選擇1步驗(yàn)證模式或者2步驗(yàn)證模式。然而，不是基于慢速/快速指定來(lái)進(jìn)行選擇，而基于選擇的存儲(chǔ)單元(或多個(gè))的當(dāng)前編程狀態(tài)來(lái)選擇每個(gè)驗(yàn)證模式。

因此，在圖15示出的實(shí)施例中，在使用2步驗(yàn)證模式的隨后的驗(yàn)證操作期間關(guān)于預(yù)驗(yàn)證電壓pvr#和驗(yàn)證電壓vr#來(lái)驗(yàn)證正在被編程到第一或者第二編程狀態(tài)p1、p2的選擇的存儲(chǔ)單元，如前所述。然而，在使用1步驗(yàn)證模式的隨后的驗(yàn)證操作期間關(guān)于驗(yàn)證電壓vr3來(lái)驗(yàn)證正在被編程到第三編程狀態(tài)p3的選擇的存儲(chǔ)單元。在一些相關(guān)實(shí)施例中，可以通過(guò)將選擇的存儲(chǔ)單元的閾值電壓與通過(guò)閾值電壓(在圖15的示出例子中為p2)進(jìn)行比較來(lái)評(píng)估該特定編程條件(即，編程到第三(或者最高)編程狀態(tài))。一旦選擇的存儲(chǔ)單元的閾值電壓達(dá)到該通過(guò)閾值，就選擇1步驗(yàn)證模式。還要注意，以類(lèi)似于先前描述的方式，針對(duì)圖15的實(shí)施例的選擇的存儲(chǔ)單元而選擇性地使能/禁用位線強(qiáng)制。

圖16是示出在圖14描述的實(shí)施例內(nèi)的、可以在編程操作期間在多個(gè)編程間隔施加的編程電壓和驗(yàn)證脈沖的一個(gè)可能序列的圖。

參考圖16，在編程間隔0至k+1施加ispp定義的編程電壓序列(vpgm0-vpgmk+1)。在編程間隔0至k-1期間，按照2步驗(yàn)證模式的驗(yàn)證脈沖在每個(gè)編程電壓之后被施加到選擇的存儲(chǔ)單元(或多個(gè))。然而，在第k-1編程間隔中，假定選擇的存儲(chǔ)單元(或多個(gè))的閾值電壓達(dá)到或者超過(guò)通過(guò)閾值電壓p2。因此，在第k編程間隔以及隨后的編程間隔期間，選擇1步驗(yàn)證模式并且按照1步驗(yàn)證模式的驗(yàn)證脈沖在每個(gè)編程電壓之后被施加到選擇的存儲(chǔ)單元(或多個(gè))。

圖17是示出在圖14描述的實(shí)施例內(nèi)的、可以在編程操作期間在多個(gè)編程間隔施加的編程電壓和驗(yàn)證脈沖的另一個(gè)可能序列的圖。

參考圖17，對(duì)p1和p2使用兩個(gè)不同的通過(guò)閾值電壓。第一通過(guò)閾值電壓p1表示將第一編程狀態(tài)p1與第二編程狀態(tài)p2分隔開(kāi)的閾值電壓邊界。選擇第一類(lèi)型的2步驗(yàn)證模式以便在選擇的存儲(chǔ)單元(或多個(gè))的閾值電壓小于p1時(shí)(例如，在編程間隔i-1到i期間)使用。然而，選擇不同的第二類(lèi)型(例如，使用不同的驗(yàn)證脈沖)的2步驗(yàn)證模式以便一旦選擇的存儲(chǔ)單元(或多個(gè))的閾值電壓達(dá)到或者超過(guò)p1時(shí)(例如，在編程間隔i+1到k-1期間)使用。最后，選擇1步驗(yàn)證模式以便在選擇的存儲(chǔ)單元(或多個(gè))的閾值電壓達(dá)到或者超過(guò)p2時(shí)(例如，在編程間隔k和前進(jìn)方向)使用。

圖16和圖17中示出的實(shí)施例進(jìn)一步示出如何可以降低在編程操作期間的編程間隔的數(shù)目，由此降低對(duì)mlc編程所需的時(shí)間并且大略地降低存儲(chǔ)單元損耗。本領(lǐng)域的技術(shù)人員將從前述描述中看出，編程狀態(tài)可以用作編程條件，可以對(duì)該編程條件進(jìn)行評(píng)估并且將其用于選擇合適的驗(yàn)證模式。還要注意，為此使用的各個(gè)且不同定義的各個(gè)通過(guò)閾值電壓僅僅是可以對(duì)各個(gè)編程狀態(tài)進(jìn)行評(píng)估的許多不同方式中的一種。

如圖18的例子進(jìn)一步所示，在特定驗(yàn)證操作期間施加的驗(yàn)證電壓的本質(zhì)和組成也可以相對(duì)于特定編程狀態(tài)而改變。在圖18中，因?yàn)橥ㄟ^(guò)p1表示針對(duì)第一編程狀態(tài)進(jìn)行編程的結(jié)束，所以從編程間隔k(之后是大于或等于p1的閾值電壓檢測(cè))開(kāi)始，施加各個(gè)驗(yàn)證脈沖以便僅驗(yàn)證第二和第三編程狀態(tài)p2和p3。這里再次地，針對(duì)特定編程狀態(tài)(或多個(gè))進(jìn)行選擇的驗(yàn)證模式內(nèi)的驗(yàn)證脈沖的總體降低會(huì)降低總體編程時(shí)間、存儲(chǔ)單元損耗和功耗。

圖19中示出的本發(fā)明構(gòu)思的實(shí)施例組合了幾個(gè)先前給出的教導(dǎo)。再有，圖19是示出示出在圖14描述的實(shí)施例內(nèi)的、可以在編程操作期間在多個(gè)編程間隔施加的編程電壓和驗(yàn)證脈沖的另一個(gè)可能序列的圖。第一和第二通過(guò)閾值電壓p1和p2用來(lái)表示編程狀態(tài)并選擇驗(yàn)證模式(例如，在1步驗(yàn)證模式和2步驗(yàn)證模式之間)。而且，實(shí)現(xiàn)作為編程狀態(tài)的函數(shù)的選擇性驗(yàn)證脈沖施加。也就是說(shuō)，在第二編程狀態(tài)期間(p1≥vth>p2)施加兩個(gè)驗(yàn)證脈沖，在第三編程狀態(tài)期間(p2≥vth)施加一個(gè)驗(yàn)證脈沖。

圖20是概述操作根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、諸如圖14的非易失性存儲(chǔ)器設(shè)備200這樣的非易失性存儲(chǔ)器設(shè)備的方法——包括編程方法——的流程圖。

共同參考圖14至圖18，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備200的編程方法如下。

通過(guò)數(shù)據(jù)i/o電路240將編程數(shù)據(jù)加載到頁(yè)緩沖電路230中(s210)。然后，控制邏輯260控制第一編程循環(huán)(i＝0)的執(zhí)行(s220)。

根據(jù)加載到頁(yè)緩沖電路230中的編程數(shù)據(jù)設(shè)置位線bl0至bln-1(s230)。然后，通過(guò)電壓被施加到未選擇的字線以及編程電壓被施加到選擇的字線以對(duì)選擇的存儲(chǔ)單元(或多個(gè))進(jìn)行編程(s240)。例如，控制邏輯260可以控制頁(yè)緩沖電路230以及電壓生成器150，以將位線強(qiáng)制電壓blfv(例如，1.0v)施加到連接至快速存儲(chǔ)單元的位線上。另一方面，控制邏輯260可以控制頁(yè)緩沖電路230以及電壓生成器250，以將位線編程電壓blpv(例如，0.0v)施加到連接至慢速存儲(chǔ)單元的位線上。

然后，控制邏輯260的驗(yàn)證模式選擇器262通過(guò)參考相應(yīng)的通過(guò)閾值電壓來(lái)確定是否已經(jīng)達(dá)到某一編程狀態(tài)(例如，是否vth≥ps，其中ps是特定編程狀態(tài)“s”的通過(guò)閾值電壓)。驗(yàn)證模式選擇器262做出的該確定可以在控制邏輯260內(nèi)使用，以便從多個(gè)可能驗(yàn)證模式中選擇一個(gè)驗(yàn)證模式(s250)。

例如，在圖20示出的例子中，如果尚未進(jìn)入某一編程狀態(tài)ps，或者尚未達(dá)到或者超過(guò)相應(yīng)的通過(guò)閾值電壓(s250＝否)，則選擇并且執(zhí)行2步驗(yàn)證模式(s260)。然而，如果已經(jīng)進(jìn)入某一編程狀態(tài)ps，或者已經(jīng)達(dá)到或者超過(guò)相應(yīng)的通過(guò)閾值電壓(s250＝是)，則選擇并且執(zhí)行1步驗(yàn)證模式(s265)。兩種驗(yàn)證模式之一所進(jìn)行的成功驗(yàn)證(s260或者s265＝通過(guò))導(dǎo)致編程操作的終止。

除非已經(jīng)達(dá)到編程間隔的最大數(shù)目(max)(s270＝是)，否則兩種驗(yàn)證模式之一進(jìn)行的失敗驗(yàn)證(s260或者s265＝否)導(dǎo)致下一編程間隔i＝i+1(s280)。

可以以許多不同類(lèi)型的非易失性存儲(chǔ)器設(shè)備、存儲(chǔ)系統(tǒng)以及并入了存儲(chǔ)器設(shè)備和存儲(chǔ)系統(tǒng)的主機(jī)設(shè)備來(lái)不同地實(shí)現(xiàn)本發(fā)明構(gòu)思的實(shí)施例。例如，可以以按照本發(fā)明構(gòu)思的實(shí)施例的方式配置和操作垂直nand閃存設(shè)備。

圖21是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的圖。參考圖21，非易失性存儲(chǔ)器設(shè)備300包括存儲(chǔ)單元陣列310、驅(qū)動(dòng)器320、輸入/輸出(i/o)電路330和控制邏輯360。

存儲(chǔ)單元陣列310被配置為包括多個(gè)存儲(chǔ)塊blk1至blkh。存儲(chǔ)塊blk1至blkh中的每一個(gè)包括以垂直(或者堆疊的)結(jié)構(gòu)(即，以三維方向排列多個(gè)存儲(chǔ)塊)排列的多個(gè)存儲(chǔ)單元。也就是說(shuō)，本發(fā)明構(gòu)思的一些實(shí)施例包括具有沿第一、第二和第三方向延伸的結(jié)構(gòu)的存儲(chǔ)塊blk1至blkh。本發(fā)明構(gòu)思的其他實(shí)施例包括具有沿三個(gè)可能方向中的一個(gè)方向延伸的nand串的存儲(chǔ)塊blk1至blkh。本發(fā)明構(gòu)思的其他實(shí)施例包括具有沿三個(gè)可能方向中的多個(gè)方向延伸的nand串的存儲(chǔ)塊blk1至blkh。

nand串中的每一個(gè)連接至一個(gè)位線bl、至少一個(gè)串選擇線ssl、至少一個(gè)地選擇線gsl、一個(gè)字線wl和一個(gè)公共源極線csl。也就是說(shuō)，存儲(chǔ)塊blk1至blkh中的每一個(gè)連接至多個(gè)位線bl、多個(gè)串選擇線ssl、多個(gè)地選擇線gsl、多個(gè)字線wl和多個(gè)公共源極線csl。

驅(qū)動(dòng)器320通過(guò)至少多個(gè)字線wl連接至存儲(chǔ)單元陣列310。驅(qū)動(dòng)器320根據(jù)控制邏輯360的控制而操作。驅(qū)動(dòng)器320接收從外部提供的地址addr。

驅(qū)動(dòng)器320對(duì)地址addr進(jìn)行譯碼并且根據(jù)經(jīng)譯碼的地址來(lái)選擇字線wl中的一個(gè)。驅(qū)動(dòng)器320將電壓施加到選擇的字線和未選擇的字線。驅(qū)動(dòng)器320還分別施加與編程操作關(guān)聯(lián)的編程電壓、與讀取操作關(guān)聯(lián)的讀取電壓或者與擦除操作關(guān)聯(lián)的擦除電壓到字線wl。驅(qū)動(dòng)器320可以包括能夠選擇和驅(qū)動(dòng)字線的字線驅(qū)動(dòng)器321。

驅(qū)動(dòng)器320可以選擇和驅(qū)動(dòng)多個(gè)選擇線sl、串選擇線ssl和/或地選擇線gsl。為此，驅(qū)動(dòng)器320可以包括選擇線驅(qū)動(dòng)器322，其被特別標(biāo)識(shí)以選擇和驅(qū)動(dòng)多個(gè)選擇線sl。

而且，驅(qū)動(dòng)器320還可以驅(qū)動(dòng)公共源極線csl。為此，驅(qū)動(dòng)器320可以包括公共源極線驅(qū)動(dòng)器323，其被特別標(biāo)識(shí)以驅(qū)動(dòng)公共源極線csl。

i/o電路330通過(guò)多個(gè)位線bl連接至存儲(chǔ)單元陣列310。i/o電路330在控制邏輯360的控制下操作，并且被配置為選擇位線bl。

i/o電路330還可以被配置為從外部設(shè)備接收數(shù)據(jù)(data)并且將接收到的數(shù)據(jù)編程到存儲(chǔ)單元陣列310中。類(lèi)似地，i/o電路330還可以被配置為從存儲(chǔ)單元陣列310中讀取數(shù)據(jù)并且將其傳送到外部設(shè)備。

取決于非易失性存儲(chǔ)器設(shè)備300的總體性能，i/o電路330還可以被配置為從存儲(chǔ)單元陣列310的指定的第一存儲(chǔ)區(qū)域或者第二存儲(chǔ)區(qū)域讀取數(shù)據(jù)和/或?qū)?shù)據(jù)編程到存儲(chǔ)單元陣列310的指定的第一存儲(chǔ)區(qū)域或者第二存儲(chǔ)區(qū)域。因此，i/o電路330的一些實(shí)施例期望執(zhí)行通常所了解的復(fù)錄(copy-back)操作。

在本發(fā)明構(gòu)思的一些實(shí)施例中，i/o電路330可以并入通常了解的組件，諸如頁(yè)緩沖器(和/或頁(yè)寄存器)電路、列選擇電路、數(shù)據(jù)緩沖器(或多個(gè))、讀出放大器、寫(xiě)入驅(qū)動(dòng)器(或多個(gè))、列選擇電路等等。

控制邏輯360控制非易失性存儲(chǔ)器設(shè)備300的總體操作?？刂七壿?60響應(yīng)于外部提供的命令和/或控制信號(hào)ctrl操作。按照前述實(shí)施例，控制邏輯360可以在編程操作期間執(zhí)行快速存儲(chǔ)單元的位線強(qiáng)制或者慢速存儲(chǔ)單元的正常編程。

而且，可以使用硬件、固件和/或軟件配置控制邏輯360，以便基于一個(gè)或多個(gè)編程條件(或多個(gè))從多個(gè)驗(yàn)證模式中選擇一個(gè)驗(yàn)證模式，以及使用所選擇的驗(yàn)證模式執(zhí)行驗(yàn)證操作。為此，控制邏輯360可以包括以類(lèi)似于前述的方式起作用的驗(yàn)證模式選擇器362。

圖22是在示出圖示圖21中所示的多個(gè)存儲(chǔ)塊中的存儲(chǔ)塊blki的等效電路的相關(guān)部分的電路圖。

參考圖21和圖22，nand串ns11至ns31布置在第一位線bl1與公共源極線csl之間。第一位線bl1對(duì)應(yīng)于沿第三方向延伸的導(dǎo)電材料。nand串ns12、ns22和ns32布置在第二位線bl2與公共源極線csl之間。第二位線bl2對(duì)應(yīng)于沿第三方向延伸的導(dǎo)電材料。nand串ns13、ns23和ns33布置在第三位線bl3與公共源極線csl之間。第三位線bl3對(duì)應(yīng)于沿第三方向延伸的導(dǎo)電材料。

用于每個(gè)nand串ns的串選擇晶體管sst連接至對(duì)應(yīng)的位線bl。用于每個(gè)nand串ns的地選擇晶體管gst連接至公共源極線csl。存儲(chǔ)單元mc布置在每個(gè)nand串ns的串選擇晶體管sst與地選擇晶體管gst之間。

在下文中，將以行和列為單位定義nand串ns。共同連接至一個(gè)位線的nand串ns形成一列。因此，nand串ns11至ns31連接至對(duì)應(yīng)于第一列的第一位線bl1。nand串ns12至ns32連接至對(duì)應(yīng)于第二列的第二位線bl2，nand串ns13至ns33連接至對(duì)應(yīng)于第三列的第三位線bl3。

連接至一個(gè)串選擇線ssl的nand串ns形成一行。因此，nand串ns11至ns31連接至對(duì)應(yīng)于第一行的第一串選擇線ssl1。nand串ns21至ns23連接至對(duì)應(yīng)于第二行的第二串選擇線ssl2，并且nand串ns31至ns33連接至對(duì)應(yīng)于第三行的第三串選擇線ssl3。

在每個(gè)nand串ns中，定義高度(height)。在每個(gè)nand串ns中，鄰近于地選擇晶體管gst的存儲(chǔ)單元mc1的高度是1。在每個(gè)nand串ns中，越鄰近于串選擇晶體管sst，每個(gè)存儲(chǔ)單元的高度越高。在每個(gè)nand串ns中，鄰近于串選擇晶體管sst的存儲(chǔ)單元mc7的高度是7。

同一行的nand串ns共享一個(gè)串選擇線ssl。不同行的nand串ns分別連接至不同的串選擇線ssl。在同一行上的nand串ns中具有相同高度的存儲(chǔ)單元共享一個(gè)字線。在相同高度上，不同行上的nand串ns的字線wl被公共連接。字線wl可以被共同連接至對(duì)其提供沿第一方向延伸的導(dǎo)電材料的層。沿第一方向延伸的導(dǎo)電材料可以通過(guò)觸點(diǎn)連接至上層。沿第一方向延伸的導(dǎo)電材料可以在上層公共連接。

同一行的nand串ns共享一個(gè)地選擇線gsl。不同行的nand串ns分別連接至不同的地選擇線gsl。也就是說(shuō)，nand串ns11至ns13、ns21至ns23和ns31至ns33公共連接至地選擇線gsl。而且，公共源極線csl可以公共連接至nand串ns。

如圖22中所示，具有相同高度的字線wl公共連接。因此，當(dāng)選擇了特定字線wl時(shí)，連接至該特定字線wl的所有nand串ns都被選擇。不同行的nand串ns連接至不同的串選擇線ssl。因此，通過(guò)選擇串選擇線ssl1至ssl3，連接至同一字線wl的nand串ns當(dāng)中未選擇的行的nand串ns可以與位線bl1至bl3分離。也就是說(shuō)，通過(guò)選擇串選擇線ssl1至ssl3，可以選擇該行的nand串ns。此外，通過(guò)選擇位線bl1至bl3，可以以行為單位選擇選擇的行的nand串ns。

圖23是示出包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)系統(tǒng)的一般框圖。參考圖23，存儲(chǔ)系統(tǒng)400包括非易失性存儲(chǔ)器設(shè)備420和存儲(chǔ)器控制器440。

非易失性存儲(chǔ)器設(shè)備420包括驗(yàn)證模式選擇器462，其被配置為從可以在作為對(duì)非易失性存儲(chǔ)器設(shè)備420編程的一部分而執(zhí)行的驗(yàn)證操作期間使用的多個(gè)驗(yàn)證模式中選擇一個(gè)驗(yàn)證模式。如上面所述的各種實(shí)施例，可以基于一個(gè)或多個(gè)編程條件的評(píng)估來(lái)執(zhí)行特定驗(yàn)證模式的選擇。然而，取代在非易失性存儲(chǔ)器設(shè)備420的控制邏輯內(nèi)評(píng)估編程條件，可以通過(guò)布置在存儲(chǔ)器控制器440中的控制或計(jì)算電路來(lái)進(jìn)行評(píng)估。在這樣的情況下，可以在驗(yàn)證模式選擇器422與存儲(chǔ)器控制器440之間傳遞驗(yàn)證模式選擇命令vmcmd(與相應(yīng)的確認(rèn)信號(hào)或者根據(jù)其可以做出這樣的選擇的聲明(predicate)數(shù)據(jù)一起)。

因此，因?yàn)橥ǔＳ糜诳刂品且资源鎯?chǔ)器設(shè)備420的控制和計(jì)算電路已經(jīng)被運(yùn)用(export)到存儲(chǔ)器控制器440，所以存儲(chǔ)器控制器440可以用于評(píng)估一個(gè)或多個(gè)編程條件、基于編程條件的評(píng)估選擇驗(yàn)證模式、生成相應(yīng)的驗(yàn)證模式選擇命令vmcmd以及將該驗(yàn)證模式選擇命令vmcmd傳遞到非易失性存儲(chǔ)器設(shè)備420。

非易失性存儲(chǔ)器設(shè)備420從存儲(chǔ)器控制器440接收驗(yàn)證模式選擇命令vmcmd作為任意其他命令，并且由此執(zhí)行驗(yàn)證操作。非易失性存儲(chǔ)器設(shè)備420可以響應(yīng)于來(lái)自存儲(chǔ)器控制器440的相應(yīng)命令執(zhí)行用于快速存儲(chǔ)單元的位線強(qiáng)制以及用于慢速存儲(chǔ)單元的正常編程。

圖24是示出可以從存儲(chǔ)器控制器440傳遞到圖23的非易失性存儲(chǔ)器設(shè)備420的控制信號(hào)的一個(gè)可能排列的信號(hào)波形圖。

參考圖24，非易失性存儲(chǔ)器設(shè)備420響應(yīng)于命令鎖存激活信號(hào)cle接收串行數(shù)據(jù)輸入命令，以及響應(yīng)于地址鎖存激活信號(hào)ale接收用于寫(xiě)入數(shù)據(jù)的地址addr。盡管未示出，但是非易失性存儲(chǔ)器設(shè)備420響應(yīng)于寫(xiě)入激活信號(hào)接收將被寫(xiě)入的串行數(shù)據(jù)，以及響應(yīng)于命令鎖存激活信號(hào)cle接收驗(yàn)證模式選擇命令vmcmd。非易失性存儲(chǔ)器設(shè)備420根據(jù)驗(yàn)證模式選擇命令vmcmd以所確定的驗(yàn)證模式來(lái)執(zhí)行驗(yàn)證操作。隨后，編程的成功或出錯(cuò)的結(jié)果值s/e通過(guò)輸入/輸出線iox被發(fā)送到存儲(chǔ)器控制器440。

在圖23和圖24中，存儲(chǔ)器控制器440生成用于選擇驗(yàn)證模式的驗(yàn)證模式選擇命令vmcmd，并且經(jīng)由輸入/輸出線iox傳遞驗(yàn)證模式選擇命令vmcmd。然而，本發(fā)明構(gòu)思的范圍并不局限于此。存儲(chǔ)器控制器440可以生成用于選擇驗(yàn)證模式的驗(yàn)證模式選擇信號(hào)，并且通過(guò)單獨(dú)的傳輸線而非使用輸入/輸出線iox將其發(fā)送到非易失性存儲(chǔ)器設(shè)備420。

圖25是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。參考圖25，存儲(chǔ)系統(tǒng)1000通常包括非易失性存儲(chǔ)器設(shè)備1100和存儲(chǔ)控制器1200。

非易失性存儲(chǔ)器設(shè)備1100能夠選擇性地將位線強(qiáng)制控制電壓施加到連接至快速存儲(chǔ)單元的位線上，或者將正?？刂齐妷菏┘拥竭B接至慢速存儲(chǔ)單元的位線上。非易失性存儲(chǔ)器設(shè)備1100還能夠相對(duì)于選擇的存儲(chǔ)單元(或多個(gè))執(zhí)行多個(gè)驗(yàn)證模式。例如，非易失性存儲(chǔ)器設(shè)備1100可以被配置為實(shí)現(xiàn)圖3中總結(jié)的操作方法。在一些實(shí)施例中，非易失性存儲(chǔ)器設(shè)備1100可以具有類(lèi)似于圖9的非易失性存儲(chǔ)器設(shè)備100、圖14的非易失性存儲(chǔ)器設(shè)備200、圖21的非易失性存儲(chǔ)器設(shè)備300或者圖23的非易失性存儲(chǔ)器設(shè)備420的配置和操作那樣的配置和操作。

存儲(chǔ)器控制器1200被配置為根據(jù)外部設(shè)備(例如，主機(jī))做出的數(shù)據(jù)請(qǐng)求來(lái)控制非易失性存儲(chǔ)器設(shè)備1100。也就是說(shuō)，存儲(chǔ)器控制器1200通?？刂圃诜且资源鎯?chǔ)器設(shè)備1100內(nèi)執(zhí)行的編程、讀取和擦除操作。如果像圖23的非易失性存儲(chǔ)器設(shè)備420那樣實(shí)現(xiàn)非易失性存儲(chǔ)器設(shè)備1100，那么就可以像存儲(chǔ)器控制器440那樣實(shí)現(xiàn)存儲(chǔ)器控制器1200。

存儲(chǔ)器控制器1200本質(zhì)上提供非易失性存儲(chǔ)器設(shè)備1100和主機(jī)之間的接口。也就是說(shuō)，存儲(chǔ)器控制器1200驅(qū)動(dòng)硬件/固件和/或執(zhí)行軟件來(lái)控制非易失性存儲(chǔ)器設(shè)備1100的功能。

在圖25示出的例子中，存儲(chǔ)器控制器1200包括中央處理單元(cpu)1210、緩沖器1220、誤差校正電路(ecc)1230、rom1240、主機(jī)接口1250和存儲(chǔ)器接口1260。

cpu1210控制存儲(chǔ)器控制器1200的整體操作。

緩沖器1220被用作cpu1210的工作存儲(chǔ)器。響應(yīng)于來(lái)自主機(jī)的編程請(qǐng)求，從主機(jī)接收到的編程數(shù)據(jù)被臨時(shí)存儲(chǔ)在緩沖器1220中。響應(yīng)于從主機(jī)接收到的讀取請(qǐng)求，從非易失性存儲(chǔ)器設(shè)備1100獲得的數(shù)據(jù)被臨時(shí)存儲(chǔ)在緩沖器1220中。

誤差校正電路1230在編程請(qǐng)求期間使用許多傳統(tǒng)誤差校正編碼方案中的一個(gè)對(duì)存儲(chǔ)在緩沖器1220中的數(shù)據(jù)進(jìn)行解碼。在這一點(diǎn)上，經(jīng)解碼的數(shù)據(jù)和所使用的誤差校正碼值被存儲(chǔ)在非易失性存儲(chǔ)器設(shè)備1100中。誤差校正電路1230在讀取請(qǐng)求期間使用伴隨讀取數(shù)據(jù)的誤差校正碼值對(duì)從非易失性存儲(chǔ)器設(shè)備1100讀取的數(shù)據(jù)進(jìn)行恢復(fù)。

rom1240存儲(chǔ)驅(qū)動(dòng)存儲(chǔ)器控制器1200必需的軟件和對(duì)應(yīng)數(shù)據(jù)。

主機(jī)接口1250根據(jù)用來(lái)在主機(jī)與存儲(chǔ)器控制器1200之間交換數(shù)據(jù)的已定義協(xié)議而操作。在本發(fā)明構(gòu)思的一些實(shí)施例中，存儲(chǔ)器控制器1200使用各種接口協(xié)議中的一個(gè)與主機(jī)(或者其他外部設(shè)備)通信，這些接口協(xié)議諸如通用串行總線(usb)協(xié)議、多媒體卡(mmc)協(xié)議、外圍設(shè)備組件互連(pci)協(xié)議、pci-express(pci-e)協(xié)議、高級(jí)技術(shù)配件(ata)協(xié)議、串行ata協(xié)議、并行ata協(xié)議、小組件小接口(smallcomponentsmallinterface，scsi)協(xié)議、增強(qiáng)型小硬盤(pán)接口(enhancedsmalldiskinterface，esdi)協(xié)議和集成驅(qū)動(dòng)電子設(shè)備(integrateddriveelectronics，ide)協(xié)議。

存儲(chǔ)器接口1260將非易失性存儲(chǔ)器設(shè)備1100與存儲(chǔ)器控制器1200接口。

存儲(chǔ)系統(tǒng)1000能夠取決于選擇的存儲(chǔ)單元的相對(duì)速度，對(duì)于能夠選擇性地執(zhí)行位線強(qiáng)制或者正常編程的編程操作來(lái)動(dòng)態(tài)地執(zhí)行所選擇的驗(yàn)證操作(或多個(gè))，如上所述。該性能允許存儲(chǔ)系統(tǒng)1000普遍地提高可靠性，降低每個(gè)編程操作所需要的平均編程間隔數(shù)，并且還不犧牲編程精度。如上所述，可以相對(duì)于包括溫度和/或噪聲的編程條件來(lái)進(jìn)行驗(yàn)證模式的選擇。

圖26是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)卡的框圖。參考圖26，存儲(chǔ)卡2000一般包括閃存設(shè)備2100、緩沖存儲(chǔ)器2200和存儲(chǔ)器控制器2300。

如之前那樣，閃存設(shè)備2100被配置為施加位線強(qiáng)制控制電壓到連接至快速存儲(chǔ)單元的位線以及施加正常編程控制電壓到連接至慢速存儲(chǔ)單元的位線。閃存設(shè)備2100還被配置為從多個(gè)驗(yàn)證模式中動(dòng)態(tài)地選擇驗(yàn)證模式。例如，閃存設(shè)備2100可以是能夠?qū)崿F(xiàn)圖3的編程方法的存儲(chǔ)器設(shè)備?？商鎿Q地，可以像圖9的非易失性存儲(chǔ)器設(shè)備100、圖14的非易失性存儲(chǔ)器設(shè)備200、圖21的非易失性存儲(chǔ)器設(shè)備300或者圖23的非易失性存儲(chǔ)器設(shè)備420那樣配置和操作閃存設(shè)備2100。

緩沖器存儲(chǔ)器2200可以被配置為臨時(shí)存儲(chǔ)與由存儲(chǔ)卡2000執(zhí)行的編程和讀取操作關(guān)聯(lián)的編程數(shù)據(jù)和讀取數(shù)據(jù)。可以使用易失性存儲(chǔ)器設(shè)備、諸如傳統(tǒng)可用的dram和/或sram來(lái)實(shí)現(xiàn)緩沖器存儲(chǔ)器2200。

在圖26示出的例子中，存儲(chǔ)器控制器2300連接在主機(jī)與閃存設(shè)備2100之間。響應(yīng)于來(lái)自主機(jī)的請(qǐng)求，存儲(chǔ)器控制器2300訪問(wèn)閃存設(shè)備2100。如果像圖23的非易失性存儲(chǔ)器設(shè)備420那樣實(shí)現(xiàn)閃存設(shè)備2100，那么就可以像存儲(chǔ)器控制器440那樣實(shí)現(xiàn)存儲(chǔ)器控制器2300。

存儲(chǔ)器控制器2300包括微處理器2310、主機(jī)接口2320和閃存接口2330。微處理器2310可以實(shí)現(xiàn)為驅(qū)動(dòng)硬件、固件和/或軟件以控制存儲(chǔ)卡2000的操作。主機(jī)接口2320通過(guò)諸如多媒體卡(mmc)協(xié)議的已定義的存儲(chǔ)卡協(xié)議與主機(jī)接口，以便利于主機(jī)與閃存2100之間的數(shù)據(jù)的交換。因此，在各種實(shí)施例中，與本發(fā)明構(gòu)思一致的存儲(chǔ)卡2000可以采取mmc、安全數(shù)字(sd)卡、迷你sd卡、記憶棒、智能媒介卡、trans-flash卡等等的形式。

閃存接口2330在閃存與存儲(chǔ)器控制器2300之間形成通常所了解的的接口。

圖27是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的movinand的框圖。參考圖27，movinand3000一般包括nand閃存設(shè)備3100和控制器3200。

nand閃存設(shè)備3100可以通過(guò)使用例如精細(xì)傾斜球狀網(wǎng)陣排列(fine-pitchballgridarray，fbga)制造技術(shù)來(lái)將單個(gè)產(chǎn)品nand(single-productnand)的閃存設(shè)備堆疊在一個(gè)封裝中來(lái)實(shí)現(xiàn)。每個(gè)單個(gè)產(chǎn)品的nand閃存設(shè)備可以被配置為選擇性地施加位線強(qiáng)制控制電壓到連接至快速存儲(chǔ)單元的位線或者施加正常編程控制電壓到連接至慢速存儲(chǔ)單元的位線。每個(gè)單個(gè)產(chǎn)品的nand閃存設(shè)備可以進(jìn)一步被配置為基于一個(gè)或多個(gè)編程條件從多個(gè)驗(yàn)證模式中選擇一個(gè)驗(yàn)證模式。例如，可以像圖9的非易失性存儲(chǔ)器設(shè)備100、圖14的非易失性存儲(chǔ)器設(shè)備200、圖21的非易失性存儲(chǔ)器設(shè)備300或者圖23的非易失性存儲(chǔ)器設(shè)備420那樣配置和操作每個(gè)單個(gè)產(chǎn)品的nand閃存設(shè)備。

在圖27示出的例子中，控制器3200包括控制器核3210、主機(jī)接口3220和nand接口3230。控制器核3210控制movinand3000的整體操作。主機(jī)接口3220將控制器3210與主機(jī)的mmc接口。nand接口3230將nand閃存設(shè)備3100與控制器3200接口。如果像圖23的非易失性存儲(chǔ)器設(shè)備420那樣實(shí)現(xiàn)nand閃存設(shè)備3100的單個(gè)產(chǎn)品的nand閃存設(shè)備，那么就可以像存儲(chǔ)器控制器440那樣實(shí)現(xiàn)控制器3200。

movinand3000從主機(jī)接收電源電壓vcc和vccq。在一些實(shí)施例中，3.0v的電源電壓vcc被提供給nand閃存設(shè)備3100和nand接口3230，且1.8v/3.0v的電源電壓被提供給控制器3200。

movinand3000可以被施加到固態(tài)驅(qū)動(dòng)器(ssd)。

圖28是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的ssd的框圖。參考圖28，ssd4000包括多個(gè)閃存設(shè)備4100以及ssd控制器4200。

每個(gè)閃存設(shè)備4100可以被配置為施加位線強(qiáng)制控制電壓到連接至到快速存儲(chǔ)單元的位線或者施加正常編程控制電壓到連接至慢速存儲(chǔ)單元的位線。每個(gè)閃存設(shè)備4100還可以被配置為從多個(gè)驗(yàn)證模式中選擇驗(yàn)證模式。例如，可以像圖9的非易失性存儲(chǔ)器設(shè)備100、圖14的非易失性存儲(chǔ)器設(shè)備200、圖21的非易失性存儲(chǔ)器設(shè)備300或者圖23的非易失性存儲(chǔ)器設(shè)備420那樣配置和操作每個(gè)閃存設(shè)備4100。

ssd控制器4200控制閃存設(shè)備4100，并且包括cpu4210、主機(jī)接口4220、高速緩沖存儲(chǔ)器4230和閃存接口4240。

主機(jī)接口4220在cpu4210的控制下使用協(xié)議與主機(jī)交換數(shù)據(jù)。主機(jī)接口4220可以使用例如串行高級(jí)技術(shù)配件(serialadvancedtechnologyattachment，sata)接口、并行高級(jí)技術(shù)配件(paralleladvancedtechnologyattachment，pata)接口和/或外部sata(esata)接口。

雖然在cpu4210的控制下，但是可以經(jīng)由高速緩沖存儲(chǔ)器4230而不通過(guò)cpu總線來(lái)傳送從主機(jī)提供給主機(jī)接口4220的數(shù)據(jù)或者傳遞到主機(jī)的數(shù)據(jù)。

高速緩沖存儲(chǔ)器4230臨時(shí)存儲(chǔ)外部設(shè)備與閃存設(shè)備4100之間的移動(dòng)數(shù)據(jù)。而且，高速緩沖存儲(chǔ)器4230還用于存儲(chǔ)將由cpu4210執(zhí)行的程序。高速緩沖存儲(chǔ)器4230可以被視為一種緩沖存儲(chǔ)器，并且可以利用sram來(lái)實(shí)現(xiàn)。

閃存接口4240將ssd控制器4200與被用作存儲(chǔ)器設(shè)備的閃存設(shè)備4100接口。閃存接口4240可以支持nand閃存、one-nand閃存、多電平閃存與單電平閃存。

圖29是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、包括圖28的ssd4000的計(jì)算系統(tǒng)的框圖。參考圖29，計(jì)算系統(tǒng)5000包括cpu5100、rom5200、ram5300、輸入/輸出(i/o)設(shè)備5400和ssd5500。

cpu5100經(jīng)由系統(tǒng)總線連接至其他組件。rom5200存儲(chǔ)驅(qū)動(dòng)計(jì)算系統(tǒng)5000所必需的數(shù)據(jù)。這些數(shù)據(jù)可以包括初始命令序列或者基本輸入/輸出操作系統(tǒng)(bios)序列。ram5300臨時(shí)存儲(chǔ)由cpu5100提供的數(shù)據(jù)。

i/o設(shè)備5400可以是鍵盤(pán)、指示(pointing)設(shè)備(鼠標(biāo))、監(jiān)視器和調(diào)制解調(diào)器中的至少一個(gè)，并且可以經(jīng)由i/o設(shè)備接口連接到系統(tǒng)總線。

ssd5500是可讀存儲(chǔ)器設(shè)備，并且可以像圖28的ssd4000那樣實(shí)現(xiàn)。

圖30是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、并入像圖28中的ssd4000那樣的ssd的主機(jī)設(shè)備的框圖。參考圖30，主機(jī)設(shè)備6000包括處理器6100、rom6200、ram6300、閃存接口6400和ssd6500。

處理器6100訪問(wèn)ram6300和rom6200，以執(zhí)行固件和/或軟件并且驅(qū)動(dòng)控制主機(jī)設(shè)備6000的功能的硬件。rom6200可以向處理器6100提供包括初始命令序列或者基本輸入/輸出操作系統(tǒng)(bios)序列的命令序列。閃存接口6400將電子設(shè)備6000與ssd6500接口。

可以像圖28的ssd4000那樣實(shí)現(xiàn)ssd6500，其可以機(jī)械地連接到主機(jī)設(shè)備6000或者從主機(jī)設(shè)備6000拆卸。

主機(jī)設(shè)備6000可以采用許多不同的形式，包括(例如)移動(dòng)電話機(jī)、個(gè)人數(shù)字助理(pda)、數(shù)碼相機(jī)、錄像攝像機(jī)、便攜式音頻播放設(shè)備(例如，mp3)及pmp。

圖31是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的、使用像圖28中的ssd4000那樣的ssd的服務(wù)器系統(tǒng)的框圖。參考圖31，服務(wù)器系統(tǒng)7000包括服務(wù)器7100以及驅(qū)動(dòng)服務(wù)器7100必需的ssd7200。可以像圖28的ssd4000那樣配置和操作ssd7200。

服務(wù)器7100包括應(yīng)用通信模塊7110、數(shù)據(jù)處理模件7120、升級(jí)模塊7130、調(diào)度中心7140、本地資源模塊7150和維修(repair)信息模塊7160。

應(yīng)用通信模塊7110與連接到服務(wù)器7100和網(wǎng)絡(luò)的計(jì)算系統(tǒng)通信，或者允許服務(wù)器7100與ssd7200通信。應(yīng)用通信模塊7110將應(yīng)用于用戶接口的數(shù)據(jù)或者信息發(fā)送到數(shù)據(jù)處理模塊7120。

數(shù)據(jù)處理模塊7120連接至本地資源模塊7150。這里，本地資源模塊7150基于被輸入到服務(wù)器7100的數(shù)據(jù)或者信息來(lái)將維修店/商/技術(shù)信息的列表施加給用戶。

升級(jí)模塊7130與數(shù)據(jù)處理模塊7120接口。升級(jí)模塊7130基于輸入到服務(wù)器7100的數(shù)據(jù)或者信息，將固件、重置碼、診斷系統(tǒng)或者其他信息升級(jí)給應(yīng)用。

調(diào)度中心7140基于輸入到服務(wù)器7100的數(shù)據(jù)或者信息向用戶提供實(shí)時(shí)選項(xiàng)。

維修信息模塊7160與數(shù)據(jù)處理模塊7120接口。維修信息模塊7160用來(lái)向用戶施加維修相關(guān)的信息(例如，音頻、視頻或者文檔文件)。數(shù)據(jù)處理模塊7120基于從ssd7100傳送的信息將相關(guān)信息打包。隨后，這些信息被發(fā)送到ssd7200或者顯示給用戶。

服務(wù)器7100在其操作期間可能產(chǎn)生大量的熱。由于這些熱，存儲(chǔ)單元的可靠性可能在編程操作期間降低。然而，包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的ssd7200的服務(wù)器系統(tǒng)7000可以響應(yīng)于檢測(cè)到的溫度來(lái)選擇最佳驗(yàn)證模式，從而保持編程操作的可靠性。

可以在許多不同類(lèi)型的封裝內(nèi)安裝根據(jù)本發(fā)明構(gòu)思的各種實(shí)施例的存儲(chǔ)系統(tǒng)和/或非易失性存儲(chǔ)器設(shè)備。例如，可以在使用層疊封裝(packageonpackage，pop)、球柵陣列封裝(ballgridarray，bga)、芯片尺寸封裝(chipscalepackage，csp)、塑料引線芯片載體封裝(plasticleadedchipcarrier，plcc)、塑料雙列直插式封裝(plasticdualin-linepackage，pdip)、晶片包中管芯封裝(dieinwafflepack，diwp)、晶片形式的管芯封裝(dieinwaferform，diwf)、板上芯片(chiponboard，cob)、陶瓷雙列直插式封裝(ceramicdualin-linepackage，cerdip)、塑料公制四方扁平封裝(plasticmetricquadflatpack，mqfp)、薄型四方扁平封裝(thinquadflatpack，tqfp)、小外型封裝(smalloutlinepackage，sop)、縮小外型封裝(shrinksmalloutlinepackage，ssop)、薄型小尺寸封裝(thinsmalloutline，tsop)、薄型四方扁平封裝(thinquadflatpack，tqfp)、系統(tǒng)級(jí)封裝(systeminpackage，sip)、多芯片封裝(multichippackage，mcp)、晶片級(jí)堆棧封裝(waferlevelpackage，wlsp)、晶片形式的管芯封裝(dieinwaferform，diwf)、沃爾夫管芯封裝(dieonwafflepackage，dowp)、晶片級(jí)制造封裝(wafer-levelfabricatedpackage，wfp)和晶片級(jí)處理堆棧封裝(wafer-levelprocessedstackpackage，wsp)的封裝中來(lái)安裝根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)系統(tǒng)和/或非易失性存儲(chǔ)器設(shè)備。

如上所述，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備、并入了非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)系統(tǒng)(包括存儲(chǔ)卡)以及操作其的相關(guān)方法允許編程操作結(jié)合從多個(gè)驗(yàn)證模式當(dāng)中選擇和使用一個(gè)驗(yàn)證模式來(lái)選擇性地使用位線強(qiáng)制，以優(yōu)化編程操作。

上面公開(kāi)的主題應(yīng)當(dāng)被視為說(shuō)明性的而非限制性的，并且所附權(quán)利要求意圖是覆蓋落入本發(fā)明構(gòu)思的真實(shí)精神和范圍內(nèi)的所有這些修改、改進(jìn)以及其他實(shí)施例。因而，從法律允許的最大范圍來(lái)說(shuō)，本發(fā)明構(gòu)思的范圍通過(guò)所附權(quán)利要求及其等效物的最寬允許解釋來(lái)確定，并且不應(yīng)當(dāng)被前述具體實(shí)施例所約束或限制。