移位寄存器、陣列基板及顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種移位寄存器、陣列基板及顯示裝置，該移位寄存器包括：觸發(fā)模塊、輸出模塊、輸入端、第一輸出端和第二輸出端，其中：觸發(fā)模塊用于在時鐘信號作用下根據(jù)來自輸入端的輸入信號向第二輸出端和輸出模塊輸出與輸入信號同相、且比輸入信號延遲半個時鐘周期的觸發(fā)信號；輸出模塊用于在時鐘信號作用下在觸發(fā)信號的觸發(fā)下向第一輸出端輸出與輸入信號反相、且比輸入信號延遲半個時鐘周期的輸出信號；第一輸出端所輸出信號的工作電壓由直流電源提供。本發(fā)明主要通過將移位寄存器中觸發(fā)和輸出相互分離，并以直流電源作為工作電壓，使其不會受到交流脈沖信號波動的影響，從而可以提高輸出信號及顯示像素的穩(wěn)定性。
【專利說明】移位寄存器、陣列基板及顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示領(lǐng)域，具體涉及一種移位寄存器、陣列基板及顯示裝置。

【背景技術(shù)】
[0002]在數(shù)字電路中，移位寄存器(Shift Register)是一種在若干相同時間脈沖(時鐘信號)下工作的觸發(fā)器為基礎(chǔ)的器件，數(shù)據(jù)以并行或串行的方式輸入到該器件中，然后每個時間脈沖依次向左或右移動一個比特，在輸出端進行輸出。
[0003]傳統(tǒng)的移位寄存器通常采用觸發(fā)、輸出同時進行的方式，也就是在多個級聯(lián)的移位寄存器結(jié)構(gòu)中，某一級的輸出端輸出的信號既作為下一級移位寄存器的輸入觸發(fā)信號，又作為本一級的輸出信號。這樣的移位寄存器結(jié)構(gòu)簡單，適用范圍廣，已經(jīng)廣泛應(yīng)用于各類數(shù)字集成電路中。
[0004]但是，此類移位寄存器的輸出信號會受時鐘信號的交流脈沖信號波動影響，造成輸出信號的不穩(wěn)定、信號質(zhì)量下降。以具體的實際應(yīng)用場景為例，當這樣的移位寄存器應(yīng)用于陣列基板的柵線驅(qū)動電路時，不穩(wěn)定的輸出信號將會影響到顯示像素的穩(wěn)定性，造成顯示效果下降甚至顯示故障。


【發(fā)明內(nèi)容】

[0005](一 )解決的技術(shù)問題
[0006]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種移位寄存器、陣列基板及顯示裝置，通過將移位寄存器中觸發(fā)和輸出相互分離，并以直流電源作為工作電壓，使其不會受到交流脈沖信號波動的影響，從而可以提高輸出信號及顯示像素的穩(wěn)定性。
[0007]( 二 )技術(shù)方案
[0008]為實現(xiàn)以上目的，本發(fā)明通過以下技術(shù)方案予以實現(xiàn):
[0009]—種移位寄存器，該移位寄存器包括觸發(fā)模塊、輸出模塊、輸入端、第一輸出端和第二輸出端，其中:
[0010]所述觸發(fā)模塊用于在時鐘信號作用下根據(jù)來自輸入端的輸入信號向所述第二輸出端和輸出模塊輸出與所述輸入信號同相、且比所述輸入信號延遲半個時鐘周期的觸發(fā)信號;
[0011]所述輸出模塊用于在時鐘信號作用下在所述觸發(fā)信號的觸發(fā)下向所述第一輸出端輸出與所述輸入信號反相、且比所述輸入信號延遲半個時鐘周期的輸出信號；
[0012]所述第一輸出端所輸出信號的工作電壓由直流電源提供。
[0013]優(yōu)選地，所述觸發(fā)模塊包括六個開關(guān)元件和一個電容，其中:
[0014]第一開關(guān)元件的第二端與所述輸入端相連，其第一端與第二開關(guān)元件的第一端、電容的第一端、以及第六開關(guān)元件的控制端相連；
[0015]所述第二開關(guān)元件的第二端與第三開關(guān)元件的控制端相連；
[0016]所述第三開關(guān)元件的第一端與第四開關(guān)元件的第二端、以及第五開關(guān)元件的控制端相連；
[0017]所述第四開關(guān)元件的第一端與其控制端相連；
[0018]所述第五開關(guān)元件的第一端與電容的第二端、以及第六開關(guān)元件的第二端相連，并與所述第二輸出端和所述輸出模塊相連。
[0019]優(yōu)選地，所述第三開關(guān)元件的第二端接高電平的工作電壓，所述第四開關(guān)元件的控制端和第一端接低電平的工作電壓。
[0020]優(yōu)選地，所述時鐘信號包括第一時鐘信號和第二時鐘信號，所述第一時鐘信號接于所述第一開關(guān)元件的控制端，所述第二時鐘信號接于所述第二開關(guān)元件的控制端和所述第六開關(guān)元件的第一端。
[0021]優(yōu)選地，所述輸出模塊包括四個開關(guān)元件:第七至第十開關(guān)元件，其中:
[0022]第七開關(guān)元件的第一端與所述觸發(fā)模塊相連，其第二端與第八開關(guān)元件的控制端相連；
[0023]所述第八開關(guān)元件的第一端與第十開關(guān)元件的第一端相連，并與所述第一輸出端相連；
[0024]所述第十開關(guān)元件的控制端與第九開關(guān)元件的第二端相連；
[0025]所述第九開關(guān)元件的控制端與第一端相連，并與所述第十開關(guān)元件的第二端相連。
[0026]優(yōu)選地，所述第八開關(guān)元件的第二端接高電平的工作電壓，所述第九開關(guān)元件的控制端和第一端接低電平的工作電壓。
[0027]優(yōu)選地，所述時鐘信號包括第一時鐘信號和第二時鐘信號，所述第二時鐘信號接于所述第七開關(guān)元件的控制端。
[0028]優(yōu)選地，所述開關(guān)元件為P溝道型薄膜晶體管。
[0029]一種陣列基板，所述陣列基板包括上述任意一種移位寄存器。
[0030]一種顯示裝置，所述顯示裝置包括上述任意一種陣列基板。
[0031](三)有益效果
[0032]本發(fā)明至少具有如下的有益效果:
[0033]本發(fā)明主要通過觸發(fā)模塊和輸出模塊的分離設(shè)計，使移位寄存器具有兩級輸出結(jié)構(gòu)，而且使用直流電源提供第二級輸出(即第一輸出端)的工作電壓，使其不會受到交流脈沖信號波動的影響。
[0034]具體應(yīng)用在陣列基板上時，將第一輸出端用于本行的輸出，將第二輸出端用于下一行和本行輸出的觸發(fā)，以此使觸發(fā)和輸出相互分離，而且由于提供本行柵線信號的第一輸出端是使用直流電源提供工作電壓的，所以其輸出不會受到交流脈沖信號波動的影響，輸出信號會更加穩(wěn)定，從而顯示像素也會更加穩(wěn)定。
[0035]當然，實施本發(fā)明的任一產(chǎn)品或方法并不一定需要同時達到以上所述的所有優(yōu)點。

【專利附圖】

【附圖說明】
[0036]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單的介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0037]圖1是本發(fā)明一個實施例中移位寄存器的結(jié)構(gòu)示意圖；
[0038]圖2是本發(fā)明一個實施例中移位寄存器的電路結(jié)構(gòu)圖；
[0039]圖3是本發(fā)明一個實施例中移位寄存器的工作時序圖。

【具體實施方式】
[0040]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0041]實施例1
[0042]本發(fā)明實施例提供了一種移位寄存器，參見圖1，該移位寄存器包括觸發(fā)模塊、輸出模塊、輸入端、第一輸出端和第二輸出端，其中:
[0043]所述觸發(fā)模塊用于在時鐘信號作用下根據(jù)來自輸入端的輸入信號向所述第二輸出端和輸出模塊輸出與所述輸入信號同相、且比所述輸入信號延遲半個時鐘周期的觸發(fā)信號;
[0044]所述輸出模塊用于在時鐘信號作用下在所述觸發(fā)信號的觸發(fā)下向所述第一輸出端輸出與所述輸入信號反相、且比所述輸入信號延遲半個時鐘周期的輸出信號；
[0045]所述第一輸出端所輸出信號的工作電壓由直流電源提供。
[0046]從中可以看出，觸發(fā)模塊實際的功能就基本等同于移位寄存器的功能，而輸出模塊則是在此基礎(chǔ)上實現(xiàn)二級輸出。連接關(guān)系上，觸發(fā)模塊與輸入相連，并輸出觸發(fā)信號給第二輸出端和輸出模塊，而輸出模塊受觸發(fā)信號的觸發(fā)，就會向第一輸出端輸出輸出信號。當然，整個過程都是在時鐘信號的作用下的，結(jié)合移位寄存器自身的功能也可以推出，這里所說的輸出觸發(fā)信號和輸出信號實際上指的是按照時鐘信號所驅(qū)動的時間順序，將與輸入脈沖同樣形狀的同相或反相輸出脈沖輸出，兩者只是在時鐘信號的時間順序上有所差別，而脈沖的形狀是同相或反相的。
[0047]而且，這里所說的脈沖狹義上來講只是指單脈沖信號(即低-高-低或高-低-高的單一方波波形)，但實際上所有波形都可以由若干個單脈沖信號疊加而成，所以兩者并無實質(zhì)上的區(qū)別，廣義上而言可以是任意形狀的高低電平波形。
[0048]與有益效果中所述一致，由于本發(fā)明實施例采用了直流電源來提供第一輸出端的工作電壓，所以第一輸出端所輸出的信號并不會受到時鐘交流脈沖信號波段的影響，進而其可以保證輸出信號的穩(wěn)定性。在用于顯示裝置中的柵線驅(qū)動電路中時，這一特點可以保證顯示像素的穩(wěn)定性。
[0049]為了進一步說明本發(fā)明實施例中優(yōu)選的實施方式，這里分別展示一種優(yōu)選的觸發(fā)模塊和一種優(yōu)選的輸出模塊。
[0050]參見圖2，所述觸發(fā)模塊包括包括六個開關(guān)元件Ml至M6和一個電容Cst，其中:
[0051]第一開關(guān)元件Ml的第二端與所述輸入端STV相連，其第一端與第二開關(guān)元件M2的第一端、電容Cst的第一端、以及第六開關(guān)兀件M6的控制端相連；
[0052]所述第二開關(guān)元件M2的第二端與第三開關(guān)元件M3的控制端相連；
[0053]所述第三開關(guān)元件M3的第一端與第四開關(guān)元件M4的第二端、以及第五開關(guān)元件M5的控制端相連；
[0054]所述第四開關(guān)元件M4的第一端與其控制端相連；
[0055]所述第五開關(guān)元件M5的第一端與電容的第二端、以及第六開關(guān)元件M6的第二端相連，并與所述第二輸出端OUTPUT和所述輸出模塊相連。
[0056]具有該結(jié)構(gòu)的觸發(fā)模塊可以直接輸出與輸入信號同相、且比輸入信號延遲半個時鐘周期的觸發(fā)信號，而且只使用了六個開關(guān)元件和一個電容，并能與顯示面板制作工藝相適應(yīng)。該觸發(fā)模塊的具體的電路時序?qū)⒃谙挛闹薪榻B。
[0057]對應(yīng)地，優(yōu)選在所述第三開關(guān)元件M3的第二端接高電平的工作電壓VGH，在所述第四開關(guān)元件M4的控制端和第一端接低電平的工作電壓VGL，以保證整體電路的一致性。
[0058]與電路設(shè)計中的常用習(xí)慣一致，優(yōu)選使這里的時鐘信號包括第一時鐘信號CLKl和第二時鐘信號CLK2，兩者一般為時刻反相、頻率固定的高低電平交替出現(xiàn)的方波脈沖信號。對應(yīng)的，將所述第一時鐘信號CLKl接于所述第一開關(guān)元件Ml的控制端，將所述第二時鐘信號CLK2接于所述第二開關(guān)元件M2的控制端和所述第六開關(guān)元件M6的第一端。
[0059]以上即為優(yōu)選觸發(fā)模塊的電路結(jié)構(gòu)，下面繼續(xù)介紹一種可以和該觸發(fā)模塊配合使用的優(yōu)選輸出模塊。
[0060]參見圖2，該輸出模塊包括四個開關(guān)元件M7至M10，其中:
[0061]第七開關(guān)元件M7的第一端與所述觸發(fā)模塊相連，其第二端與第八開關(guān)元件M8的控制端相連；
[0062]所述第八開關(guān)元件M8的第一端與第十開關(guān)元件MlO的第一端相連，并與所述第一輸出端STV2相連；
[0063]所述第十開關(guān)元件MlO的控制端與第九開關(guān)元件M9的第二端相連；
[0064]所述第九開關(guān)元件M9的控制端與第一端相連，并與所述第十開關(guān)元件MlO的第二端相連。
[0065]具有該結(jié)構(gòu)的輸出模塊可以直接輸出與輸入信號反相、且比輸入信號延遲半個時鐘周期的輸出信號，而且只使用了四個開關(guān)元件，并能與顯示面板制作工藝相適應(yīng)。該輸出模塊的具體的電路時序?qū)⒃谙挛闹薪榻B。
[0066]對應(yīng)地，優(yōu)選在所述第八開關(guān)元件M8的第二端接高電平的工作電壓VGH，在所述第九開關(guān)元件M9的控制端和第一端接低電平的工作電壓VGL，以保證整體電路的一致性，與上述特征對應(yīng)，這里的工作電壓VGH和VGL就是由直流電源所提供的，以消除交流脈沖信號對輸出的影響。
[0067]整體電路結(jié)構(gòu)中，第一時鐘信號CLKl接于所述第一開關(guān)元件Ml的控制端，所述第二時鐘信號CLK2接于所述第二開關(guān)元件M2的控制端、所述第六開關(guān)元件M6的第一端、以及所述第七開關(guān)元件M7的控制端。當中只有M7是屬于輸出模塊這一部分的，可見時鐘信號并未直接接于輸出模塊中的輸出信號通路中，而使通過M7的控制端與整體的輸出信號通路隔開，因此輸出信號不會受到時鐘交流脈沖信號的影響。
[0068]優(yōu)選地，采用P溝道型薄膜晶體管(Thin Film Transistor, TFT)作為所述開關(guān)元件，其控制端即為TFT的柵極，第一端即TFT的源極，第二端即TFT的漏極。當然也可以選用N溝道型的薄膜晶體管，此時制端即為TFT的柵極，第一端即TFT的漏極，第二端即TFT的源極。
[0069]對于上述電路應(yīng)用到TFT顯示領(lǐng)域的情形(多個移位寄存器級聯(lián)，并將第一輸出端STV2用于本行的輸出，將第二輸出端OUTPUT用于下一行和本行輸出的觸發(fā))，其整體的工作時序圖如圖3所示(STV對應(yīng)于上述輸入信號、STV2對應(yīng)于上述觸發(fā)信號、OUTPUT對應(yīng)于上述輸出信號)，其具體包括四個階段，分別以1、2、3、4對應(yīng)表示第一階段至第四階段。
[0070]1、第一階段:STV和CLKl開啟，STV信號通過晶體管Ml輸入到晶體管M6的柵極，并且通過電容Cst進行電位保持，同時STV信號使晶體管M6開啟，將CLK2的關(guān)閉信號(高壓信號)通過晶體管M6傳輸?shù)絊TV2線上。此時由晶體管M3和M4構(gòu)成的反相器中，由于晶體管M3關(guān)閉，反相器輸出由晶體管M4控制的開啟電位(低壓信號)，使晶體管M5開啟，將VGH的高壓信號也輸出給STV2的線上。同時由CLK2控制的晶體管M7處于關(guān)閉狀態(tài)，使得由晶體管M8，M9，MlO構(gòu)成的反相器結(jié)構(gòu)中的M8處于關(guān)閉狀態(tài)，反相器輸出由M9和MlO控制的VGL低壓信號，該信號傳輸給本級OUTPUT。
[0071]2、第二階段:CLKl變成高壓關(guān)斷信號，CLK2變成低壓開啟信號。由于晶體管M6的柵極上低壓信號通過電容Cst進行保持，將晶體管M6開啟，使CLK2的低壓信號通過晶體管M6傳輸?shù)絊TV2線。同時由CLK2控制的晶體管M2也開啟，將M6柵極低壓信號通過M2傳輸?shù)骄w管M3的柵極，使晶體管M3開啟，此時由M3和M4構(gòu)成的反相器邊輸出VGH信號，該信號通過M3傳輸?shù)組5的柵極，使M5處于關(guān)閉狀態(tài)。這樣一級結(jié)構(gòu)便輸出低壓開啟信號，該信號一方面是下行移位寄存器的開啟信號，同時也是本行二級結(jié)構(gòu)的出發(fā)信號。當CLK2的低壓信號傳輸?shù)絊TV2時，由CLK2控制的M7開啟，將低壓信號傳輸?shù)組8的柵極，此時由M8，M9，MlO構(gòu)成的反相器便輸出由M8控制的VGH高壓信號。
[0072]3、第三階段:CLK1變成低壓開始信號，STV此時為高壓關(guān)斷信號。由CLKl控制的Ml開啟，將高壓STV信號傳輸?shù)組6的柵極端，并且通過電容Cst進行保持。使得M6處于關(guān)斷狀態(tài)。此時由M3，M4，構(gòu)成的反相器輸出VGL信號，該信號使M5開啟，將VGH信號傳輸給STV2線上。此時由M8，M9，MlO構(gòu)成的反相器輸出VGL信號，該信號傳輸?shù)絆UTPUT上。
[0073]4、第四階段:CLK2變成開啟信號，同樣使得由M3和M4構(gòu)成的反相器輸出VGL給M5柵極，使VGH信號通過M5傳輸給STV2線上。由M8，M9，MlO構(gòu)成的反相器依舊輸出VGL的低壓信號。后續(xù)的CLK1，CLK2時均是在重復(fù)第三和第四階段動作，這樣一級輸出保持為VGH高壓信號，二級輸出保持為VGL的低壓信號。
[0074]可見，上述電路可以實現(xiàn)移位寄存器的移位輸出功能，具體應(yīng)用到這里的柵極驅(qū)動電路中，可以使觸發(fā)和輸出相互分離，而且由于提供本行柵線信號的第一輸出端是使用直流電源提供工作電壓的，所以其輸出不會受到交流脈沖信號波動的影響，輸出信號會更加穩(wěn)定，從而顯示像素也會更加穩(wěn)定。
[0075]當然，上述電路僅作為示例，其移位寄存器的使用環(huán)境、使用方式、具體觸發(fā)模塊的結(jié)構(gòu)以及輸出模塊的結(jié)構(gòu)都可以依照本發(fā)明實施例進行調(diào)整，其顯然沒有脫離本發(fā)明實施例技術(shù)方案的精神和范圍。
[0076]實施例2
[0077]基于同樣的發(fā)明思路，本發(fā)明實施例提供了一種陣列基板，該陣列基板包括實施例I中所述的任意一種移位寄存器。具體而言，其可以將移位寄存器應(yīng)用在陣列基板的柵線驅(qū)動電路中，以多個級聯(lián)的移位寄存器向像素單元提供柵線驅(qū)動信號。在此情境下，每級移位寄存器的輸入端接上一級移位寄存器的第二輸出端或柵線驅(qū)動信號，每級移位寄存器的第一輸出端接本行的柵線驅(qū)動信號輸出。
[0078]如有益效果中所述，由于提供本行柵線信號的第一輸出端是使用直流電源提供工作電壓的，所以其輸出不會受到交流脈沖信號波動的影響，輸出信號會更加穩(wěn)定，從而顯示像素也會更加穩(wěn)定。
[0079]當然，基于同樣的思路也可以在陣列基板的其他部分使用該移位寄存器，而且移位寄存器的使用方式也不僅限于同樣的移位寄存器級聯(lián)，也可以與其他電路結(jié)構(gòu)進行替換或是組合，其顯然并不脫離本發(fā)明實施例技術(shù)方案的精神和范圍。
[0080]實施例3
[0081]基于相同的發(fā)明構(gòu)思，本發(fā)明實施例提出了一種顯示裝置，該顯示裝置包括實施例2中所述的任意一種陣列基板，該顯示裝置可以為:液晶面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0082]由于本發(fā)明實施例提供的顯示裝置與實施例2所提供的任意一種陣列基板具有相同的技術(shù)特征，所以也能解決同樣的技術(shù)問題，產(chǎn)生相同的技術(shù)效果。
[0083]綜上所述，本發(fā)明提供一種移位寄存器、陣列基板及顯示裝置，通過將移位寄存器中觸發(fā)和輸出相互分離，并以直流電源作為工作電壓，使其不會受到交流脈沖信號波動的影響，從而可以提高輸出信號及顯示像素的穩(wěn)定性。
[0084]需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0085]以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種移位寄存器，其特征在于，該移位寄存器包括觸發(fā)模塊、輸出模塊、輸入端、第一輸出端和第二輸出端，其中: 所述觸發(fā)模塊用于在時鐘信號作用下根據(jù)來自輸入端的輸入信號向所述第二輸出端和輸出模塊輸出與所述輸入信號同相、且比所述輸入信號延遲半個時鐘周期的觸發(fā)信號；所述輸出模塊用于在時鐘信號作用下在所述觸發(fā)信號的觸發(fā)下向所述第一輸出端輸出與所述輸入信號反相、且比所述輸入信號延遲半個時鐘周期的輸出信號； 所述第一輸出端所輸出信號的工作電壓由直流電源提供。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述觸發(fā)模塊包括六個開關(guān)元件和一個電容，其中: 第一開關(guān)元件的第二端與所述輸入端相連，其第一端與第二開關(guān)元件的第一端、電容的第一端、以及第六開關(guān)元件的控制端相連； 所述第二開關(guān)元件的第二端與第三開關(guān)元件的控制端相連； 所述第三開關(guān)元件的第一端與第四開關(guān)元件的第二端、以及第五開關(guān)元件的控制端相連； 所述第四開關(guān)元件的第一端與其控制端相連； 所述第五開關(guān)元件的第一端與電容的第二端、以及第六開關(guān)元件的第二端相連，并與所述第二輸出端和所述輸出模塊相連。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述第三開關(guān)元件的第二端接高電平的工作電壓，所述第四開關(guān)元件的控制端和第一端接低電平的工作電壓。
4.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述時鐘信號包括第一時鐘信號和第二時鐘信號，所述第一時鐘信號接于所述第一開關(guān)元件的控制端，所述第二時鐘信號接于所述第二開關(guān)元件的控制端和所述第六開關(guān)元件的第一端。
5.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述輸出模塊包括四個開關(guān)元件:第七至第十開關(guān)元件，其中: 第七開關(guān)元件的第一端與所述觸發(fā)模塊相連，其第二端與第八開關(guān)元件的控制端相連； 所述第八開關(guān)元件的第一端與第十開關(guān)元件的第一端相連，并與所述第一輸出端相連； 所述第十開關(guān)元件的控制端與第九開關(guān)元件的第二端相連； 所述第九開關(guān)元件的控制端與第一端相連，并與所述第十開關(guān)元件的第二端相連。
6.根據(jù)權(quán)利要求5所述的移位寄存器，其特征在于，所述第八開關(guān)元件的第二端接高電平的工作電壓，所述第九開關(guān)元件的控制端和第一端接低電平的工作電壓。
7.根據(jù)權(quán)利要求5所述的移位寄存器，其特征在于，所述時鐘信號包括第一時鐘信號和第二時鐘信號，所述第二時鐘信號接于所述第七開關(guān)元件的控制端。
8.根據(jù)權(quán)利要求1至7中任意一項所述的移位寄存器，其特征在于，所述開關(guān)元件為P溝道型薄膜晶體管。
9.一種陣列基板，其特征在于，所述陣列基板包括如權(quán)利要求1至8中任意一項所述的移位寄存器。
10.一種顯示裝置，其特征在于，所述顯示裝置包括如權(quán)利要求9所述的陣列基板。
【文檔編號】G11C19/28GK104299554SQ201410418847
【公開日】2015年1月21日 申請日期:2014年8月22日 優(yōu)先權(quán)日:2014年8月22日
【發(fā)明者】馬占潔 申請人:京東方科技集團股份有限公司