非揮發(fā)性存儲(chǔ)器及其校調(diào)方法
【專利摘要】本發(fā)明提供了一種非揮發(fā)性存儲(chǔ)器及其校調(diào)方法，包括：配置信息存儲(chǔ)單元、控制邏輯單元、測(cè)試模式控制模塊和檢測(cè)電路，在傳統(tǒng)的非揮發(fā)性存儲(chǔ)器的電路中加入了檢測(cè)電路，當(dāng)非揮發(fā)性存儲(chǔ)器上電后，檢測(cè)電路開始工作，實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，然后再根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，由于測(cè)試電路不需要連接外部設(shè)備輸入外部指令，即可實(shí)時(shí)生成校調(diào)信息，從而實(shí)現(xiàn)了非揮發(fā)性存儲(chǔ)器的自動(dòng)校調(diào)，大大節(jié)約了測(cè)試時(shí)間，降低了測(cè)試成本。
【專利說明】非揮發(fā)性存儲(chǔ)器及其校調(diào)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種非揮發(fā)性存儲(chǔ)器及其校調(diào)方法，屬于半導(dǎo)體存儲(chǔ)器領(lǐng)域。
【背景技術(shù)】
[0002]非揮發(fā)性存儲(chǔ)器由于受工藝角和工作環(huán)境的溫度變化等因素的影響，其性能會(huì)產(chǎn)生一定量的偏移，即非揮發(fā)性存儲(chǔ)器電路中的電壓、電流等會(huì)發(fā)生變化，因此，需要對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，才能使非揮發(fā)性存儲(chǔ)器達(dá)到初始設(shè)計(jì)指標(biāo)要求。
[0003]傳統(tǒng)的非揮發(fā)性存儲(chǔ)器電路結(jié)構(gòu)如圖1所示，主要包括:存儲(chǔ)陣列(Cell Array),配置信息存儲(chǔ)單元(NVR)、行譯碼電路(X decoder)、列譯碼電路(Y decoder)、控制邏輯(Control Logic)、輸入輸出緩沖器(10 Buffer)、靈敏放大器(SA)、地址緩沖器(AddressBuffer)、測(cè)試模式控制模塊(Test Mode)、電壓電流外部接口(V/I Monitor)等。
[0004]傳統(tǒng)的非揮發(fā)性存儲(chǔ)器在進(jìn)行校調(diào)時(shí)，必須通過與電壓電流外部接口連接的外部設(shè)備輸入指令，使非揮發(fā)性存儲(chǔ)器進(jìn)入測(cè)試模式并獲得校調(diào)信息，然后再根據(jù)獲得的校調(diào)信息進(jìn)行校調(diào)。這種校調(diào)方法需要不斷從外部輸入指令，測(cè)試時(shí)間長(zhǎng)，測(cè)試設(shè)備和人工成本相對(duì)較高。

【發(fā)明內(nèi)容】

[0005]為解決上述技術(shù)問題，本發(fā)明提供一種非揮發(fā)性存儲(chǔ)器及其校調(diào)方法，在傳統(tǒng)的非揮發(fā)性存儲(chǔ)器的電路中加入檢測(cè)電路，通過檢測(cè)電路實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，然后再根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，從而實(shí)現(xiàn)了非揮發(fā)性存儲(chǔ)器的自動(dòng)校調(diào)，技術(shù)方案如下:
[0006]一種非揮發(fā)性存儲(chǔ)器，包括:配置信息存儲(chǔ)單元、控制邏輯單元、測(cè)試模式控制模塊和檢測(cè)電路，其中:
[0007]所述檢測(cè)電路與所述控制邏輯單元相連，用于實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，并將所述校調(diào)信息輸出至控制邏輯單元；
[0008]所述控制邏輯單元，用于將所述校調(diào)信息與標(biāo)準(zhǔn)參考信息進(jìn)行比較，當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，其中，所述標(biāo)準(zhǔn)參考信息為所述非揮發(fā)性存儲(chǔ)器的初始狀態(tài)信息；
[0009]測(cè)試模式控制模塊，用于控制所述控制邏輯單元將所述校調(diào)信息存儲(chǔ)于所述配置信息存儲(chǔ)單元。
[0010]優(yōu)選的，所述工作狀態(tài)信息為非揮發(fā)性存儲(chǔ)器工作時(shí)的工藝角和溫度狀態(tài)信息。
[0011]優(yōu)選的，所述控制邏輯單元，進(jìn)一步用于當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，產(chǎn)生控制信號(hào)，所述控制信號(hào)用于激活所述測(cè)試模式控制模塊。
[0012]優(yōu)選的，所述校調(diào)信息是對(duì)非揮發(fā)性存儲(chǔ)器整個(gè)電路中的電流、電壓、電容容值或MOS管數(shù)量進(jìn)行校調(diào)的信息。[0013]優(yōu)選的，所述測(cè)試電路包括:第一電流源、第二電流源、第一PMOS管、第一NMOS管、電壓-電流轉(zhuǎn)換器、電流比較器、鎖存器組和校調(diào)信息編碼器，其中:
[0014]所述第一電流源的輸入端與電源相連，所述第一電流源的輸出端與所述第一 PMOS管的源極相連，所述第一 PMOS管的漏極與接地端相連，所述第一 PMOS管的柵極和漏極相接；
[0015]所述第二電流源的輸入端與電源相連，所述第二電流源的輸出端與所述第一 NMOS管的漏極相連，所述第一 NMOS管的源極與接地端相連，所述第一 NMOS管的漏極和柵極相接；
[0016]所述第一 PMOS管的源極與所述電壓-電流轉(zhuǎn)換器的輸入端相連，用于將所述第一PMOS管源極的電壓轉(zhuǎn)換為第一電流；
[0017]所述電流比較器的第一輸入端與所述電壓-電流轉(zhuǎn)換器的輸出端相連，所述電流比較器的第二輸入端與所述第一 NMOS管的柵極相連，所述電流比較器用于將所述第一電流比例鏡像得到η個(gè)第一鏡像電流，以及將所述第一 NMOS管中的電流比例鏡像得到的η個(gè)第二鏡像電流，并將所述η個(gè)第一鏡像電流分別與對(duì)應(yīng)的所述η個(gè)第二鏡像電流進(jìn)行比較，得到η個(gè)比較結(jié)果，其中，η為大于2的正整數(shù)；
[0018]所述鎖存器組的輸入端與所述電流比較器的η個(gè)輸出端相連，用于鎖存所述電流比較器輸出的η個(gè)比較結(jié)果；
[0019]所述校調(diào)信息編碼器的輸入端與所述鎖存器組的輸出端相連，所述校調(diào)信息編碼器用于將所述η個(gè)比較結(jié)果進(jìn)行編碼生成數(shù)字校調(diào)信息，并提供給所述控制邏輯單元。
[0020]優(yōu)選的，所述電壓-電流轉(zhuǎn)換器包括:第二 NMOS管和第二 PMOS管，其中:
[0021]所述第二 NMOS管的柵極為所述電壓-電流轉(zhuǎn)換器的輸入端，所述第二 NMOS管的源極接地，所述第二 NMOS管漏極與所述第二 PMOS管的漏極相連,所述第二 PMOS管的漏極與柵極相接，所述第二 PMOS管的柵極為所述電壓-電流轉(zhuǎn)換器的輸出端。
[0022]優(yōu)選的，所述電流比較器包括:η個(gè)PMOS管和η個(gè)NMOS管，且η為大于2的整數(shù)，其中:
[0023]η個(gè)PMOS管的源極均與直流電源相連，η個(gè)PMOS管的柵極相連作為電流比較器的第一輸入端，η個(gè)NMOS管的源極均與接地端相連，η個(gè)NMOS管的柵極相連作為電流比較器的第二輸入端；
[0024]η個(gè)PMOS管的漏極分別與η個(gè)NMOS管中對(duì)應(yīng)的NMOS管的漏極相連作為所述電流比較器的輸出端。
[0025]一種校調(diào)方法，應(yīng)用于非揮發(fā)性存儲(chǔ)器，包括:
[0026]檢測(cè)所述非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并依據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息；
[0027]比較所述校調(diào)信息和標(biāo)準(zhǔn)參考信息，當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，將所述校調(diào)信息存儲(chǔ)于配置信息存儲(chǔ)單元；
[0028]根據(jù)所述校調(diào)信息對(duì)所述非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。
[0029]優(yōu)選的，還包括:
[0030]讀取所述配置信息存儲(chǔ)單元中的校調(diào)信息，根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。[0031]由以上本發(fā)明提供的技術(shù)方案可知，本發(fā)明提供的非揮發(fā)性存儲(chǔ)器及其校調(diào)方法，在傳統(tǒng)的非揮發(fā)性存儲(chǔ)器的電路中加入了檢測(cè)電路，當(dāng)非揮發(fā)性存儲(chǔ)器上電后，檢測(cè)電路開始工作，實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，然后再根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，由于測(cè)試電路不需要連接外部設(shè)備輸入外部指令，即可實(shí)時(shí)生成校調(diào)信息，從而實(shí)現(xiàn)了非揮發(fā)性存儲(chǔ)器的自動(dòng)校調(diào)，大大節(jié)約了測(cè)試時(shí)間，降低了測(cè)試成本。
【專利附圖】

【附圖說明】
[0032]為了更清楚地說明本申請(qǐng)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請(qǐng)中記載的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0033]圖1是傳統(tǒng)的非揮發(fā)性存儲(chǔ)器的電路結(jié)構(gòu)圖；
[0034]圖2是本發(fā)明實(shí)施例公開的非揮發(fā)性存儲(chǔ)器的電路結(jié)構(gòu)圖；
[0035]圖3是本發(fā)明實(shí)施例公開的檢測(cè)電路的結(jié)構(gòu)圖；
[0036]圖4是本發(fā)明實(shí)施例公開的校調(diào)方法的流程圖。
【具體實(shí)施方式】
[0037]為了使本【技術(shù)領(lǐng)域】的人員更好地理解本申請(qǐng)中的技術(shù)方案，下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾?qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本申請(qǐng)保護(hù)的范圍。
[0038]本發(fā)明實(shí)施例公開了一種非揮發(fā)性存儲(chǔ)器，其電路結(jié)構(gòu)如圖2所示，包括:配置信息存儲(chǔ)單元201、控制邏輯單元202、測(cè)試模式控制模塊203和測(cè)試電路204，與傳統(tǒng)的非揮發(fā)性存儲(chǔ)器相比，其在電路中加入了測(cè)試電路204，并且測(cè)試電路204與控制邏輯單元202相連。
[0039]所述測(cè)試電路204，用于實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，并將所述校調(diào)信息輸出至控制邏輯單元202。
[0040]其中，工作狀態(tài)信息為非揮發(fā)性存儲(chǔ)器工作時(shí)的工藝角和溫度狀態(tài)信息，校調(diào)信息與工藝角和溫度狀態(tài)信息對(duì)應(yīng)關(guān)系的建立，是通過設(shè)計(jì)合理的PMOS管Pl-Pn和NMOS管Nl-Nn的寬長(zhǎng)比，使得在不同的工藝角和工作溫度下的校調(diào)信息不同。
[0041]控制邏輯單元202，用于將校調(diào)信息與標(biāo)準(zhǔn)參考信息進(jìn)行比較，當(dāng)校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，根據(jù)校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，其中，標(biāo)準(zhǔn)參考信息對(duì)應(yīng)的是非揮發(fā)性存儲(chǔ)器的初始狀態(tài)信息。
[0042]控制邏輯單元202是根據(jù)存儲(chǔ)于控制邏輯單元內(nèi)部寄存器中的校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。
[0043]寄存器中的校調(diào)信息并不是長(zhǎng)期存儲(chǔ)的，斷電后寄存器中的校調(diào)信息可能消失，因此，需要將校調(diào)信息存儲(chǔ)于非揮發(fā)性存儲(chǔ)器的配置信息存儲(chǔ)單元201中，這是因?yàn)閿嚯姾笈渲眯畔⒋鎯?chǔ)單元201中的信息不會(huì)丟失。當(dāng)非揮發(fā)性存儲(chǔ)器再次上電后，非揮發(fā)性存儲(chǔ)器所在系統(tǒng)中的處理器，可以從所述配置信息存儲(chǔ)單元201中讀取校調(diào)信息，并根據(jù)校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。
[0044]測(cè)試模式控制模塊203，當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，控制邏輯單元202產(chǎn)生控制信號(hào)激活測(cè)試模式控制模塊203，使非揮發(fā)性存儲(chǔ)器進(jìn)入測(cè)試模式，并控制所述控制邏輯單元202將校調(diào)信息存儲(chǔ)于配置信息存儲(chǔ)單元201中，存儲(chǔ)完成后，測(cè)試模式控制模塊203關(guān)閉，非揮發(fā)性存儲(chǔ)器退出測(cè)試模式。
[0045]當(dāng)然，在其他實(shí)施例中，測(cè)試模式控制模塊203還有其他功能，在此不再贅述。
[0046]本發(fā)明公開的任一實(shí)施例中所述的對(duì)非揮發(fā)性存儲(chǔ)器的校調(diào)，均是對(duì)非揮發(fā)性存儲(chǔ)器整個(gè)電路中的電流、電壓、電阻值、電容容值或MOS管的數(shù)量進(jìn)行校調(diào)。
[0047]上述實(shí)施例中的檢測(cè)電路的電路結(jié)構(gòu)如圖3所示，主要包括:第一電流源301、第二電流源302、第一 PMOS管Pt、第一 NMOS管Nt、電壓-電流轉(zhuǎn)換器303、電流比較器304、鎖存器組305和校調(diào)信息編碼器306。
[0048]第一電流源301的輸入端與直流電源相連，第一電流源301的輸出端與第一 PMOS管Pt的源極相連，第一 PMOS管Pt的漏極與接地端相連，第一 PMOS管Pt的柵極和漏極相接。
[0049]第二電流源302的輸入端與電源相連，第二電流源302的輸出端與第一 NMOS管Nt的漏極相連，第一 NMOS管Nt的源極與接地端相連，第一 NMOS管Nt的漏極和柵極相接。
[0050]具體的，第一電流源301和第二電流源302產(chǎn)生的電流相同均為It。第一 PMOS管Pt與第一 NMOS管Nt的寬長(zhǎng)比·相同，所述寬長(zhǎng)比為MOS器件的溝道寬度與溝道長(zhǎng)度之比。
[0051]當(dāng)非揮發(fā)性存儲(chǔ)器上電時(shí)，所述第一電流源301的輸出電流It流經(jīng)以二極管方式連接的所述第一 PMOS管Pt的源極，所述第二電流源302的輸出電流It流經(jīng)以二極管方式連接的所述第一 NMOS管Nt的漏極。
[0052]電壓-電流轉(zhuǎn)換器303包括:第二 PMOS管PO、第二 NMOS管NO，其中，第二 NMOS管PO的柵極為電壓-電流轉(zhuǎn)換器303的輸入端連接所述第一 PMOS管Pt的源極，第二 NMOS管NO的源極接地，第二 NMOS管NO的漏極與第二 PMOS管PO的漏極相連，第二 PMOS管PO的漏極與柵極相接，第二 PMOS管PO的柵極為電壓-電流轉(zhuǎn)換器303的輸出端。電壓-電流轉(zhuǎn)換器303用于將所述第一 PMOS管源極的電壓轉(zhuǎn)換為第一電流IpO。
[0053]電流比較器304包括:n個(gè)PMOS管Pl、P2…Ρη，η個(gè)NMOS管N1、Ν2…Νη，且η為大于2的整數(shù)。
[0054]η個(gè)PMOS管的源極均與直流電源相連，η個(gè)PMOS管的柵極相連作為電流比較器304的第一輸入端,與電壓-電流轉(zhuǎn)換器303的輸出端相連。
[0055]η個(gè)NMOS管的源極與接地端相連，η個(gè)NMOS管的柵極相連作為電流比較器304的第二輸入端，與所述第一 NMOS管Nt的柵極相連。
[0056]η個(gè)PMOS管的漏極分別與η個(gè)NMOS管的漏極相連，η個(gè)PMOS管的與η個(gè)NMOS管的公共連接點(diǎn)為電流比較器的輸出端。
[0057]具體的，Pl的漏極與NI的漏極相連，Ρ2的漏極與Ν2的漏極相連，依次類推，Pn的漏極與Nn的漏極相連。
[0058]電流比較器304用于將第一電流IpO比例鏡像得到η個(gè)第一鏡像電流Ipl~Ιρη，其中，Ipl=kl X IpO、…Ipn=knXIpO。
[0059]電流比較器304，還用于將第一 NMOS管Nt中的電流InO比例鏡像得到η個(gè)第二鏡像電流Inl~Inn,其中，InO與第二電流源302中的電流It相同，Inl=Ml X InO、Ιη2=Μ2ΧΙηΟ，依次類推，Inn=MnX InO，而且，比例系數(shù)Ml由Pl和NI的寬長(zhǎng)比決定，M2由Ρ2和Ν2的寬長(zhǎng)比決定，依次類推Mn由Pn和Nn的寬長(zhǎng)比決定。
[0060]電流比較器304還用于將所述η個(gè)第一鏡像電流分別與對(duì)應(yīng)的所述η個(gè)第二鏡像電流進(jìn)行比較，即Ipl與Inl、Ip2與In2...Ipn與Inn進(jìn)行比較,得到η個(gè)比較結(jié)果。
[0061]鎖存器組305的輸入端分別與電流比較器304的η個(gè)輸出端相連，用于鎖存電流比較器304輸出的η個(gè)比較結(jié)果。
[0062]校調(diào)信息編碼器306的輸入端與鎖存器組305的輸出端相連，用于將所述η個(gè)比較結(jié)果進(jìn)行編碼生成數(shù)字校調(diào)信息，并提供給所述控制邏輯單元202。
[0063]本發(fā)明實(shí)施例提供的非揮發(fā)性存儲(chǔ)器，在傳統(tǒng)的非揮發(fā)性存儲(chǔ)器的電路中加入檢測(cè)電路，當(dāng)非揮發(fā)性存儲(chǔ)器上電后，檢測(cè)電路開始工作，實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，然后再根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，由于測(cè)試電路不需要連接外部設(shè)備輸入外部指令，即可實(shí)時(shí)生成校調(diào)信息，從而實(shí)現(xiàn)了非揮發(fā)性存儲(chǔ)器的自動(dòng)校調(diào)，大大減少了測(cè)試時(shí)間，降低了測(cè)試成本。
[0064]本發(fā)明實(shí)施例還公開了一種校調(diào)的方法，應(yīng)用上述實(shí)施例中的非揮發(fā)性存儲(chǔ)器，該方法的流程圖如圖4所示，包括以下步驟:
[0065]步驟401:檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息。
[0066]當(dāng)非揮發(fā)性存儲(chǔ)器上電`后，檢測(cè)電路開始工作，不斷檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，其中，所述工作狀態(tài)信息為非揮發(fā)性存儲(chǔ)器工作時(shí)的工藝角和溫度狀態(tài)信息。
[0067]步驟402:比較所述校調(diào)信息和標(biāo)準(zhǔn)參考信息，當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，將所述校調(diào)信息存儲(chǔ)于配置信息單元。
[0068]其中，標(biāo)準(zhǔn)參考信息對(duì)應(yīng)于所述非揮發(fā)性存儲(chǔ)器的初始狀態(tài)信息。當(dāng)校調(diào)信息輸出至控制邏輯單元后，控制邏輯單元會(huì)將校調(diào)信息和標(biāo)準(zhǔn)參考信息進(jìn)行比較，當(dāng)校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí),將校調(diào)信息存儲(chǔ)于配置信息存儲(chǔ)單元。
[0069]步驟403:根據(jù)所述校調(diào)信息對(duì)所述非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。
[0070]當(dāng)校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，控制邏輯單元可以實(shí)時(shí)根據(jù)所述校調(diào)信息對(duì)所述非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。斷電后，存儲(chǔ)于配置信息存儲(chǔ)單元中的校調(diào)信息不會(huì)消失，再次上電后，控制邏輯單元或非揮發(fā)性存儲(chǔ)器所在系統(tǒng)中的處理器可以讀取配置信息存儲(chǔ)單元中的校調(diào)信息，并根據(jù)所述校調(diào)信息再次進(jìn)行校調(diào)。
[0071]本實(shí)施例公開的校調(diào)方法，能夠?qū)崟r(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，然后再根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，實(shí)現(xiàn)了非揮發(fā)性存儲(chǔ)器的自動(dòng)校調(diào)，大大節(jié)約了測(cè)試時(shí)間，降低了測(cè)試成本。
[0072]以上所述僅是本申請(qǐng)的【具體實(shí)施方式】，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本申請(qǐng)?jiān)淼那疤嵯?，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本申請(qǐng)的保護(hù)范圍。
【權(quán)利要求】
1.一種非揮發(fā)性存儲(chǔ)器，其特征在于，包括:配置信息存儲(chǔ)單元、控制邏輯單元、測(cè)試模式控制模塊和檢測(cè)電路，其中: 所述檢測(cè)電路與所述控制邏輯單元相連，用于實(shí)時(shí)檢測(cè)非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，根據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息，并將所述校調(diào)信息輸出至控制邏輯單元; 所述控制邏輯單元，用于將所述校調(diào)信息與標(biāo)準(zhǔn)參考信息進(jìn)行比較，當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)，其中，所述標(biāo)準(zhǔn)參考信息為所述非揮發(fā)性存儲(chǔ)器的初始狀態(tài)信息； 測(cè)試模式控制模塊，用于控制所述控制邏輯單元將所述校調(diào)信息存儲(chǔ)于所述配置信息存儲(chǔ)單元。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)器，其特征在于，所述工作狀態(tài)信息為非揮發(fā)性存儲(chǔ)器工作時(shí)的工藝角和溫度狀態(tài)信息。
3.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)器，其特征在于，所述控制邏輯單元，進(jìn)一步用于當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，產(chǎn)生控制信號(hào)，所述控制信號(hào)用于激活所述測(cè)試模式控制模塊。
4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的非揮發(fā)性存儲(chǔ)器，其特征在于，所述校調(diào)信息是對(duì)非揮發(fā)性存儲(chǔ)器整個(gè)電路中的電流、電壓、電容容值或MOS管數(shù)量進(jìn)行校調(diào)的信息。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)器，其特征在于，所述測(cè)試電路包括:第一電流源、第二電流源、第一 PMOS管、第一 NMOS管、電壓-電流轉(zhuǎn)換器、電流比較器、鎖存器組和校調(diào)信息編碼器，其中: 所述第一電流源的輸入端與·電源相連，所述第一電流源的輸出端與所述第一 PMOS管的源極相連，所述第一 PMOS管的漏極與接地端相連，所述第一 PMOS管的柵極和漏極相接； 所述第二電流源的輸入端與電源相連，所述第二電流源的輸出端與所述第一 NMOS管的漏極相連，所述第一 NMOS管的源極與接地端相連，所述第一 NMOS管的漏極和柵極相接； 所述第一 PMOS管的源極與所述電壓-電流轉(zhuǎn)換器的輸入端相連，用于將所述第一 PMOS管源極的電壓轉(zhuǎn)換為第一電流； 所述電流比較器的第一輸入端與所述電壓-電流轉(zhuǎn)換器的輸出端相連，所述電流比較器的第二輸入端與所述第一 NMOS管的柵極相連，所述電流比較器用于將所述第一電流比例鏡像得到η個(gè)第一鏡像電流，以及將所述第一 NMOS管中的電流比例鏡像得到的η個(gè)第二鏡像電流，并將所述η個(gè)第一鏡像電流分別與對(duì)應(yīng)的所述η個(gè)第二鏡像電流進(jìn)行比較，得到η個(gè)比較結(jié)果，其中，η為大于2的正整數(shù)； 所述鎖存器組的輸入端與所述電流比較器的η個(gè)輸出端相連，用于鎖存所述電流比較器輸出的η個(gè)比較結(jié)果； 所述校調(diào)信息編碼器的輸入端與所述鎖存器組的輸出端相連，所述校調(diào)信息編碼器用于將所述η個(gè)比較結(jié)果進(jìn)行編碼生成數(shù)字校調(diào)信息，并提供給所述控制邏輯單元。
6.根據(jù)權(quán)利要求5所述的非揮發(fā)性存儲(chǔ)器，其特征在于，所述電壓-電流轉(zhuǎn)換器包括:第二 NMOS管和第二 PMOS管，其中: 所述第二 NMOS管的柵極為所述電壓-電流轉(zhuǎn)換器的輸入端，所述第二 NMOS管的源極接地，所述第二 NMOS管漏極與所述第二 PMOS管的漏極相連，所述第二 PMOS管的漏極與柵極相接，所述第二 PMOS管的柵極為所述電壓-電流轉(zhuǎn)換器的輸出端。
7.根據(jù)權(quán)利要求6所述的非揮發(fā)性存儲(chǔ)器，其特征在于，所述電流比較器包括:η個(gè)PMOS管和η個(gè)NMOS管，且η為大于2的整數(shù)，其中:η個(gè)PMOS管的源極均與直流電源相連，η個(gè)PMOS管的柵極相連作為電流比較器的第一輸入端，η個(gè)NMOS管的源極均與接地端相連，η個(gè)NMOS管的柵極相連作為電流比較器的第二輸入端；η個(gè)PMOS管的漏極分別與η個(gè)NMOS管中對(duì)應(yīng)的NMOS管的漏極相連作為所述電流比較器的輸出端。
8.一種校調(diào)方法，應(yīng)用于非揮發(fā)性存儲(chǔ)器，其特征在于，該方法包括:檢測(cè)所述非揮發(fā)性存儲(chǔ)器的工作狀態(tài)信息，并依據(jù)所述工作狀態(tài)信息生成對(duì)應(yīng)的校調(diào)信息；比較所述校調(diào)信息和標(biāo)準(zhǔn)參考信息，當(dāng)所述校調(diào)信息與標(biāo)準(zhǔn)參考信息不一致時(shí)，將所述校調(diào)信息存儲(chǔ)于配置信息存儲(chǔ)單元；根據(jù)所述校調(diào)信息對(duì)所述非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)。
9.根據(jù)權(quán)利要求8所述的校調(diào)方法，其特征在于，還包括:讀取所述配置信息存儲(chǔ)單元中的校調(diào)信息，根據(jù)所述校調(diào)信息對(duì)非揮發(fā)性存儲(chǔ)器進(jìn)行校調(diào)?！?br> 【文檔編號(hào)】G11C29/56GK103594123SQ201310625597
【公開日】2014年2月19日 申請(qǐng)日期:2013年11月28日 優(yōu)先權(quán)日:2013年11月28日
【發(fā)明者】龍爽, 陳嵐, 陳巍巍, 楊詩(shī)洋 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所