專利名稱：非易失性半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本公開涉及非易失性存儲器件,具體涉及帶有能減少編程(program)時間的改進編程算法的閃速存儲器件。
背景技術(shù)：
通過認為半導(dǎo)體存儲器是數(shù)字邏輯系統(tǒng)設(shè)計的最至關(guān)重要的微電子部件，該數(shù)字邏輯系統(tǒng)設(shè)計例如計算機和從人造衛(wèi)星到消費電子產(chǎn)品的基于微處理器的應(yīng)用。因此，通過確定更高密度和更快速度的比例在包括處理增強和技術(shù)發(fā)展的半導(dǎo)體存儲器制造中的進步，幫助建立用于其它數(shù)字邏輯系列的性能標準。半導(dǎo)體存儲器件可以描述為易失性隨機存取存儲器(RAM)或者非易失性存儲器件。在RAM中，或者如在靜態(tài)隨機存取存儲器(SRAM)中那樣通過建立雙穩(wěn)態(tài)多諧振蕩器的邏輯狀態(tài)來存儲邏輯信息，或者如在動態(tài)隨機存取存儲器(DRAM)中那樣通過充電電容器來存儲邏輯信息。在任何一種情況下，只要施加電源就能存儲并讀取數(shù)據(jù)，而當斷開電源時就丟失數(shù)據(jù)；因此，它們被稱為易失性存儲器。非易失性存儲器，例如掩模只讀存儲器(MROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)和電可擦除可編程只讀存儲器(EEPROM)，即使斷開電源也能存儲數(shù)據(jù)。取決于所使用的制造技術(shù)，非易失性存儲器的數(shù)據(jù)存儲模式可以是永久性的或者是可重編程的。在計算機、航空電子、無線電通訊和消費電子工業(yè)中的各種應(yīng)用中，永久性存儲器用于存儲程序 和微碼。在需要快速、可編程的非易失性存儲的系統(tǒng)中使用的諸如非易失性SRAM(nvSRAM)的器件中，易失性和非易失性存儲器存儲模式的單片組合也是可得到的。此外，還逐漸形成了許多專用存儲器體系結(jié)構(gòu)，其包括某種附加邏輯電路以優(yōu)化其用于特定應(yīng)用任務(wù)的性能。然而，在非易失性存儲器中，MR0M、PR0M和EPROM不能由系統(tǒng)本身自由地擦除和寫入，因此對于普通用戶而言不易更新所存儲的內(nèi)容。另一方面，EEPROM能被電擦除或者寫入。EEPROM的應(yīng)用擴大到輔助存儲器或者需要連續(xù)更新的系統(tǒng)編程。具體地說，閃速電可擦除可編程存儲器(Flash EEPR0M,以下稱為閃速存儲器)具有高于傳統(tǒng)EEPROM的集成度，從而有利于應(yīng)用到大規(guī)模輔助存儲器。閃速存儲器件包括存儲單元陣列，該陳列包括若干存儲塊。各存儲塊的讀取/擦除/編程操作是單獨進行的。擦除存儲塊所需的時間是限制包括閃速存儲器件的系統(tǒng)性能的因素，也是限制閃速存儲器件自身性能的因素。為了解決此缺陷，題為“非易失性半導(dǎo)體存儲器件中的多塊擦除和校驗電路及其方法”(MULTI — BLOCK ERASE AND VERIFICATION CIRCUIT IN A NONVOLATILESEMICONDUCTOR MEMORY DEVICE AND A METHOD THEREOF)的美國專利 N0.5841721，以及題為“帶有選擇性多扇區(qū)擦除的多狀態(tài)閃速電可擦除可編程只讀存儲器系統(tǒng)”(MULTI STATEFLASH EEPROM SYSTEM WITH SELECTIVE MULT1- SECTOR ERASE)的美國專利 N0.5999446中公開了用于同時擦除多個存儲塊的技術(shù)，在本文中引作參考。在同時擦除若干個存儲塊后，執(zhí)行擦除校驗操作，以判斷該存儲塊是否已被正常擦除。針對每個同時擦除的存儲塊進行這種擦除校驗操作。就上述參考文獻而言，通過在存儲器件中存儲已擦除存儲塊的地址信息并參照所存儲的地址信息，執(zhí)行擦除校驗操作。這意謂著閃速存儲器件需要單獨的用于控制多塊擦除校驗操作的控制邏輯以及與此相關(guān)的控制信號線。據(jù)此，有關(guān)已擦除存儲塊的擦除校驗操作是限制閃速存儲器件性能和面積的因素。本發(fā)明的實施例著手解決傳統(tǒng)技術(shù)的這些及其它的缺陷。

發(fā)明內(nèi)容
本發(fā)明的一些實施例提供了一種非易失性半導(dǎo)體存儲器件及其擦除方法，其能夠改進多塊擦除方法中的擦除校驗操作。本發(fā)明的一些實施例提供了一種非易失性半導(dǎo)體存儲器件及其擦除方法，其能夠改變多塊擦除方法中的擦除時間。本發(fā)明的一些實施例提供了一種非易失性半導(dǎo)體存儲器件，其能夠暫時中止多塊擦除操作并執(zhí)行讀/寫操作。具體地，根據(jù)本發(fā)明一方面，提供一種非易失性半導(dǎo)體存儲器件，包括:一組M個存儲塊；塊譯碼器，每個塊譯碼器與所述該組M個存儲塊之一對應(yīng)，每個塊譯碼器包括用于存儲對應(yīng)的塊地址的寄存器；擦除控制器，被配置為控制同時擦除所述該組M個存儲塊中的一子組N個存儲塊的多塊擦除操作,擦除控制器還被配置為在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令并響應(yīng) 于N個外部提供的塊地址之一，控制對于所述該子組N個存儲塊的每個的擦除校驗操作，其中N大于I并小于或等于M (1〈N < M)，擦除控制器還被配置為在多塊擦除操作期間控制塊譯碼器，使得在與所述該子組N個存儲塊對應(yīng)的塊譯碼器中存儲塊地址，擦除控制器還被配置為當接收到第一多塊選擇命令時初始化與所述該子組N個存儲塊對應(yīng)的每個塊譯碼器的寄存器。根據(jù)本發(fā)明另一方面，提供一種非易失性半導(dǎo)體存儲器件，包括:一組M個存儲塊；擦除控制器，被配置為控制從該組M個存儲塊中同時擦除一子組N個存儲塊的多塊擦除操作，N大于I并小于或等于M (1〈N彡M)，擦除控制器被配置為響應(yīng)于判斷電路的輸出而改變用于多塊擦除操作的時間，擦除控制器還被配置為在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令并響應(yīng)于N個外部提供的塊地址，控制對于一子組N個存儲塊的擦除校驗操作；及用于確定要被擦除的一子組N個存儲塊的判斷電路，判斷電路包括標志信號產(chǎn)生器，標志信號產(chǎn)生器被配置成每當接收到所述該子組N個存儲塊之一的塊地址就產(chǎn)生標志信號，判斷電路還包括計數(shù)器，計數(shù)器被配置成對標志信號的數(shù)目計數(shù)，并向擦除控制器輸出所述數(shù)目，擦除控制器被配置成響應(yīng)于所述數(shù)目，控制用于多塊擦除操作的時間。


通過參考下文結(jié)合附圖進行的詳細描述使本發(fā)明的實施例變得更好理解，本發(fā)明的更完全的理解及其許多伴隨優(yōu)點將變得更清楚，附圖中相同的標號表示相同或者相似的部件。圖1是圖示根據(jù)本發(fā)明一些實施例的非易失性半導(dǎo)體存儲器的示意方框圖；圖2是圖示適合與圖1中的器件一起使用的示例性行譯碼器電路、示例性塊譯碼器電路和示例性頁面緩沖器電路的示意方框圖；圖3是進一步圖不圖2的不例性塊譯碼器電路的電路圖；圖4是圖示可以施加到圖3的塊譯碼器電路的控制信號的時序圖；圖5是圖示根據(jù)本發(fā)明一些實施例的非易失性半導(dǎo)體存儲器的多塊擦除方法的流程圖；圖6是圖示根據(jù)本發(fā)明一些實施例的非易失性半導(dǎo)體存儲器的多塊擦除操作的時序圖；圖7是圖示根據(jù)本發(fā)明其它實施例的非易失性半導(dǎo)體存儲器的示意方框圖；圖8是圖示根據(jù)本發(fā)明一些實施例的非易失性半導(dǎo)體存儲器的暫時中止模式的時序圖。
具體實施例方式根據(jù)本發(fā)明一些實施例的非易失性半導(dǎo)體存儲器，提供了一種在同時擦除多個存儲塊之后的新穎的擦除校驗方式。根據(jù)外部提供的擦除校驗命令和塊地址，可以執(zhí)行每個已擦除存儲塊的擦除校驗操作。例如，為了選擇一組N個已擦除存儲塊，從外部提供擦除命令和塊地址的N次循環(huán)，下面對其進行更完全的描述。此外，根據(jù)本發(fā)明的一些實施例，根據(jù)所要擦除存儲塊的數(shù)目，自動改變同時擦除存儲塊所需的時間，下面對其進行更完全的描述。圖1是圖示根據(jù)本發(fā)明一些實施例的非易失性半導(dǎo)體存儲器件的示意方框圖。在圖1中所圖示的非易失性半導(dǎo)體存儲器件，是一種NAND類型的閃速存儲器件，但很顯然本發(fā)明的其它實施例可以包括其它存儲器件，例如MROM、PROM、FRAM、NOR類型的閃速存儲器件等。參照圖1，非易失性半導(dǎo)體存儲器件100包括存儲單元陣列110，其存儲數(shù)據(jù)信息并具有多個存儲塊BLKO - BLKn。非易失性半導(dǎo)體存儲器件100還包括地址緩沖器電路120、預(yù)譯碼器電路130、塊譯碼器電路140、行譯碼器電路150、擦除控制器電路160、頁面緩沖器電路170、列譯碼器電路180、列選通電路190、輸入/輸出緩沖器電路200、合格/失敗檢查電路210和高壓產(chǎn)生器電路220。地址緩沖器電路120由擦除控制器電路160控制，并經(jīng)由輸入/輸出引腳I/Oi接收行/列地址。預(yù)譯碼器電路130對來自地址緩沖器電路120的行地址RA進行譯碼，并向塊譯碼器電路140和行譯碼器電路150輸出譯碼后的地址信號。譯碼后的地址信號包括用于選擇存儲塊的塊地址信息、以及用于選擇所選擇的存儲塊的頁面(或者字線)的頁面地址信息。塊譯碼器電路140由擦除控制器電路160控制，并響應(yīng)于來自預(yù)譯碼器電路130的塊地址信息選擇存儲塊。在本實施例中，塊譯碼器電路140被配置成在多塊擦除模式下根據(jù)擦除控制 器電路160的控制存儲要擦除的存儲塊的塊地址信息。根據(jù)操作模式，行譯碼器電路150用來自高壓產(chǎn)生器電路220的字線電壓驅(qū)動所選擇的存儲塊的頁面。頁面緩沖器電路170包括若干每個連接到位線(由所有存儲塊共享)的頁面緩沖器，并根據(jù)操作模式作為讀取放大器和作為寫入驅(qū)動器操作。例如，在讀取操作中，頁面緩沖器電路170經(jīng)由位線從所選擇的存儲塊讀取頁面數(shù)據(jù)。在編程操作期間，頁面緩沖器電路170鎖存要編程的數(shù)據(jù)，并分別用地電壓或者電源電壓驅(qū)動位線。列譯碼器電路180對來自地址緩沖器電路120的列地址CA進行譯碼，列選通電路190響應(yīng)于來自列譯碼器電路180的譯碼后的地址信號,通過位組織單元(bit organization unit)選擇頁面緩沖器電路170的頁面緩沖器。在讀取操作期間，由頁面緩沖器電路170讀取的數(shù)據(jù)通過列選通電路190和輸入/輸出緩沖器電路200對外輸出。在編程操作期間，將要編程的數(shù)據(jù)通過列選通電路190和輸入/輸出緩沖器電路200傳輸至頁面緩沖器電路170。盡管在圖中未示出，列譯碼器電路180包括地址計數(shù)器，其順序增加初始列地址并連續(xù)產(chǎn)生列地址。這意謂著所要讀取或編程的頁面數(shù)據(jù)是由位組織單元通過列選通電路190順序傳輸?shù)?。仍然參照圖1，合格/失敗(pass/fail)檢查電路210在擦除校驗操作期間接收由頁面緩沖器電路170讀取的頁面數(shù)據(jù)位，并判斷接收的頁面數(shù)據(jù)位是否具有相同的數(shù)值(亦即，合格數(shù)據(jù)位)。合格/失敗檢查電路210向擦除控制器電路160輸出判斷結(jié)果。高壓產(chǎn)生器電路220由擦除控制器電路160控制，并產(chǎn)生多塊擦除操作和擦除校驗操作時所需要的字線電壓和整體電壓(bulk voltage)。字線電壓通過行譯碼器電路150傳輸至所選擇的存儲塊的頁面(即，字線)，以及整體電壓提供給所選擇的存儲塊的整體。

擦除控制器電路160被配置成控制由多塊擦除周期和擦除校驗周期組成的多塊擦除模式。擦除控制器電路160響應(yīng)于控制信號(例如CLE、ALE、/CE、/RE、/WE)判斷地址/命令/數(shù)據(jù)輸入的時序。擦除控制器電路160響應(yīng)于多塊選擇命令控制塊譯碼器電路140，使得在多塊擦除周期中要擦除的存儲塊的塊地址通過地址緩沖器電路120和預(yù)譯碼器電路130順序存儲在塊譯碼器電路140中。擦除控制器電路160響應(yīng)于多塊擦除命令控制多塊擦除操作，以便同時擦除收到塊地址的存儲塊。在該多塊擦除操作時，將所選擇的存儲塊的頁面設(shè)置為地電壓，并將其整體(bulk)設(shè)置為高壓(例如20V)。例如，在多塊擦除操作時，擦除控制器電路160控制塊譯碼器電路140和高壓產(chǎn)生器電路220，從而根據(jù)所存儲的塊地址選擇存儲塊，并從而將所選擇的存儲塊的每個的頁面設(shè)置為地電壓，以及將其整體(bulk)設(shè)置為高壓(例如20V)。在執(zhí)行該多塊擦除操作之后，擦除控制器電路160響應(yīng)于外部提供的擦除校驗命令和塊地址，控制每個已擦除存儲塊的擦除校驗操作。亦即，響應(yīng)于外部擦除校驗命令和外部塊地址，進行每個已擦除存儲塊的擦除校驗操作。下面對此進行更完全的描述。如上所述，根據(jù)外部提供的擦除校驗命令和塊地址，執(zhí)行非易失性半導(dǎo)體存儲器件100的擦除校驗操作。換句話說，從外部接收擦除校驗命令和塊地址的N個循環(huán)，以選擇一組N個已擦除的存儲塊。圖2是圖示適合與圖1中器件一起使用的示例性行譯碼器電路、示例性塊譯碼器電路和示例性頁面緩沖器電路的示意方框圖。參照圖2，存儲塊BLKO包括若干串111，每個串包括串選擇晶體管SST、地選擇晶體管GST和在選擇晶體管SST和GST之間串聯(lián)的若干存儲單元(或存儲單元晶體管)MC0 —MCm。將串111分別電連接至相應(yīng)的位線BLO - BLk0位線BLO — BLk被布置成由存儲單元陣列110的存儲塊BLkO - BLkn共享。在每個串111中，將串選擇晶體管SST的柵極連接至串選擇線SSL，地選擇晶體管GST的柵極連接至地選擇線GSL，以及存儲單元晶體管MCm —MCO的柵極分別連接至相應(yīng)的字線WLm - WLO。通過選擇晶體管STO - STi將串選擇線SSL、字線WLm — WLO和地選擇線GSL電連接至相應(yīng)的選擇線SO — Si。例如，在多塊擦除周期中，使選擇線SO和Si浮動，并且將選擇線SI — Si — I設(shè)置為地電壓。選擇晶體管STO - STi組成行譯碼器電路150，其還包括譯碼器電路151，用于響應(yīng)于來自預(yù)譯碼器電路130的頁面地址信息，向選擇線SO - Si傳輸相應(yīng)的電壓(由圖1中的高壓產(chǎn)生器電路提供)。將選擇晶體管STO - STi的柵極共同連接至塊選擇線BSC，該選擇線由塊譯碼器141控制。塊譯碼器141由擦除控制器電路160控制，并響應(yīng)于塊地址信息使塊選擇線BSC有效或無效。頁面緩沖器電路170包括頁面緩沖器PB，每個頁面緩沖器連接至各自的位線BLO — BLk，并且向圖1中的合格/失敗檢查電路210輸出在擦除校驗操作時讀取的數(shù)據(jù)值nWdO — nWDk。利用該數(shù)據(jù)值判斷存儲塊的擦除操作是否正常執(zhí)行。在題為“非易失性半導(dǎo)體存儲器件及其優(yōu)化編程方法(NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND ANOPTIMIZING PROGRAMMING METHOD THEREOF) ”的美國專利N0.5299162 中公開了示范性的頁面緩沖器和合格/失敗檢查電路，在此將其引作參考。圖3是進一步圖示圖2的示例性塊譯碼器電路的電路圖。圖4是圖示可以施加到圖3的示例性塊譯碼器的控制信號的時序圖。參照圖3，塊譯碼器141與存儲塊相應(yīng)。相應(yīng)于他存儲塊的塊譯碼器可以具有與塊譯碼器141相同的結(jié)構(gòu)。塊譯碼器141包括與非(NAND)門GUPMOS晶體管MPl和MP2、NMOS晶體管麗1、由反相器INVl和INV2組成的鎖存器LAT (或寄存器)、傳輸門TGl和TG2以及電平轉(zhuǎn)換器LS。將來自圖1中預(yù)譯碼器電路130的譯碼后的塊地址信號Pm、Qm和Rm施加到與非門Gl。PMOS晶體管MPl和MP2串聯(lián)在電源電壓和鎖存器LAT的輸入節(jié)點NDl之間。PMOS晶體管MPl的柵極連接到與非門Gl的輸出端，并且PMOS晶體管MP2的柵極被連接來接收控制信號nBLK_IN。NMOS晶體管麗I連接在鎖存器LAT的輸入節(jié)點NDl和地電壓之間，并由控制信號BLK_RST控制。`傳輸門TGl由控制信號MLT_EN控制，并向電平轉(zhuǎn)換器LS傳輸鎖存器LAT的輸出。傳輸門TG2由控制信號N0R_EN控制，并向電平轉(zhuǎn)換器LS傳輸與非門Gl的輸出。電平轉(zhuǎn)換器LS響應(yīng)于輸入信號使塊選擇線BSC有效。根據(jù)操作模式將有效的塊選擇線BSC的電壓電平不同地設(shè)置。例如，設(shè)置塊選擇線BSC的電壓電平，使得選擇線SO - Si的電壓沒有壓降地通過圖2中的選擇晶體管STO - STi傳輸至相應(yīng)的線上。經(jīng)由電平轉(zhuǎn)換器LS提供給塊選擇線BSC的電壓是從圖1中高壓產(chǎn)生器電路220提供的。根據(jù)這些實施例，由擦除控制器電路160產(chǎn)生控制信號nBLK_IN、BLK_RST、N0R_EN和 MLT_EN。操作中，如果首次接收多塊選擇命令，則擦除控制器電路160使控制信號BLK_RST有效?？刂菩盘朆LK_RST的有效使得NMOS晶體管MNl導(dǎo)通，從而使鎖存器LAT復(fù)位。在這時候，控制信號MLT_EN和N0R_EN處于低電平。這意謂著傳輸門TGl和TG2是截止的。其次，接收塊地址以選擇要擦除的存儲塊。由預(yù)譯碼器電路130對收到的塊地址進行譯碼，并將譯碼后塊地址信號Pm、Qm和Rm提供給與非門G1。當收到塊地址時，擦除控制器電路160使控制信號nBLK_IN有效。如果譯碼后的塊地址信號Pm、Qm和Rm全部是‘1’，則與非門Gl的輸出變?yōu)榈?，并由此使PMOS晶體管MPl導(dǎo)通。據(jù)此，當控制信號nBLK_IN有效時，鎖存器LAT的輸入節(jié)點NDl具有低至高的轉(zhuǎn)變。在這時候，因為傳輸門TGl和TG2是截止的，所以塊選擇線BSC不被電平轉(zhuǎn)換器LS驅(qū)動。按照以上描述，如果塊地址跟隨在多塊選擇命令之后，則根據(jù)擦除控制器電路160的控制，將收到的塊地址存儲在塊譯碼器141的鎖存器LAT中。重復(fù)此操作直至將要擦除的存儲塊的塊地址全部存儲在相應(yīng)的塊譯碼器中。一旦將要擦除的存儲塊的塊地址全部存儲在相應(yīng)的塊譯碼器中，擦除控制器電路160響應(yīng)于多塊擦除命令使控制信號MLT_EN有效。在控制信號MLT_EN有效時，將存儲在鎖存器LAT中的數(shù)值通過傳輸門TGl傳輸至電平轉(zhuǎn)換器LS。電平轉(zhuǎn)換器LS響應(yīng)于輸入信號使塊選擇線BSC有效。在這時候，僅僅所選擇的存儲塊的塊選擇線BSC是有效的。然后，以公知的方式同時擦除所選擇的存儲塊，并且在擦除時間期間使R/nB信號有效為低。圖3中，在隨后的擦除校驗周期期間，控制信號MLT_EN是無效的，而控制信號N0R_EN是有效的。據(jù)此，在擦除校驗周期期間，根據(jù)輸入塊地址直接使塊選擇線BSC有效，而不在鎖存器LAT中存儲該塊地址。圖5是圖示根據(jù)本發(fā)明某些實施例的非易失性半導(dǎo)體存儲器件的多塊擦除方法的流程圖。圖6是圖示根據(jù)本發(fā)明某些實施例的非易失性半導(dǎo)體存儲器件的多塊擦除操作的時序圖。下面，將參照附圖更完全地描述根據(jù)本發(fā)明某些實施例的非易失性半導(dǎo)體存儲器件的多塊擦除方法。參照圖5，如果在過程S401中收到多塊選擇命令CMD1，則擦除控制器電路160使控制信號BLK_RST有效，因此使塊譯碼器141的鎖存器復(fù)位。在這時候，使控制信號MLT_EN和N0R_EN保持在低電平，從而塊選擇線BSC不由要接收的塊地址驅(qū)動。如果在過程S402中收到用于選擇要擦除的存儲塊的塊地址BA1，則預(yù)譯碼器電路130對收到的塊地址進行譯碼，并將譯碼后的塊地址信號Pm、Qm和Rm施加到塊譯碼器141的與非門G1。當譯碼后的塊地址信號Pm、Qm和Rm全部都為高電平時，與非門Gl的輸出變?yōu)榈碗娖?。這使塊譯碼器141的PMOS晶體管MPl導(dǎo)通。同時，擦除控制器電路160使控制信號nBLK_IN有效，因此通過PMOS晶體管MPl和MP2塊譯碼器141中的鎖存器LAT的輸入節(jié)點NDl變?yōu)楦唠娖健Ｓ纱?，選擇與收到的塊地址相應(yīng)的存儲塊。重復(fù)過程S401和S402，直至收到所有要擦除的存儲塊的塊地址(過程S403)。如果收到了所有要擦除的存儲塊的塊地址，則在過程S404中接收多塊擦除命令CMD2。響應(yīng)于多塊擦除命令CMD2，擦除控制器電路160使控制信號MLT_EN有效。當控制信號MLT_EN有效時，通過相應(yīng)的傳輸門TGl將在塊譯碼器141的鎖存器LAT中的數(shù)值傳輸至相應(yīng)的電平轉(zhuǎn)換器LS。每個電平轉(zhuǎn)換器LS當其輸入信號為低電平時使相應(yīng)的塊選擇線BSC有效。據(jù)此，使只有要擦除的存儲塊的塊選擇線BSC有效。然后，擦除控制器電路160控制行譯碼器電路150和高壓產(chǎn)生器電路220，使得將每個所選擇的存儲塊的字線(或頁面)設(shè)置為地電壓，并將所選擇的存儲塊的整體設(shè)置為高電壓。由此，在過程S405期間在給定時間內(nèi)執(zhí)行多塊擦除操作。在這時候，在執(zhí)行多塊擦除操作的同時擦除控制器電路160使R/nB信號有效為低。如果多塊擦除操作結(jié)束，則擦除控制器電路160使R/nB信號無效為高。R/nB信號無效后，在過程S406中向非易失性半導(dǎo)體存儲器件100提供擦除校驗命令CMD3。當收到擦除校驗命令CMD3時， 擦除控制器電路160使控制信號N0R_EN有效為高。這使塊譯碼器141中與非門I的輸出能夠通過傳輸門TG2直接傳輸至電平轉(zhuǎn)換器LS。如果收到用于選擇已擦除存儲塊之一的塊地址BA1，預(yù)譯碼器電路130對收到的塊地址BAl進行譯碼，并基于該譯碼結(jié)果由電平轉(zhuǎn)換器LS使與收到的塊地址BAl相應(yīng)的已擦除存儲塊的塊選擇線BSC有效。然后，擦除控制器電路160控制行譯碼器電路150和高壓產(chǎn)生器電路220，從而將所選擇的存儲塊的字線設(shè)置為地電壓。當該所選擇的存儲塊的字線被設(shè)置為地電壓時，根據(jù)相應(yīng)串的存儲單元是否已被正常擦除，位線具有地電壓或電源電壓。例如，在正常擦除所有串中的存儲單元的情況下，位線具有地電壓。另一方面，在所有串中的存儲單元的至少一個沒有擦除的情況下，位線具有由相應(yīng)的頁面緩沖器預(yù)先充電的電壓。頁面緩沖器電路170的頁面緩沖器PB鎖存相應(yīng)位線的電壓電平。鎖存的值nWDO — nWDk被傳輸至合格/失敗檢查電路210。合格/失敗檢查電路210判斷值nWDO — nWDk是否具有相同值(例如，合格數(shù)據(jù)值)。合格/失敗檢查電路210的判斷結(jié)果被存儲在擦除控制器電路160中的狀態(tài)寄存器161中。在過程S408中通過公知的狀態(tài)讀取操作對外輸出狀態(tài)寄存器161中的結(jié)果。在過程S409中，基于讀出(read-out)的結(jié)果判斷是否正常執(zhí)行了所選擇的存儲塊的擦除操作。如果讀出結(jié)果表明沒有正常執(zhí)行所選擇的存儲塊的擦除操作，則在過程S410中將該所選擇的存儲塊分類為壞塊。過程S411使得過程S406 - S410重復(fù)執(zhí)行，直至執(zhí)行了每個已擦除存儲塊的擦除校驗操作。從以上描述可以了解到，在同時擦除存儲塊之后，根據(jù)從外部提供的擦除校驗命令和塊地址，執(zhí)行對每個已擦除存儲塊的擦除校驗操作。例如，為了選擇一組N個已擦除的存儲塊，由外部提供擦除命令和塊地址的N次循環(huán)。根據(jù)每個循環(huán)收到的擦除校驗命令和塊地址，執(zhí)行擦除校驗操作。圖7是根據(jù)本發(fā)明其它實施例的非易失性半導(dǎo)體存儲器件的示意方框圖。在圖7中，由相同標號標記與圖1中相同的部件，并省略重復(fù)的描述。除增加了標志產(chǎn)生器電路230和計數(shù)器240以外，在圖7中圖示的實施例與圖1中圖示的實施例相同。標志產(chǎn)生器電路 230和計數(shù)器240組成判斷電路，用于判斷要擦除的存儲塊的數(shù)目，并且擦除控制器電路160響應(yīng)于判斷電路的判斷結(jié)果改變多塊擦除操作所需的時間。標志產(chǎn)生器電路230響應(yīng)于控制信號(例如，CLE、ALE、/CE、/RE、/WE)，產(chǎn)生通知塊地址輸入的脈沖形狀的標志信號FADD_IN。例如，當ALE和/RE信號是高電平以及CLE和/CE是低電平時，與/WE信號的高至低的轉(zhuǎn)換同步標志產(chǎn)生器電路230產(chǎn)生標志信號FADD_IN。計數(shù)器240對標志信號FADD_IN的脈沖數(shù)進行計數(shù)，并向擦除控制器電路160輸出計數(shù)值。當首次收到多塊選擇命令時，由擦除控制器電路160復(fù)位計數(shù)器240。擦除控制器電路160響應(yīng)于該計數(shù)值控制用于多塊擦除操作的時間。例如，擦除控制器電路160根據(jù)判斷電路的判斷結(jié)果控制高壓產(chǎn)生器電路220，從而可以調(diào)整用于擦除操作的施加電壓的時間。根據(jù)要擦除的存儲塊的數(shù)量，用于擦除操作的時間不同。即，當增加要擦除的存儲塊的數(shù)量時，用于擦除操作的時間就變得更長。與不考慮要擦除存儲塊的數(shù)量而恒定保持擦除時間的常規(guī)方法相比較，本發(fā)明的實施例通過根據(jù)要擦除存儲塊的數(shù)量可變地控制擦除時間能夠優(yōu)化用于多塊擦除操作的時間。根據(jù)本發(fā)明某些實施例的非易失性存儲器件支持暫時中止模式(suspend mode)。在暫時中止模式中，暫時中止多塊擦除操作，并執(zhí)行另一操作，例如讀取操作。圖8是圖示根據(jù)本發(fā)明某些實施例的非易失性半導(dǎo)體存儲器的暫時中止模式的時序圖。參照圖8，在執(zhí)行多塊擦除操作期間，向非易失性半導(dǎo)體存儲器件100提供暫時中止命令。當向存儲器件100提供暫時中止命令(例如BOh)時，擦除控制電路160暫時中止該多塊擦除操作，并執(zhí)行恢復(fù)操作，其中初始化擦除操作所使用的電壓。在給定時間(例如，大約300微秒)期間執(zhí)行恢復(fù)操作之后，將在擦除控制電路160的控制下執(zhí)行另一操作，例如讀取操作。盡管暫時中止了該多塊擦除操作，但是在塊譯碼器電路150中存儲的塊選擇信息仍然被保持。為此，在另一操作期間，擦除控制電路160使塊譯碼器141的傳輸門TGl截止，并使其傳輸門TG2導(dǎo)通。即，在暫時中止該多塊擦除操作的情況下，在另一操作時要選擇的存儲塊的塊選擇信息通過與非門Gl和傳輸門TG2傳輸至電平轉(zhuǎn)換器LS。然后，以公知的方式執(zhí)行讀取操作。一旦完成另一操作，向存儲器件100提供恢復(fù)命令(例如30h)。響應(yīng)于恢復(fù)命令，擦除控制電路160恢復(fù)多塊擦除操作。根據(jù)先前存儲的塊選擇信息，恢復(fù)的多塊擦除操作被執(zhí)行，而這是通過使各塊譯碼器141的傳輸門TGl導(dǎo)通來實現(xiàn)的。在擦除控制電路160的控制下恢復(fù)該多塊擦除操作。盡管收到讀取命令以執(zhí)行讀取操作，但擦除控制電路160仍然控制塊譯碼器電路140，使得在各塊譯碼器141的鎖存器中的信息沒有被復(fù)位。通過許多途徑可以實踐本發(fā)明的實施例。以下是本發(fā)明某些實施例的示范性的、非限制的描述。根據(jù)某些實施例，一種擦除非易失性半導(dǎo)體存儲器件的方法包括:選擇存儲塊以同時擦除所選擇的存儲塊，以及根據(jù)從外部提供的擦除校驗命令和塊地址，對每個已擦除存儲塊執(zhí)行擦除校驗操作。根據(jù)要擦除的存儲塊的數(shù)目，改變擦除操作所需要的時間。根據(jù)本發(fā)明其它的實施例，一種非易失性半導(dǎo)體存儲器件包括:若干存儲塊和擦除控制器，該擦除控制器被配置成控制其中同時擦除至少兩個存儲塊的多塊擦除操作。在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令和塊地址，擦除控制器控制對每個已擦除存儲塊的擦除校驗操作。該擦除控制器包括狀態(tài)寄存器，用于存儲擦除校驗操作的結(jié)果。在接收下一個擦除校驗命令之前，對外輸出該狀態(tài)寄存器中的擦除校驗結(jié)果。根據(jù)本發(fā)明其它的實施例，一種非易失性半導(dǎo)體存儲器件包括:若干存儲塊；判斷電路，用于判斷要擦除的存儲塊的數(shù)目；擦除控制器，被配置成控制其中同時擦除至少兩個存儲塊的多塊擦除操作。擦除控制器基于判斷電路的判斷結(jié)果改變用于多塊擦除操作的時間。在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令和塊地址，擦除控制器控制對每個已擦除存儲塊的擦除校驗操作。判斷電路包括標志信號產(chǎn)生器和計數(shù)器，每當收到用于選擇要擦除的存儲塊的塊地址時，標志信號產(chǎn)生器產(chǎn)生脈沖標志信號，計數(shù)器用于對標志信號的脈沖數(shù)計數(shù)以向擦除控制器輸出計數(shù)值，擦除控制器響應(yīng)于該計數(shù)值控制用于多塊擦除操作的時間。利用幾個示范性的實施例對本發(fā)明進行了描述。然而，應(yīng)該理解，本發(fā)明的范圍并不局限于所公開的實施例。相反，可以對上述公開的實施例做出各種修改和類似的布置，仍然落入本發(fā)明所附權(quán)利要求的范圍。本申請要求2004年5月7日提交韓國專利申請N0.2004 一 32271，以及2004年9月13日提交的韓國 專利申請N0.2004 — 73030的優(yōu)先權(quán)，因此該申請的全部內(nèi)容出于所有的目的在此引作參考。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，包括:一組M個存儲塊；塊譯碼器，每個塊譯碼器與所述該組M個存儲塊之一對應(yīng)，每個塊譯碼器包括用于存儲對應(yīng)的塊地址的寄存器；擦除控制器，被配置為控制同時擦除所述該組M個存儲塊中的一子組N個存儲塊的多塊擦除操作，擦除控制器還被配置為在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令并響應(yīng)于N個外部提供的塊地址之一，控制對于所述該子組N個存儲塊的每個的擦除校驗操作，其中N大于I并小于或等于M(1〈NS M)，擦除控制器還被配置為在多塊擦除操作期間控制塊譯碼器，使得在與所述該子組N個存儲塊對應(yīng)的塊譯碼器中存儲塊地址，擦除控制器還被配置為當接收到第一多塊選擇命令時初始化與所述該子組N個存儲塊對應(yīng)的每個塊譯碼器的寄存器。
2.根據(jù)權(quán)利要求1所述的器件，其中擦除控制器包括用于存儲擦除校驗操作的結(jié)果的狀態(tài)寄存器。
3.根據(jù)權(quán)利要求2所述的器件，其中狀態(tài)寄存器被配置為在接收到下一擦除校驗命令之前向外部輸出所述結(jié)果。
4.根據(jù)權(quán)利要求1所述的器件，擦除控制器還被配置為控制塊譯碼器使得在擦除校驗操作期間選擇所述該子組N個存儲塊，而不存儲塊地址。
5.一種非易失性半導(dǎo)體存儲器件，包括:一組M個存儲塊；擦除控制器，被配置為控制從該組M個存儲塊中同時擦除一子組N個存儲塊的多塊擦除操作，N大于I并小于或等于M(1〈N SM)，擦除控制器被配置為響應(yīng)于判斷電路的輸出而改變用于多塊擦除操作的時間，擦除控制器還被配置為在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令并響應(yīng)于N個外部提供的塊地址，控制 對于一子組N個存儲塊的擦除校驗操作；及用于確定要被擦除的一子組N個存儲塊的判斷電路，判斷電路包括標志信號產(chǎn)生器，標志信號產(chǎn)生器被配置成每當接收到所述該子組N個存儲塊之一的塊地址就產(chǎn)生標志信號，判斷電路還包括計數(shù)器，計數(shù)器被配置成對標志信號的數(shù)目計數(shù)，并向擦除控制器輸出所述數(shù)目，擦除控制器被配置成響應(yīng)于所述數(shù)目，控制用于多塊擦除操作的時間。
6.根據(jù)權(quán)利要求5所述的器件，其中標志信號包括脈沖。
7.根據(jù)權(quán)利要求5所述的器件，其中擦除控制器包括用于存儲擦除校驗操作的結(jié)果的狀態(tài)寄存器。
8.根據(jù)權(quán)利要求7所述的器件，其中在接收到下一擦除校驗命令之前向外部輸出狀態(tài)寄存器中的數(shù)據(jù)。
9.根據(jù)權(quán)利要求5所述的器件，還包括塊譯碼器，每個塊譯碼器與所述該組M個存儲塊之一對應(yīng)。
10.根據(jù)權(quán)利要求9所述的器件，其中擦除控制器被配置為在多塊擦除操作控制塊譯碼器，使得在與所述該子組N個存儲塊對應(yīng)的塊譯碼器中存儲塊地址。
11.根據(jù)權(quán)利要求10所述的器件，其中每個塊譯碼器包括用于存儲對應(yīng)塊地址的寄存器。
12.根據(jù)權(quán)利要求11所述的器件，其中擦除控制器被配置為當接收到第一多塊選擇命令時，初始化與所述該子組N個存儲塊對應(yīng)的每個塊譯碼器的寄存器。
13.根據(jù)權(quán)利要求5所述的器件，其中在擦除校驗操作期間，擦除控制器還被配置為控制塊譯碼器，使得在擦除校驗操作期間選擇所述該子組N個存儲塊，而不存儲塊地址。
全文摘要
本發(fā)明提供一種非易失性半導(dǎo)體存儲器件，包括一組M個存儲塊；塊譯碼器，每個塊譯碼器與該組M個存儲塊之一對應(yīng)，每個塊譯碼器包括用于存儲對應(yīng)的塊地址的寄存器；擦除控制器，被配置為控制同時擦除該組M個存儲塊中的一子組N個存儲塊的多塊擦除操作，擦除控制器還被配置為在多塊擦除操作之后，響應(yīng)于外部提供的擦除校驗命令并響應(yīng)于N個外部提供的塊地址之一，控制對于該子組N個存儲塊的每個的擦除校驗操作，其中N大于1并小于或等于M(1<N≤M)，擦除控制器還被配置為在多塊擦除操作期間控制塊譯碼器，使得在與該子組N個存儲塊對應(yīng)的塊譯碼器中存儲塊地址，擦除控制器還被配置為當接收到第一多塊選擇命令時初始化與該子組N個存儲塊對應(yīng)的每個塊譯碼器的寄存器。
文檔編號G11C16/16GK103247341SQ20131018286
公開日2013年8月14日 申請日期2005年4月20日 優(yōu)先權(quán)日2004年5月7日
發(fā)明者李錫憲, 李真燁, 樸大植, 金泰均, 崔永準 申請人:三星電子株式會社