專利名稱：非易失性存儲裝置及編程非易失性存儲裝置的方法
技術(shù)領(lǐng)域：
示例性實施例涉及半導體存儲裝置，更具體地，涉及非易失性存儲裝置及編程非易失性存儲裝置的方法。
背景技術(shù)：
半導體存儲裝置是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等半導體制造的存儲裝置。半導體存儲裝置分為易失性存儲裝置和非易失性存儲裝置。在電源關(guān)斷時易失性存儲裝置會丟失存儲的內(nèi)容。易失性存儲裝置包括靜態(tài)RAM(SRAM)、動態(tài)RAM (DRAM)、同步DRAM (SDRAM)等。非易失性存儲裝置即使是在電源關(guān)斷時也能夠保持所存儲的內(nèi)容。非易失性存儲裝置包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM (EPROM)、電可擦除可編程ROM (EEPROM)、閃存裝置、相變RAM (PRAM)、磁 RAM (MRAM)、電阻RAM (RRAM)、鐵電RAM (FRAM)等。閃存裝置粗略地分成NOR型和NAND型。

發(fā)明內(nèi)容
本發(fā)明概念的示例性實施例旨在提供非易失性存儲裝置。在一個實施例中，該非易失性存儲裝置包括存儲單元陣列；頁緩沖單元，其經(jīng)由多條位線連接到所述存儲單元陣列，并且配置成在校驗讀取期間存儲校驗讀取結(jié)果、將所述校驗讀取結(jié)果分成多個組并且以所分的組為單位順序地輸出所述校驗讀取結(jié)果；參考電流產(chǎn)生單元，配置成產(chǎn)生參考電流信號；頁緩沖解碼單元，配置成基于所述參考電流信號根據(jù)從所述頁緩沖單元輸出的所述多個組中的每一組的失效位的數(shù)目順序地輸出電流；模擬位計數(shù)單元，配置成基于所述參考電流信號對從所述頁緩沖解碼單元順序輸出的電流進行計數(shù)；數(shù)字加法單元，配置成計算所述模擬位計數(shù)單元的計數(shù)結(jié)果的累加和；成功/失敗檢查單元，配置成根據(jù)所述數(shù)字加法單元的計算結(jié)果輸出成功信號或失敗信號；以及控制單元，配置成響應(yīng)于所述成功信號或失敗信號控制隨后的編程操作。根據(jù)至少一個示例性實施例，所述頁緩沖單元包括與多條頁緩沖信號線連接的多個頁緩沖器，所述多個頁緩沖器形成多個多級結(jié)構(gòu)，所述多個多級結(jié)構(gòu)中每一個多級結(jié)構(gòu)中的頁緩沖器共同電連接到所述多條頁緩沖信號線中的一條頁緩沖信號線。根據(jù)至少一個示例性實施例，所述多個多級結(jié)構(gòu)中的至少一級中的頁緩沖器在校驗讀取期間電連接到所述多條頁緩沖信號線。根據(jù)至少一個示例性實施例，所述多個頁緩沖器以所述至少一級為單位順序地電連接到所述多條頁緩沖信號線。根據(jù)至少一個示例性實施例，所述多個頁緩沖器中的每一個包括數(shù)據(jù)鎖存器，其連接到所述多條位線中的一條特定位線；計數(shù)鎖存器，配置成獨立于所述數(shù)據(jù)鎖存器進行操作并且對存儲在所述數(shù)據(jù)鎖存器中的數(shù)據(jù)進行存儲；第一晶體管，配置成響應(yīng)于存儲在所述計數(shù)鎖存器中的數(shù)據(jù)進行操作并且其第一節(jié)點被提供第一地電壓；以及第二晶體管，配置成響應(yīng)于來自所述控制單元的轉(zhuǎn)移信號進行操作并且連接在所述第一晶體管的第二節(jié)點和所述多條頁緩沖信號線中的一條特定頁緩沖信號線之間。根據(jù)至少一個示例性實施例，所述頁緩沖解碼單元配置成順序地產(chǎn)生所述電流，每一個所述電流的量與所述多個組中每一組中的失效位的數(shù)目相對應(yīng)。根據(jù)至少一個示例性實施例，所述頁緩沖解碼單元配置成作為電流吸收器進行操作。根據(jù)至少一個示例性實施例，所述頁緩沖解碼單元包括多個第三晶體管，分別連接到所述多條頁緩沖信號線并且配置成響應(yīng)于預(yù)充電信號將所述多條頁緩沖信號線預(yù)充電到第一電源電壓；多個第四晶體管，配置成分別響應(yīng)于所述多條頁緩沖信號線的電壓進行操作并且它們的第一節(jié)點被提供第二地電壓；多個第五晶體管，配置成響應(yīng)于所述參考電流信號進行操作并且它們的第一節(jié)點分別與所述多個第四晶體管的第二節(jié)點連接；以及解碼器輸出信號線，所述多個第五晶體管的第二節(jié)點共同連接到該解碼器輸出信號線。根據(jù)至少一個示例性實施例，所述參考電流產(chǎn)生單元包括差分放大器，配置成接收參考電壓和第一電壓并且輸出輸出電壓；反饋可變電阻器，配置成響應(yīng)于所述輸出電壓和第二電源電壓輸出所述第一電壓；以及參考電流信號發(fā)生器，配置成根據(jù)所述輸出電壓分割第三電源電壓以產(chǎn)生所述參考電流信號。
根據(jù)至少一個示例性實施例，所述反饋可變電阻器包括第一反饋晶體管，配置成響應(yīng)于所述輸出電壓進行操作并且其第一節(jié)點被提供第二電源電壓；以及可變電阻器，其連接在所述第一反饋晶體管的第二節(jié)點和第一地節(jié)點之間。根據(jù)至少一個示例性實施例，所述可變電阻器包括并聯(lián)連接的多個電阻器塊，所述多個電阻器塊中的每一塊包括電阻器和響應(yīng)于所述控制單元進行操作的選擇晶體管。根據(jù)至少一個示例性實施例，所述參考電流信號發(fā)生器包括第一參考晶體管，配置成響應(yīng)于所述輸出電壓進行操作并且其第一節(jié)點被提供所述第三電源電壓；第二參考晶體管，其柵極被提供第四電源電壓并且其第一節(jié)點被提供第三地電壓；第三參考晶體管，其連接在所述第一參考晶體管的第二節(jié)點和所述第二參考晶體管的第二節(jié)點之間；以及信號線，所述第一參考晶體管的第二節(jié)點和所述第三參考晶體管的柵極共同連接到該信號線并且該信號線輸出所述參考電流信號。根據(jù)至少一個示例性實施例，所述參考電流產(chǎn)生單元還包括配置成將最大電流信號提供給所述模擬位計數(shù)單元的最大電流信號發(fā)生器，所述模擬位計數(shù)單元配置成響應(yīng)于所述最大電流信號來對其中消耗的最大電流的量進行控制。根據(jù)至少一個示例性實施例，所述最大電流信號發(fā)生器包括第一最大晶體管，配置成響應(yīng)于所述參考電流信號進行操作；第二最大晶體管，其連接在所述第一最大晶體管的第一節(jié)點和第二地節(jié)點之間并且其柵極被提供第五電源電壓；第三最大晶體管，其第一節(jié)點和柵極共同連接到所述第一最大晶體管的第二節(jié)點；第四最大晶體管，配置成響應(yīng)于最大電流使能信號進行操作并且連接在所述第三最大晶體管和電源節(jié)點之間；第五最大晶體管，配置成響應(yīng)于所述最大電流使能信號進行操作并且連接在所述第三最大晶體管的柵極和第三地節(jié)點之間；以及信號線，其連接到所述第三最大晶體管的柵極并且輸出所述最大電流信號。根據(jù)至少一個示例性實施例，所述參考電流產(chǎn)生單元配置成調(diào)節(jié)所述參考電流信號的電平。根據(jù)至少一個示例性實施例，所述模擬位計數(shù)單元包括電流反射鏡，配置成對從所述頁緩沖解碼單元輸出的每個電流進行鏡像以輸出多個鏡像電流；以及多個計數(shù)器，所述多個計數(shù)器中的每一個包括吸收電路和差分放大器，所述吸收電路配置成接收所述多個鏡像電流中的一個特定鏡像電流，并且所述差分放大器配置成對與從所述頁緩沖解碼單元輸出的每個電流相對應(yīng)的電壓和所述吸收電路的電壓進行比較并輸出比較結(jié)果。根據(jù)至少一個示例性實施例，所述多個計數(shù)器的吸收電路包括分別連接在第四地節(jié)點和所述電流反射鏡的輸出節(jié)點之間的吸收晶體管。根據(jù)至少一個示例性實施例，在所述多個計數(shù)器中所述吸收晶體管的尺寸彼此不同。根據(jù)至少一個示例性實施例，被所述多個計數(shù)器的吸收電路泄出的電流的量彼此不同。根據(jù)至少一個示例性實施例，所述模擬位計數(shù)單元包括參考負載電路，配置成從頁緩沖解碼單元輸出的每個電流泄出第一電流；多個負載電路，配置成分別從所述多個鏡像電流中泄出與所述第一電流相同量的電流。根據(jù)至少一個示例性實施例，所述電流反射鏡還包括配置成響應(yīng)于最大電流信號分別控制所述多個鏡像電流的最大量的多個晶體管。根據(jù)至少一個示例性實施例，所述數(shù)字加法單元包括解碼器，配置成將所述模擬位計數(shù)單元的輸出轉(zhuǎn)換成特定數(shù)字系統(tǒng)的數(shù)字值并且輸出所述數(shù)字值；鎖存器；以及數(shù) 字加法器，配置成將存儲在所述鎖存器中的值與所述數(shù)字值相加并且輸出相加的值。所述相加的值存儲在所述鎖存器中，并且將存儲在所述鎖存器中的值提供給所述成功/失敗檢查單元。根據(jù)至少一個示例性實施例，所述成功/失敗檢查單元包括旁路寄存器，配置成存儲旁路值；以及比較器，配置成在所述數(shù)字加法單元的輸出值超過所述旁路值時輸出所述失敗信號，并且在所述數(shù)字加法單元的輸出值等于或小于所述旁路值時輸出所述成功信號。根據(jù)至少一個示例性實施例，所述控制單元配置成在所述成功信號被激活時結(jié)束所述編程操作。根據(jù)至少一個示例性實施例，在校驗讀取期間，對要編程到第一編程狀態(tài)的存儲單元和要編程到第二編程狀態(tài)的存儲單元一起進行校驗，當被編程到所述第一編程狀態(tài)的存儲單元在被編程到所述第二編程狀態(tài)的存儲單元之前編程成功時，所述控制單元結(jié)束對所述第一編程狀態(tài)的校驗讀取并且繼續(xù)對所述第二編程狀態(tài)的校驗讀取。根據(jù)至少一個示例性實施例，所述模擬位計數(shù)單元配置成在要編程到所述第一和第二編程狀態(tài)的存儲單元在校驗讀取期間一起被校驗時，對被編程到所述第一編程狀態(tài)的存儲單元的校驗讀取結(jié)果進行計數(shù)。所述模擬位計數(shù)單元配置成在要編程到所述第二編程狀態(tài)的存儲單元在校驗讀取期間被校驗時，對要編程到所述第二編程狀態(tài)的存儲單元的校驗讀取結(jié)果進行計數(shù)根據(jù)至少一個示例性實施例，在所述模擬位計數(shù)單元執(zhí)行所述計數(shù)期間向所述存儲單元陣列提供編程電壓。本發(fā)明概念的另一些示例性實施例旨在提供一種非易失性存儲裝置，其包括存儲單元陣列；頁緩沖單元，其經(jīng)由多條位線與所述存儲單元陣列連接，并且配置成在校驗讀取期間存儲校驗讀取結(jié)果、將所述校驗讀取結(jié)果分成多個組并且以所分的組為單位順序地輸出所述校驗讀取結(jié)果；頁緩沖解碼單元，配置成在第一校驗?zāi)Ｊ狡陂g根據(jù)從所述頁緩沖單元輸出的多個組中的每一組的失效位的數(shù)目來順序地輸出電流，并且在第二校驗?zāi)Ｊ狡陂g根據(jù)從所述頁緩沖單元輸出的多個組中的每一組的失效位的數(shù)目來順序地輸出進位信號以及和信號；模擬位計數(shù)單元，配置成對從所述頁緩沖解碼單元順序輸出的電流順序地進行計數(shù)；數(shù)字加法單元，配置成在所述第一校驗?zāi)Ｊ狡陂g計算所述模擬位計數(shù)單元的計數(shù)結(jié)果的累加和，以及在所述第二校驗?zāi)Ｊ狡陂g計算所述和信號的累加和；成功/失敗檢查單元，配置成在所述第一校驗?zāi)Ｊ狡陂g根據(jù)所述數(shù)字加法單元的計算結(jié)果輸出成功信號或失敗信號，并且在所述第二校驗?zāi)Ｊ狡陂g根據(jù)所述數(shù)字加法單元的計算結(jié)果和所述進位信號輸出所述成功信號或失敗信號；以及控制單元，配置成響應(yīng)于所述成功信號或失敗信號控制隨后的編程操作。根據(jù)至少一個示例性實施例，根據(jù)從最低有效位頁開始的待編程的頁的順序激活所述第一校驗?zāi)Ｊ交虻诙ｒ災(zāi)Ｊ?。根?jù)至少一個示例性實施例，當數(shù)據(jù)被編程到最高有效位頁時激活所述第二校驗?zāi)Ｊ剑⑶耶敂?shù)據(jù)被編程到不是所述最高有效位頁的一頁時激活所述第一校驗?zāi)Ｊ?。根?jù)至少一個示例性實施例，當執(zhí)行I-步編程或粗編程時激活所述第一校驗?zāi)Ｊ?，并且當?zhí)行精編程時激活所述第二校驗?zāi)Ｊ健?
根據(jù)至少一個示例性實施例，所述頁緩沖解碼單元包括多個第三晶體管，連接到多條頁緩沖信號線并且配置成分別將所述多條頁緩沖信號線預(yù)充電到第一電源電壓；多個第四晶體管，配置成分別響應(yīng)于所述多個頁緩沖信號線的電壓進行操作并且它們的第一節(jié)點被提供第二地電壓；多個第五晶體管，配置成響應(yīng)于參考電流信號進行操作并且它們的第一節(jié)點分別與所述多個第四晶體管的第二節(jié)點連接；解碼器輸出信號線，所述多個第五晶體管的第二節(jié)點共同連接到該解碼器輸出信號線；以及波紋和進位計算器，配置成根據(jù)所述多個第四晶體管的柵極電壓輸出所述進位信號和所述和信號。根據(jù)至少一個示例性實施例，所述波紋和進位計算器配置成當所述多個組中的每一組中存在一個失效位時激活所述和信號，并且當所述多個組中的每一組中存在兩個或更多失效位時激活所述進位信號。一種編程非易失性存儲裝置的方法包括步驟向被選字線施加第一編程電壓；向所述被選字線施加第一校驗電壓，以檢測要編程到第一狀態(tài)的存儲單元中編程成功的第一存儲單元和編程失敗的第二存儲單元；對所述第一存儲單元禁止編程并且向所述被選字線施加第二編程電壓；以及將要編程到所述第一狀態(tài)的存儲單元處理為編程成功。根據(jù)至少一個示例性實施例，該方法還包括步驟在向所述被選字線施加所述第二編程電壓時計數(shù)所述第二存儲單元的數(shù)目；以及在所述第二存儲單元的數(shù)目超過旁路值時向所述被選字線施加所述第一校驗電壓以檢測所述第一和第二存儲單元。根據(jù)至少一個示例性實施例，該方法還包括步驟向所述被選字線施加第二校驗電壓，以檢測要編程到第二狀態(tài)的存儲單元中編程成功的第三存儲單元和編程失敗的第四存儲單元。當所述第一存儲單元被禁止編程時對所述第三存儲單元禁止編程。根據(jù)至少一個示例性實施例，所述處理所述存儲單元的步驟包括對所述第二存儲單元禁止編程。所述方法還包括步驟向所述被選字線施加所述第二校驗電壓以檢測所述第三和第四存儲單元，對所述第三存儲單元禁止編程以及向所述被選字線施加第三編程電壓；以及將要編程到所述第二狀態(tài)的存儲單元處理為編程成功。根據(jù)至少一個示例性實施例，所述方法還包括步驟在向所述被選字線施加所述第三編程電壓時計數(shù)所述第四存儲單元的數(shù)目；以及在所述第四存儲單元的數(shù)目超過旁路值時向所述被選字線施加所述第二校驗電壓以檢測所述第三和第四存儲單元。一種編程非易失性存儲裝置的方法包括步驟向被選字線施加編程電壓；向所述被選字線施加校驗電壓；根據(jù)所述校驗電壓的施加來存儲校驗結(jié)果；根據(jù)編程執(zhí)行方式選擇第一校驗?zāi)Ｊ交虻诙ｒ災(zāi)Ｊ?；以及根?jù)所選校驗?zāi)Ｊ酱_定編程成功或編程失敗。根據(jù)至少一個示例性實施例，當執(zhí)行I-步編程或粗編程時選擇所述第一校驗?zāi)Ｊ?。當?zhí)行精編程時選擇所述第二校驗?zāi)Ｊ?。根?jù)至少一個示例性實施例，當執(zhí)行最低有效位編程或中間有效位編程時選擇所述第一校驗?zāi)Ｊ?，并且當?zhí)行最高有效位編程時選擇所述第二校驗?zāi)Ｊ?。根?jù)至少一個示例性實施例，所述編程電壓逐漸增加，當所述編程電壓的增量超過參考值時選擇所述第一校驗?zāi)Ｊ?，并且當所述編程電壓的增量等于或小于所述參考值時選擇所述第二校驗?zāi)Ｊ?。根?jù)至少一個示例性實施例，當選擇所述第一校驗?zāi)Ｊ綍r，所述確定編程成功或編程失敗的步驟包括產(chǎn)生與編程失敗的存儲單元的數(shù)目相對應(yīng)的電流，并且將所產(chǎn)生的電流解碼成數(shù)字值；以及將該數(shù)字值與旁路值進行比較，并且根據(jù)比較結(jié)果確定編程成功或編程失敗。根據(jù)至少一個示例性實施例，當選擇所述第二校驗?zāi)Ｊ綍r，所述確定編程成功或編程失敗的步驟包括根據(jù)所述校驗結(jié)果產(chǎn)生和信號和進位信號；當所述進位信號被激活時確定所述編程失??；以及將所述和信號的激活的數(shù)目與旁路值比較，并且在所述進位信號被去激活時根據(jù)比較結(jié)果確定編程成功或編程失敗。 一種存儲器系統(tǒng)，包括非易失性存儲裝置；以及控制器，配置成使用糾錯代碼糾正來自所述非易失性存儲裝置的讀出數(shù)據(jù)的錯誤。該非易失性存儲裝置包括存儲單元陣列；頁緩沖單元，其經(jīng)由多條位線連接到所述存儲單元陣列，并且配置成在校驗讀取期間存儲校驗讀取結(jié)果、將所述校驗讀取結(jié)果分成多個組并且以所分的組為單位順序地輸出所述校驗讀取結(jié)果；參考電流產(chǎn)生單元，配置成產(chǎn)生參考電流信號；頁緩沖解碼單元，配置成基于所述參考電流信號根據(jù)從所述頁緩沖單元輸出的所述多個組中的每一組的失效位的數(shù)目順序地輸出電流；模擬位計數(shù)單元，配置成基于所述參考電流信號對從所述頁緩沖解碼單元順序輸出的電流進行計數(shù)；數(shù)字加法單元，配置成計算所述模擬位計數(shù)單元的計數(shù)結(jié)果的累加和；成功/失敗檢查單元，配置成根據(jù)所述數(shù)字加法單元的計算結(jié)果輸出成功信號或失敗信號；以及控制單元，配置成響應(yīng)于所述成功信號或失敗信號控制隨后的編程操作。本發(fā)明提供處理多個編程單元的成功/失敗信息的模擬以及數(shù)字并用計數(shù)器以及其操作方法。通過適用根據(jù)本發(fā)明的計數(shù)器以及操作方法，被計數(shù)的失效位的數(shù)目的范圍增加，可以提高編程成功/失敗檢查速度。并且，與單獨的模擬或數(shù)字計數(shù)器相比，可以構(gòu)成具有小面積的計數(shù)器，能夠提供具有更快的編程速度以及更高的集成度的非易失性存儲裝置。


圖I是示出了根據(jù)本發(fā)明概念的第一實施例的非易失性存儲裝置的框圖；圖2是示出了根據(jù)本發(fā)明概念的存儲單元陣列的示意圖；圖3示出了根據(jù)本發(fā)明概念的頁緩沖單元的實施例；圖4是示出了根據(jù)本發(fā)明概念的頁緩沖解碼單元的第一實施例的電路圖；圖5是示出了根據(jù)本發(fā)明概念的電流產(chǎn)生單元的第一實施例的電路圖；圖6是示出了根據(jù)本發(fā)明概念的模擬位計數(shù)單元的第一實施例的電路圖；圖7是示出了根據(jù)本發(fā)明概念的數(shù)字加法單元的框圖；圖8是示出了根據(jù)本發(fā)明概念的成功/失敗檢查單元的實施例的框圖9是示出了根據(jù)本發(fā)明概念的頁緩沖解碼單元和模擬位計數(shù)單元的一部分的示意圖；圖10是示出了根據(jù)本發(fā)明概念的非易失性存儲裝置的控制信號的一部分的時序圖；圖11示出了根據(jù)本發(fā)明概念的吸收晶體管的尺寸以及頁緩沖解碼單元和模擬位計數(shù)單元的操作的第一實施例；圖12示出了根據(jù)本發(fā)明概念的吸收晶體管的尺寸以及頁緩沖解碼單元和模擬位計數(shù)單元的操作的第二實施例；圖13示出了提供多個分辨率的吸收晶體管的實施例；
圖14是示出了對編程失敗的存儲單元的數(shù)目進行計數(shù)的第一實施例的時序圖；圖15是示出了對編程失敗的存儲單元的數(shù)目進行計數(shù)的第二實施例的時序圖；圖16是示了出根據(jù)本發(fā)明概念的編程方法的第一實施例的流程圖；圖17是示出了圖16的步驟S140所示的產(chǎn)生電流和將產(chǎn)生的電流解碼成數(shù)字值的流程圖；圖18是示出了本發(fā)明概念的編程方法的第一實例的時序圖；圖19是示出了本發(fā)明概念的編程方法的第二實例的時序圖；圖20是示出了圖I所示的電流產(chǎn)生單元150和控制單元190的操作方法實例的流程圖；圖21是示出了根據(jù)本發(fā)明概念的電流產(chǎn)生單元的第二實施例的電路圖；圖22是示出了根據(jù)本發(fā)明概念的模擬位計數(shù)單元的第二實施例的電路圖；圖23是示出了根據(jù)本發(fā)明概念的模擬位計數(shù)單元的第三實施例的電路圖；圖24是示出了根據(jù)本發(fā)明概念的模擬位計數(shù)單元的第四實施例的電路圖；圖25是示出了根據(jù)本發(fā)明概念的編程方法的第二實施例的流程圖；圖26是示了出根據(jù)本發(fā)明概念的編程方法的第三實施例的流程圖；圖27是示出了根據(jù)本發(fā)明概念的第二實施例的非易失性存儲裝置的框圖；圖28示出了圖27所示的頁緩沖解碼單元；圖29是示出了圖28所示的波紋和進位計算器的框圖；圖30是示出了根據(jù)本發(fā)明概念的編程到存儲單元的邏輯狀態(tài)的第一實施例的圖示；圖31是示出了根據(jù)本發(fā)明概念的校驗方法的第一實施例的流程圖；圖32是示出了根據(jù)本發(fā)明概念的編程到存儲單元的邏輯狀態(tài)的第二實施例的圖示；圖33是示出了根據(jù)本發(fā)明概念的校驗方法的第二實施例的流程圖；圖34是示出了根據(jù)本發(fā)明概念的計數(shù)器的第一實施例的框圖；圖35是示出了圖34所示的計數(shù)器的操作方法的流程圖；圖36是示出了根據(jù)本發(fā)明概念的計數(shù)器的第二實施例的框圖；圖37是示出了圖36所示的計數(shù)器的操作方法的流程圖；圖38是示出了根據(jù)本發(fā)明概念的計數(shù)器的第三實施例的框圖；圖39是示出了圖38所示的計數(shù)器400的操作方法的流程圖40是示出了根據(jù)本發(fā)明概念的示例性實施例的存儲器系統(tǒng)的框圖；圖41是示出了圖40中的存儲器系統(tǒng)的應(yīng)用的框圖；圖42是示出了包含圖41所示存儲器系統(tǒng)的計算系統(tǒng)的框圖。
具體實施例方式現(xiàn)在將參照示出了示例性實施例的附圖更加充分地描述示例性實施例。然而，示例性實施例可以按照多種不同的形式具體實現(xiàn)，而不應(yīng)當理解為限于文中闡述的實施例，而是，提供這些實施例以便使得本公開是徹底和完整的，并且將向本領(lǐng)域的普通技術(shù)人員完整地傳達示例性實施例的概念。
術(shù)語“被選位線”或“多條被選位線”可用于表示在多條位線中與要編程或讀取的單元晶體管連接的一條或多條位線。術(shù)語“未選位線”或“多條未選位線”可用于表示在多條位線中連接到要禁止編程或禁止讀取的單元晶體管的一條或多條位線。術(shù)語“被選串選擇線”可用于表示在多條串選擇線中與包含要編程或讀取的單元晶體管的單元串連接的串選擇線。術(shù)語“未選串選擇線”或“多條未選串選擇線”可用于表示在多條串選擇線中除了所述被選串選擇線之外的一條或多條剩余串選擇線。術(shù)語“被選串選擇晶體管”可用于表示與被選串選擇線連接的串選擇晶體管。術(shù)語“未選串選擇晶體管”可用于表示與一條或多條未選串選擇線連接的串選擇晶體管。術(shù)語“被選地選擇線”可用于表示多個地選擇線中與包含要編程或讀取的單元晶體管的單元串連接的地選擇線。術(shù)語“未選地選擇線”可用于表示多個地選擇線中除了被選地選擇線之外的一條或多條剩余地選擇線。術(shù)語“被選地選擇晶體管”可用于表示與被選地選擇線連接的地選擇晶體管。術(shù)語“未選地選擇晶體管”可用于表示與一條或多條未選地選擇線連接的地選擇晶體管。術(shù)語“未選字線”可用于表示多條字線中與要編程或讀取的單元晶體管連接的字線。術(shù)語“未選字線”可用于表示多條字線中除了被選字線之外的一條或多條剩余字線。術(shù)語“被選存儲單元”或“多個被選存儲單元”可用于表示多個存儲單元中要編程或讀取的存儲單元。術(shù)語“未選存儲單元”或“多個未選存儲單元”可用于表示多個存儲單元中除了被選存儲單元或多個被選存儲單元之外的一個或多個剩余存儲單元。術(shù)語“頁”可用于表示對于讀和寫來說最小的存儲單元基礎(chǔ)。當將k個位寫入存儲單元時，單個頁可包括從最低有效頁到最高有效頁的k個頁。術(shù)語“最低有效頁”可用于表示包含具有多層單元的特定頁的最低有效位的頁。術(shù)語“中間有效頁”可用于表示包含具有多層單元的特定頁的中間有效位的頁。術(shù)語“最高有效頁”可用于表示具有多層單元的特定頁的最高有效位的頁。本發(fā)明概念的實施例可參照NAND閃存裝置來進行描述。然而，本發(fā)明概念不限于NAND閃存裝置。本發(fā)明概念可應(yīng)用于各種非易失性存儲裝置，例如EEPR0M、N0R閃存裝置、PRAM、MRAM、RRAM 和 FRAM。圖I是示出了根據(jù)本發(fā)明概念的第一實施例的非易失性存儲裝置100的框圖。參考圖1，非易失性存儲裝置100可以包括存儲單元陣列105、地址解碼單元110、頁緩沖單元120、數(shù)據(jù)輸入/輸出單元130、頁緩沖解碼單元140、電流產(chǎn)生單元150、模擬位計數(shù)單元160、數(shù)字加法單元170、成功/失敗檢查單元180和控制單元190。存儲單元陣列105可以包含多個存儲單元。例如，存儲單元陣列105可以包含在行方向和列方向上排列的多個單元串。存儲單元陣列105的多個存儲單元中的每個可存儲一個或多個位。地址解碼單元110可經(jīng)由字線WL、串選擇線SSL和地選擇線GSL耦合到存儲單元陣列105。地址解碼單元110可配置成響應(yīng)于控制單元190的控制進行操作。地址解碼單元110可從外部裝置接收地址ADDR。地址解碼單元110可配置成解碼所接收的地址。
頁緩沖單元120可經(jīng)由位線BL耦合到存儲單元陣列105并且經(jīng)由數(shù)據(jù)線DL耦合到數(shù)據(jù)輸入/輸出單元130。頁緩沖單元120可響應(yīng)于控制單元190的控制進行操作。頁緩沖單元120可以從數(shù)據(jù)輸入/輸出單元130接收數(shù)據(jù)以將其寫入存儲單元陣列105。頁緩沖單元120可以從存儲單元陣列105讀取數(shù)據(jù)以將其輸出到數(shù)據(jù)輸入/輸出單元130。頁緩沖單元120可從存儲單元陣列105的第一存儲區(qū)域讀取數(shù)據(jù)以將其存儲在存儲單元陣列105的第二存儲區(qū)域。頁緩沖單元120可以執(zhí)行回復制操作。頁緩沖單元120可以將頁緩沖信號PBS輸出到頁緩沖解碼單元140。頁緩沖單元120可以響應(yīng)于來自控制單元190的轉(zhuǎn)移信號PF輸出校驗讀取結(jié)果的信息作為所述頁緩沖信號PBS。頁緩沖單元120可以響應(yīng)于轉(zhuǎn)移信號PF通過多次來輸出校驗讀取結(jié)果。數(shù)據(jù)輸入/輸出單元130可以通過數(shù)據(jù)線DL耦合到頁緩沖單元120。數(shù)據(jù)輸入/輸出單元130可以響應(yīng)于控制單元190進行操作。數(shù)據(jù)輸入/輸出單元130可以與外部裝置交換數(shù)據(jù)。數(shù)據(jù)輸入/輸出單元130可以從外部裝置接收數(shù)據(jù)以將其傳送到頁緩沖單元120。數(shù)據(jù)輸入/輸出單元130可以從頁緩沖單元120接收數(shù)據(jù)以將其傳送到外部裝置。頁緩沖解碼單元140可以響應(yīng)于來自控制單元190的解碼器使能信號nDEN和解碼器預(yù)充電信號nDPRE進行操作。頁緩沖解碼單元140可以從頁緩沖單元120接收頁緩沖信號PBS并且從電流產(chǎn)生單元150接收參考電流信號RCS和最大電流信號MCS。頁緩沖解碼單元140可以從所接收的頁緩沖信號PBS檢測失效位以輸出檢測結(jié)果作為解碼器輸出信號 DOUT。頁緩沖解碼單元140可以檢測來自頁緩沖信號PBS中的失效位的數(shù)目。頁緩沖解碼單元140可以輸出大小與參考電流RC的倍數(shù)相對應(yīng)的電流作為解碼器輸出信號D0UT。該倍數(shù)可對應(yīng)于所檢測到的失效位的數(shù)目。當頁緩沖信號PBS表示兩個失效位時，頁緩沖解碼單元140可以輸出大小與參考電流RC的兩倍相對應(yīng)的電流作為解碼器輸出信號D0UT。參考電流RC可以是當參考電流信號RCS施加于正常晶體管的柵極時流過該正常晶體管的電流。電流產(chǎn)生單元150可以響應(yīng)于來自控制單元190的參考電壓VREF、參考電流使能信號RCEN、最大電流使能信號nMCEN和電流選擇信號COS進行操作。電流產(chǎn)生單元150可以響應(yīng)于參考電流使能信號RCEN、參考電壓VREF和反相的參考電流使能信號nRCEN產(chǎn)生參考電流信號RCS。電流產(chǎn)生單元150可以響應(yīng)于參考電流信號RCS和最大電流使能信號nMCEN產(chǎn)生最大電流信號MCS?？梢詫⒖茧娏餍盘朢CS提供給頁緩沖解碼單元140和模擬位計數(shù)單元160。參考電流信號RCS可以對應(yīng)于在頁緩沖信號PBS表示單個失效位時解碼輸出信號DOUT的狀態(tài)。最大電流信號MCS可以傳送到模擬位計數(shù)單元160。最大電流信號MCS可對應(yīng)于在模擬位計數(shù)單元160中流動的電流的最大量。模擬位計數(shù)單元160可以響應(yīng)于來自控制單元190的負載使能信號LEN和計數(shù)使能信號CEN進行操作。模擬位計數(shù)單元160可以從頁緩沖解碼單元140接收解碼輸出信號DOUT并且從電流產(chǎn)生單元150接收參考電流信號RCS和最大電流信號MCS。模擬位計數(shù)單元160可以對解碼輸出信號DOUT進行計數(shù)(例如，模擬計數(shù))并且輸出計數(shù)結(jié)果OUT。模擬位計數(shù)單元160可以使用參考電流信號RCS對解碼輸出信號DOUT進行計數(shù)。例如，模擬位計數(shù)單元160可以使用參考電流信號RCS來計數(shù)解碼輸出信號DOUT是參考電流RC的多少倍。模擬位計數(shù)單元160可以響應(yīng)于控制最大電流信號MCS來控制最大電流的量。例如，最大電流的量可以是最大電流信號MCS施加于正常晶體管的柵極時流過該正常晶體管的電流量。數(shù)字加法單元170可以響應(yīng)于來自控制單元190的鎖存信號CL和復位信號RST進行操作。數(shù)字加法單元170可以從模擬位計數(shù)單元160接收計數(shù)結(jié)果OUT。數(shù)字加法單元170可以將計數(shù)結(jié)果OUT數(shù)字化并存儲數(shù)字化的結(jié)果。數(shù)字加法單元170可以對來自模擬 位計數(shù)單元160的多個輸出信號進行數(shù)字化并且計算這些數(shù)字化值的累計和。所存儲的值可以作為失效位信號FBS輸出。失效位信號FBS可以表示校驗讀取結(jié)果的失效位的數(shù)目。失效位信號FBS可以是數(shù)字值。成功/失敗檢查單元180可以響應(yīng)于控制單元190進行操作。成功/失敗檢查單元180可以從數(shù)字加法單元170接收失效位信號FBS。成功/失敗檢查單元180可以基于所接收的失效位信號FBS輸出成功信號PASS和失敗信號FAIL。當失效位信號FBS表示小于或等于特定值的值時，成功/失敗檢查單元180可以輸出成功信號PASS。當失效位信號 FBS表示大于特定值的值時，成功/失敗檢查單元180可以輸出失敗信號FAIL。控制單元190可以控制非易失性存儲裝置100的各種操作。例如，來自控制單元190的信號路徑示為虛線。控制單元190可以響應(yīng)于來自外部裝置的控制信號CTRL進行操作。控制單元190可以從成功/失敗檢查單元180接收成功信號PASS或失敗信號FAIL。當接收成功信號PASS時，控制單元190可以確定編程成功。當接收失敗信號FAIL時，控制單元190可以確定編程失敗。圖2是示出了根據(jù)本發(fā)明概念的存儲單元陣列105的示意圖。參考圖2，多個存儲單元MCS可以串聯(lián)耦合以構(gòu)成多個串。串選擇晶體管SST和地選擇晶體管GST可以與所述多個串的每個節(jié)點耦合。串選擇線SSL可以與串選擇晶體管SST的柵極耦合。地選擇線可以與地選擇晶體管GST的柵極耦合。公共源極線CSL可以與地選擇晶體管GST的源極耦合。字線WLl至WLi可以分別與在列方向上排列的多個存儲單元MCS的控制柵耦合。位線BLl至BLr可以與串選擇晶體管SST耦合。在校驗讀取期間，可以將電源電壓VCC充電到位線BLl至BLr。校驗電壓可以施加于選擇字線，高電壓可以施加于串選擇線SSL、地選擇線GSL和未選字線。地電壓VSS可以施加于公共源極線CSL。與未選字線、串選擇晶體管SST和地選擇晶體管GST耦合的存儲單元可以導通。與被選字線耦合的存儲單元可以導通或關(guān)斷。當被選存儲單元的閾值電壓高于校驗電壓時，被選存儲單元可以導通。因此，與被選存儲單元耦合的位線可以是浮動的并且保持所充電的電源電壓VCC。當被選存儲單元的閾值電壓低于校驗電壓時，被選存儲單元可以導通。因此，與被選存儲單元耦合的位線可以經(jīng)由公共源極線CSL接地。
與編程成功的存儲單元耦合的位線可以具有地電壓VSS以表示邏輯低。與編程失敗的存儲單元耦合的位線可以具有電源電壓VCC以表示邏輯高。位線BLl至BLr的電壓(或邏輯狀態(tài))在下面的表I中示出。表I
編程成功編程失敗位線SI圖3示出了根據(jù)本發(fā)明概念的頁緩沖單元120的實施例。參考圖I和圖3，頁緩沖單元120包括多個頁緩沖器PBl至PBr。多個頁緩沖器PBl至PBr可以構(gòu)成多個分級結(jié)構(gòu) Hl至Hk。第一至第η頁緩沖器PBl至PBn可以構(gòu)成第一分級結(jié)構(gòu)HI。第ο至第r頁緩沖器PBo至PBr可以構(gòu)成第k分級結(jié)構(gòu)Hk。每個分級結(jié)構(gòu)中頁緩沖器的數(shù)目可以是相同的。每個分級結(jié)構(gòu)中的頁緩沖器可以相互耦合。例如，第一至第η頁緩沖器PBl至PBn可以通過WIRED-OR結(jié)構(gòu)耦合以在第一分級結(jié)構(gòu)Hl中輸出第一頁緩沖信號PBS I。第0至第r頁緩沖器PBo至PBr可以通過WIRED-OR結(jié)構(gòu)耦合以輸出第k頁緩沖信號PBSk。頁緩沖器PBl至PBr中的每一個可以包括第一鎖存器LI、第二鎖存器L2、第一晶體管Tl和第二晶體管T2。第一和第二鎖存器LI和L2可以與位線BLl至BLr中的對應(yīng)的一個耦合。例如，第一頁緩沖器PBl的第一和第二鎖存器LI和L2可以與第一位線BL I耦合。第η頁緩沖器PBn的第一和第二鎖存器LI和L2可以與第η位線BLn耦合。第r頁緩沖器PBr的第一和第二鎖存器LI和L2可以與第r位線BLr耦合。第一鎖存器LI可以是存儲待編程的數(shù)據(jù)、讀取結(jié)果和校驗讀取結(jié)果的數(shù)據(jù)鎖存器。第一鎖存器LI可以與數(shù)據(jù)線DL耦合。第二鎖存器L2可以獨立于第一鎖存器LI進行操作。第二鎖存器L2可以存儲校驗讀取結(jié)果。第二鎖存器L2可以將所存儲的值反相并且將它們傳送到第一晶體管Tl的柵極。第一晶體管Tl可以響應(yīng)于第二鎖存器中存儲的值進行操作。第一晶體管的一個節(jié)點可以被提供地電壓VSS，第一晶體管的另一個節(jié)點可以耦合到第二晶體管T2。第二晶體管T2可以響應(yīng)于轉(zhuǎn)移信號PFl至PFn進行操作。第二晶體管T2的一個節(jié)點可以耦合到第一晶體管Tl，第二晶體管T2的另一節(jié)點可以輸出第一至第k頁緩沖信號PBSl 至 PBSk。當執(zhí)行校驗讀取時，校驗讀取結(jié)果被存儲在頁緩沖器PBl至PBr中。根據(jù)校驗讀取結(jié)果，頁緩沖器PBl至PBr可以輸出第一至第k頁緩沖信號PBSl至PBSk。例如，頁緩沖器PBl至PBr可以以第一級STAGEl至第η級STAGEn的順序，順序地輸出第一至第k頁緩沖信號PBSl至PBSk。當?shù)谝晦D(zhuǎn)移信號PFl被激活時，第一級STAGEl的頁緩沖器PBl和PBo可以輸出第一至第k頁緩沖信號PBSl至PBSk。當?shù)讦寝D(zhuǎn)移信號PFn被激活時，第η級STAGEn的頁緩沖器PBn和PBr可以輸出第一至第k頁緩沖信號PBSl至PBSk。如表I中所公開的，與編程失敗的存儲單元耦合的位線表示邏輯低，與編程成功的存儲單元耦合的位線表示邏輯高。位線BLl至BLr的邏輯值可以存儲在頁緩沖器PBl至PBr 中。第一頁緩沖器PBl的第二鎖存器L2可以將所存儲的值的反相值輸出到第一晶體管Tl的柵極。當與第一頁緩沖器PBl相對應(yīng)的存儲單元是編程失敗的存儲單元時，第二鎖存器L2可以輸出邏輯高到第一晶體管Tl的柵極。也就是說，第一晶體管Tl導通。當與第一頁緩沖器PBl相對應(yīng)的存儲單元是編程成功的存儲單元時，第二鎖存器L2可以輸出邏輯低到第一晶體管Tl的柵極。也就是說，第一晶體管Tl關(guān)斷。當?shù)谝豁摼彌_器PBl對應(yīng)于編程失敗的存儲單元并且第一轉(zhuǎn)移信號PFl被激活時，第一頁緩沖器PBl可以輸出地電壓(或邏輯低)作為第一頁緩沖信號PBS1。當?shù)谝豁摼彌_器PBl對應(yīng)于編程成功的存儲單元并且第一轉(zhuǎn)移信號PFl被激活時，第一頁緩沖器PBl可以使第一頁緩沖信號PBSl是浮動的。第一頁緩沖器PBl可以根據(jù)對應(yīng)于第一頁緩沖器PBl的存儲單元是編程成功的還是編程失敗的，輸出地電壓(或邏輯低)作為第一頁緩沖信號PBSl或使第一頁緩沖信號PBSl是浮動的。其它頁緩沖器PB2至PBr可以按照與第一頁緩沖器PBl相同的方式進行操作。根 據(jù)校驗讀取結(jié)果的頁緩沖信號PBSl至PBSk在下面的表2中示出。表權(quán)利要求
1.一種非易失性存儲裝置，包括 存儲單元陣列； 頁緩沖単元，經(jīng)由多條位線連接到所述存儲單元陣列，并且配置成在校驗讀取期間存儲校驗讀取結(jié)果、將所述校驗讀取結(jié)果分成多個組并且以所分的組為單位順序地輸出所述校驗讀取結(jié)果； 參考電流產(chǎn)生單元，配置成產(chǎn)生參考電流信號； 頁緩沖解碼單元，配置成基于所述參考電流信號根據(jù)從所述頁緩沖單元輸出的所述多個組中的每ー組的失效位的數(shù)目順序地輸出電流； 模擬位計數(shù)單元，配置成基于所述參考電流信號對從所述頁緩沖解碼単元順序輸出的電流進行計數(shù)； 數(shù)字加法単元，配置成計算所述模擬位計數(shù)單元的計數(shù)結(jié)果的累加和； 成功/失敗檢查単元，配置成根據(jù)所述數(shù)字加法単元的計算結(jié)果輸出成功信號或失敗信號；以及 控制單元，配置成響應(yīng)于所述成功信號或失敗信號控制隨后的編程操作。
2.權(quán)利要求I的非易失性存儲裝置，其中所述頁緩沖單元包括與多條頁緩沖信號線連接的多個頁緩沖器， 其中所述多個頁緩沖器形成多個多級結(jié)構(gòu)； 其中所述多個多級結(jié)構(gòu)中每ー個多級結(jié)構(gòu)中的頁緩沖器共同電連接到所述多條頁緩沖信號線中的一條頁緩沖信號線。
3.權(quán)利要求2的非易失性存儲裝置，其中所述多個多級結(jié)構(gòu)中的至少ー級中的頁緩沖器在校驗讀取期間電連接到所述多條頁緩沖信號線。
4.權(quán)利要求3的非易失性存儲裝置，其中所述多個頁緩沖器以所述至少ー級為單位順序地電連接到所述多條頁緩沖信號線。
5.權(quán)利要求2的非易失性存儲裝置，其中所述多個頁緩沖器中的每ー個包括 數(shù)據(jù)鎖存器，連接到所述多條位線中的一條特定位線； 計數(shù)鎖存器，配置成獨立于所述數(shù)據(jù)鎖存器進行操作并且對存儲在所述數(shù)據(jù)鎖存器中的數(shù)據(jù)進行存儲； 第一晶體管，配置成響應(yīng)于存儲在所述計數(shù)鎖存器中的數(shù)據(jù)進行操作并且其第一節(jié)點被提供第一地電壓；以及 第二晶體管，配置成響應(yīng)于來自所述控制單元的轉(zhuǎn)移信號進行操作并且連接在所述第一晶體管的第二節(jié)點和所述多條頁緩沖信號線中的一條特定頁緩沖信號線之間。
6.權(quán)利要求I的非易失性存儲裝置，其中所述頁緩沖解碼単元配置成順序地產(chǎn)生所述電流，每ー個所述電流的量與所述多個組中每ー組中的失效位的數(shù)目相對應(yīng)。
7.權(quán)利要求I的非易失性存儲裝置，其中所述頁緩沖解碼単元配置成作為電流吸收器進行操作。
8.權(quán)利要求I的非易失性存儲裝置，其中所述頁緩沖解碼単元包括 多個第三晶體管，分別連接到所述多條頁緩沖信號線并且配置成響應(yīng)于預(yù)充電信號將所述多條頁緩沖信號線預(yù)充電到第一電源電壓； 多個第四晶體管，配置成分別響應(yīng)于所述多條頁緩沖信號線的電壓進行操作并且它們的第一節(jié)點被提供第二地電壓； 多個第五晶體管，配置成響應(yīng)于所述參考電流信號進行操作并且它們的第一節(jié)點分別與所述多個第四晶體管的第二節(jié)點連接；以及 解碼器輸出信號線，所述多個第五晶體管的第二節(jié)點共同連接到該解碼器輸出信號線。
9.權(quán)利要求I的非易失性存儲裝置，其中所述參考電流產(chǎn)生単元包括 差分放大器，配置成接收參考電壓和第一電壓并且輸出輸出電壓； 反饋可變電阻器，配置成響應(yīng)于所述輸出電壓和第二電源電壓輸出所述第一電壓；以及 參考電流信號發(fā)生器，配置成根據(jù)所述輸出電壓分割第三電源電壓以產(chǎn)生所述參考電流ィ目號。
10.權(quán)利要求9的非易失性存儲裝置，其中所述反饋可變電阻器包括 第一反饋晶體管，配置成響應(yīng)于所述輸出電壓進行操作并且其第一節(jié)點被提供第二電源電壓；以及 可變電阻器，連接在所述第一反饋晶體管的第二節(jié)點和第一地節(jié)點之間。
11.權(quán)利要求10非易失性存儲裝置，其中所述可變電阻器包括并聯(lián)連接的多個電阻器塊， 其中所述多個電阻器塊中的每ー塊包括電阻器和響應(yīng)于所述控制單元進行操作的選擇晶體管。
12.權(quán)利要求9非易失性存儲裝置，其中所述參考電流信號發(fā)生器包括 第一參考晶體管，配置成響應(yīng)于所述輸出電壓進行操作并且其第一節(jié)點被提供所述第三電源電壓； 第二參考晶體管，其柵極被提供第四電源電壓并且其第一節(jié)點被提供第三地電壓；第三參考晶體管，連接在所述第一參考晶體管的第二節(jié)點和所述第二參考晶體管的第ニ節(jié)點之間；以及 信號線，所述第一參考晶體管的第二節(jié)點和所述第三參考晶體管的柵極共同連接到該信號線并且該信號線輸出所述參考電流信號。
13.權(quán)利要求9的非易失性存儲裝置，其中所述參考電流產(chǎn)生單元還包括配置成將最大電流信號提供給所述模擬位計數(shù)單元的最大電流信號發(fā)生器， 其中所述模擬位計數(shù)單元配置成響應(yīng)于所述最大電流信號來對其中消耗的最大電流的量進行控制。
14.權(quán)利要求13的非易失性存儲裝置，其中所述最大電流信號發(fā)生器包括 第一最大晶體管，配置成響應(yīng)于所述參考電流信號進行操作； 第二最大晶體管，連接在所述第一最大晶體管的第一節(jié)點和第二地節(jié)點之間并且其柵極被提供第五電源電壓； 第三最大晶體管，其第一節(jié)點和柵極共同連接到所述第一最大晶體管的第二節(jié)點； 第四最大晶體管，配置成響應(yīng)于最大電流使能信號進行操作并且連接在所述第三最大晶體管和電源節(jié)點之間； 第五最大晶體管，配置成響應(yīng)于所述最大電流使能信號進行操作并且連接在所述第三最大晶體管的柵極和第三地節(jié)點之間；以及 信號線，連接到所述第三最大晶體管的柵極并且輸出所述最大電流信號。
15.權(quán)利要求I的非易失性存儲裝置，其中所述參考電流產(chǎn)生単元配置成調(diào)節(jié)所述參考電流信號的電平。
16.權(quán)利要求I的非易失性存儲裝置，其中所述模擬位計數(shù)單元包括 電流反射鏡，配置成對從所述頁緩沖解碼單元輸出的每個電流進行鏡像以輸出多個鏡像電流；以及多個計數(shù)器， 其中所述多個計數(shù)器中的每ー個包括 吸收電路，配置成接收所述多個鏡像電流中的ー個特定鏡像電流；以及差分放大器，配置成對與從所述頁緩沖解碼單元輸出的每個電流相對應(yīng)的電壓和所述吸收電路的電壓進行比較，并且輸出比較結(jié)果。
17.權(quán)利要求16的非易失性存儲裝置，其中所述多個計數(shù)器的吸收電路包括分別連接在第四地節(jié)點和所述電流反射鏡的輸出節(jié)點之間的吸收晶體管。
18.權(quán)利要求17的非易失性存儲裝置，其中在所述多個計數(shù)器中所述吸收晶體管的尺寸彼此不同。
19.權(quán)利要求16的非易失性存儲裝置，其中被所述多個計數(shù)器的吸收電路泄出的電流的量彼此不同。
20.權(quán)利要求16的非易失性存儲裝置，其中所述模擬位計數(shù)單元包括 參考負載電路，配置成從頁緩沖解碼單元輸出的每個電流泄出第一電流； 多個負載電路，配置成分別從所述多個鏡像電流中泄出與所述第一電流相同量的電流。
21.權(quán)利要求16的非易失性存儲裝置，其中所述電流反射鏡還包括配置成響應(yīng)于最大電流信號分別控制所述多個鏡像電流的最大量的多個晶體管。
22.權(quán)利要求I的非易失性存儲裝置，其中所述數(shù)字加法単元包括 解碼器，配置成將所述模擬位計數(shù)單元的輸出轉(zhuǎn)換成特定數(shù)字系統(tǒng)的數(shù)字值并且輸出所述數(shù)字值； 鎖存器；以及 數(shù)字加法器，配置成將存儲在所述鎖存器中的值與所述數(shù)字值相加并且輸出相加的值； 其中所述相加的值存儲在所述鎖存器中， 其中將存儲在所述鎖存器中的值提供給所述成功/失敗檢查単元。
23.權(quán)利要求I的非易失性存儲裝置，其中所述成功/失敗檢查単元包括 旁路寄存器，配置成存儲旁路值；以及 比較器，配置成在所述數(shù)字加法単元的輸出值超過所述旁路值時輸出所述失敗信號，并且在所述數(shù)字加法単元的輸出值等于或小于所述旁路值時輸出所述成功信號。
24.權(quán)利要求I的非易失性存儲裝置，其中所述控制単元配置成在所述成功信號被激活時結(jié)束所述編程操作。
25.權(quán)利要求I的非易失性存儲裝置，其中在校驗讀取期間，對要編程到第一編程狀態(tài)的存儲單元和要編程到第二編程狀態(tài)的存儲單元一起進行校驗， 其中當被編程到所述第一編程狀態(tài)的存儲單元在被編程到所述第二編程狀態(tài)的存儲単元之前編程成功時，所述控制單元結(jié)束對所述第一編程狀態(tài)的校驗讀取并且繼續(xù)對所述第二編程狀態(tài)的校驗讀取。
26.權(quán)利要求25的非易失性存儲裝置，所述模擬位計數(shù)單元配置成在要編程到所述第一和第二編程狀態(tài)的存儲單元在校驗讀取期間一起被校驗時，對被編程到所述第一編程狀態(tài)的存儲單元的校驗讀取結(jié)果進行計數(shù)； 其中所述模擬位計數(shù)單元配置成在要編程到所述第二編程狀態(tài)的存儲單元在校驗讀取期間被校驗時，對要編程到所述第二編程狀態(tài)的存儲單元的校驗讀取結(jié)果進行計數(shù)。
27.權(quán)利要求I的非易失性存儲裝置，其中在所述模擬位計數(shù)單元執(zhí)行所述計數(shù)期間向所述存儲單元陣列提供編程電壓。
28.一種非易失性存儲裝置，包括 存儲單元陣列； 頁緩沖単元，經(jīng)由多條位線與所述存儲単元陣列連接，并且配置成在校驗讀取期間存儲校驗讀取結(jié)果、將所述校驗讀取結(jié)果分成多個組并且以所分的組為單位順序地輸出所述校驗讀取結(jié)果； 頁緩沖解碼單元，配置成在第一校驗?zāi)Ｊ狡陂g根據(jù)從所述頁緩沖單元輸出的多個組中的每ー組的失效位的數(shù)目來順序地輸出電流，并且在第二校驗?zāi)Ｊ狡陂g根據(jù)從所述頁緩沖單元輸出的多個組中的每ー組的失效位的數(shù)目來順序地輸出進位信號以及和信號； 模擬位計數(shù)單元，配置成對從所述頁緩沖解碼単元順序輸出的電流順序地進行計數(shù)；數(shù)字加法単元，配置成在所述第一校驗?zāi)Ｊ狡陂g計算所述模擬位計數(shù)單元的計數(shù)結(jié)果的累加和，以及在所述第二校驗?zāi)Ｊ狡陂g計算所述和信號的累加和； 成功/失敗檢查単元，配置成在所述第一校驗?zāi)Ｊ狡陂g根據(jù)所述數(shù)字加法単元的計算結(jié)果輸出成功信號或失敗信號，并且在所述第二校驗?zāi)Ｊ狡陂g根據(jù)所述數(shù)字加法単元的計算結(jié)果和所述進位信號輸出所述成功信號或失敗信號；以及 控制單元，配置成響應(yīng)于所述成功信號或失敗信號控制隨后的編程操作。
29.權(quán)利要求28的非易失性存儲裝置，其中根據(jù)從最低有效位頁開始的待編程的頁的順序激活所述第一校驗?zāi)Ｊ交虻诙ｒ災(zāi)Ｊ健?br> 30.權(quán)利要求28的非易失性存儲裝置，其中當數(shù)據(jù)被編程到最高有效位頁時激活所述第二校驗?zāi)Ｊ剑? 其中當數(shù)據(jù)被編程到不是所述最高有效位頁的一頁時激活所述第一校驗?zāi)Ｊ健?br> 31.權(quán)利要求28的非易失性存儲裝置，其中當執(zhí)行I-步編程或粗編程時激活所述第一校驗?zāi)Ｊ剑? 其中當執(zhí)行精編程時激活所述第二校驗?zāi)Ｊ健?br> 32.權(quán)利要求28的非易失性存儲裝置，其中所述頁緩沖解碼単元包括 多個第三晶體管，連接到多條頁緩沖信號線并且配置成分別將所述多條頁緩沖信號線預(yù)充電到第一電源電壓； 多個第四晶體管，配置成分別響應(yīng)于所述多個頁緩沖信號線的電壓進行操作并且它們的第一節(jié)點被提供第二地電壓；多個第五晶體管，配置成響應(yīng)于參考電流信號進行操作并且它們的第一節(jié)點分別與所述多個第四晶體管的第二節(jié)點連接； 解碼器輸出信號線，所述多個第五晶體管的第二節(jié)點共同連接到該解碼器輸出信號線；以及 波紋和進位計算器，配置成根據(jù)所述多個第四晶體管的柵極電壓輸出所述進位信號和所述和信號。
33.權(quán)利要求28的非易失性存儲裝置，其中所述波紋和進位計算器配置成當所述多個組中的每ー組中存在一個失效位時激活所述和信號，并且當所述多個組中的每ー組中存在兩個或更多失效位時激活所述進位信號。
34.一種編程非易失性存儲裝置的方法，該非易失性存儲裝置包括與多條字線和多條位線連接的多個存儲単元，該方法包括步驟 向被選字線施加第一編程電壓； 向所述被選字線施加第一校驗電壓，以檢測要編程到第一狀態(tài)的存儲單元中編程成功的第一存儲單元和編程失敗的第二存儲單元； 對所述第一存儲單元禁止編程并且向所述被選字線施加第二編程電壓；以及 將要編程到所述第一狀態(tài)的存儲單元處理為編程成功。
35.權(quán)利要求34的方法，還包括步驟 在向所述被選字線施加所述第二編程電壓時計數(shù)所述第二存儲單元的數(shù)目；以及在所述第二存儲單元的數(shù)目超過旁路值時向所述被選字線施加所述第一校驗電壓以檢測所述第一和第二存儲單元。
36.權(quán)利要求34的方法，還包括步驟 向所述被選字線施加第二校驗電壓，以檢測要編程到第二狀態(tài)的存儲單元中編程成功的第三存儲單元和編程失敗的第四存儲單元； 其中當所述第一存儲單元被禁止編程時對所述第三存儲單元禁止編程。
37.權(quán)利要求36的方法，其中所述處理所述存儲単元的步驟包括對所述第二存儲單元禁止編程， 其中所述編程非易失性存儲裝置的方法還包括步驟 向所述被選字線施加所述第二校驗電壓以檢測所述第三和第四存儲單元，對所述第三存儲單元禁止編程以及向所述被選字線施加第三編程電壓；以及將要編程到所述第二狀態(tài)的存儲單元處理為編程成功。
38.權(quán)利要求37的方法，還包括步驟 在向所述被選字線施加所述第三編程電壓時計數(shù)所述第四存儲單元的數(shù)目；以及在所述第四存儲單元的數(shù)目超過旁路值時向所述被選字線施加所述第二校驗電壓以檢測所述第三和第四存儲單元。
39.一種編程非易失性存儲裝置的方法，該非易失性存儲裝置包括與多條字線和多條位線連接的多個存儲単元，該方法包括步驟 向被選字線施加編程電壓； 向所述被選字線施加校驗電壓； 根據(jù)所述校驗電壓的施加來存儲校驗結(jié)果；根據(jù)編程執(zhí)行方式選擇第一校驗?zāi)Ｊ交虻诙ｒ災(zāi)Ｊ?；以? 根據(jù)所選校驗?zāi)Ｊ酱_定編程成功或編程失敗。
40.權(quán)利要求39的方法，其中當執(zhí)行I-步編程或粗編程時選擇所述第一校驗?zāi)Ｊ剑? 其中當執(zhí)行精編程時選擇所述第二校驗?zāi)Ｊ健?br> 41.權(quán)利要求39的方法，其中當執(zhí)行最低有效位編程或中間有效位編程時選擇所述第一校驗?zāi)Ｊ剑? 其中當執(zhí)行最高有效位編程時選擇所述第二校驗?zāi)Ｊ健?br> 42.權(quán)利要求39的方法，其中所述編程電壓逐漸增加， 其中當所述編程電壓的増量超過參考值時選擇所述第一校驗?zāi)Ｊ剑? 其中當所述編程電壓的増量等于或小于所述參考值時選擇所述第二校驗?zāi)Ｊ健?br> 43.權(quán)利要求39的方法，其中當選擇所述第一校驗?zāi)Ｊ綍r，所述確定編程成功或編程失敗的步驟包括 產(chǎn)生與編程失敗的存儲單元的數(shù)目相對應(yīng)的電流，并且將所產(chǎn)生的電流解碼成數(shù)字值；以及 將該數(shù)字值與旁路值進行比較，并且根據(jù)比較結(jié)果確定編程成功或編程失敗。
44.權(quán)利要求39的方法，其中當選擇所述第二校驗?zāi)Ｊ綍r，所述確定編程成功或編程失敗的步驟包括 根據(jù)所述校驗結(jié)果產(chǎn)生和信號和進位信號； 當所述進位信號被激活時確定所述編程失敗；以及 將所述和信號的激活的數(shù)目與旁路值進行比較，并且在所述進位信號被去激活時根據(jù)比較結(jié)果確定編程成功或編程失敗。
45.—種存儲器系統(tǒng),包括 非易失性存儲裝置；以及 控制器，配置成使用糾錯代碼糾正來自所述非易失性存儲裝置的讀出數(shù)據(jù)的錯誤， 其中該非易失性存儲裝置包括 存儲單元陣列； 頁緩沖単元，經(jīng)由多條位線連接到所述存儲單元陣列，并且配置成在校驗讀取期間存儲校驗讀取結(jié)果、將所述校驗讀取結(jié)果分成多個組并且以所分的組為單位順序地輸出所述校驗讀取結(jié)果； 參考電流產(chǎn)生單元，配置成產(chǎn)生參考電流信號； 頁緩沖解碼單元，配置成基于所述參考電流信號根據(jù)從所述頁緩沖單元輸出的所述多個組中的每ー組的失效位的數(shù)目順序地輸出電流； 模擬位計數(shù)單元，配置成基于所述參考電流信號對從所述頁緩沖解碼単元順序輸出的電流進行計數(shù)； 數(shù)字加法単元，配置成計算所述模擬位計數(shù)單元的計數(shù)結(jié)果的累加和； 成功/失敗檢查単元，配置成根據(jù)所述數(shù)字加法単元的計算結(jié)果輸出成功信號或失敗信號；以及 控制單元，配置成響應(yīng)于所述成功信號或失敗信號控制隨后的編程操作。
全文摘要
本發(fā)明提供了一種非易失性存儲裝置及編程非易失性存儲裝置的方法。所述非易失性存儲裝置包括存儲單元陣列、輸出校驗讀取結(jié)果的頁緩沖單元、產(chǎn)生參考電流信號的參考電流產(chǎn)生單元、根據(jù)校驗讀取結(jié)果輸出電流的頁緩沖解碼單元、配置成對所述電流進行計數(shù)的模擬位計數(shù)單元、計算計數(shù)結(jié)果的累加和的數(shù)字加法單元、根據(jù)計算結(jié)果輸出成功信號或失敗信號的成功/失敗檢查單元、以及控制隨后的編程操作的控制單元。
文檔編號G11C16/10GK102820057SQ20121018968
公開日2012年12月12日 申請日期2012年6月8日 優(yōu)先權(quán)日2011年6月8日
發(fā)明者宋永先, 金甫根, 權(quán)五錫, 樸起臺, 申昇桓, 尹翔鏞 申請人:三星電子株式會社