專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有在行方向和列方向上分別排列多個(gè)存儲(chǔ)單元(memory cell)而成的存儲(chǔ)單元陣列的半導(dǎo)體存儲(chǔ)裝置，該存儲(chǔ)單元包括基于利用電應(yīng)力的施加使電阻變化的電動(dòng)作特性來存儲(chǔ)信息的可變電阻元件。
背景技術(shù)：
以閃存為代表的非易失性存儲(chǔ)器作為大容量、小型的信息記錄介質(zhì)在計(jì)算機(jī)、通信、測(cè)量設(shè)備、自動(dòng)控制裝置以及在個(gè)人周邊使用的生活設(shè)備等廣泛的領(lǐng)域中使用，對(duì)更廉價(jià)、大容量的非易失性存儲(chǔ)器的需要非常大。這是根據(jù)以下理由從能進(jìn)行電重寫并且即使切斷電源數(shù)據(jù)也不會(huì)消失的方面出發(fā)，能發(fā)揮作為以下器件的功能能容易搬運(yùn)的存儲(chǔ)卡、便攜式電話等、作為裝置運(yùn)轉(zhuǎn)的初始設(shè)定而預(yù)先非易失性地進(jìn)行存儲(chǔ)的數(shù)據(jù)儲(chǔ)存器、程序儲(chǔ)存器等。
但是，在閃存中，與將數(shù)據(jù)寫入成邏輯值“ I ”的程序動(dòng)作相比，將數(shù)據(jù)擦除成邏輯值“O”的擦除動(dòng)作更耗費(fèi)時(shí)間，因此不能進(jìn)行高速動(dòng)作。關(guān)于擦除動(dòng)作，雖然通過在進(jìn)行擦除動(dòng)作時(shí)以塊單位進(jìn)行從而謀求速度的提高，但是由于以塊單位來進(jìn)行擦除，所以存在不能實(shí)現(xiàn)隨機(jī)訪問的寫入的問題。因此當(dāng)前代替閃存的新型的非易失性存儲(chǔ)器正被廣泛地研究。其中利用了對(duì)金屬氧化膜施加電壓由此發(fā)生電阻變化的現(xiàn)象的電阻變化存儲(chǔ)器在微細(xì)化極限的方面比閃存有利，此外能實(shí)現(xiàn)低電壓的動(dòng)作，能實(shí)現(xiàn)高速的數(shù)據(jù)重寫，因此近年來研究開發(fā)正在積極地進(jìn)行(例如，參照日本特表2002-537627號(hào)公報(bào)、或者Baek，I. G.等，“Highly ScalableNon-volatile Resistive Memory using Simple Binary Oxide Driven by AsymmetricUnipolar Voltage Pulses”，IEDM2004，pp. 587-590，2004 年)。作為具有這些金屬氧化物的可變電阻元件的寫入/擦除特性，在被稱為雙極開關(guān)的驅(qū)動(dòng)方法的情況下，通過分別對(duì)元件施加相反極性的電壓脈沖，從而使元件的電阻增加(高電阻狀態(tài))/減少(低電阻狀態(tài))，因此在各電阻狀態(tài)應(yīng)用邏輯值來作為數(shù)據(jù)，由此作為存儲(chǔ)器使用。作為使用了具有上述金屬氧化物的可變電阻元件的存儲(chǔ)器的特征，可舉出以下方面由于寫入、擦除均能以低電壓高速地進(jìn)行，所以能實(shí)現(xiàn)任意地址的高速的重寫。因此，可期待非易失性存儲(chǔ)器能直接使用以往在DRAM中展開使用的數(shù)據(jù)，能在移動(dòng)設(shè)備功耗的減少、使用便利性的提高上較大地貢獻(xiàn)。另一方面，也存在起因于電阻變化存儲(chǔ)器特有的性質(zhì)的應(yīng)當(dāng)解決的課題。為了將半導(dǎo)體存儲(chǔ)裝置作為存儲(chǔ)器來使用，對(duì)寫入的數(shù)據(jù)的讀出動(dòng)作是必須的。例如為了將寫入了邏輯值“O”或邏輯值“I”的任一個(gè)的數(shù)據(jù)作為信息來使用，只要不重寫該數(shù)據(jù)就必須總是正確地讀出邏輯值“O”或邏輯值“ I ”的任一個(gè)。另一方面，在使用了具有金屬氧化物的可變電阻元件的存儲(chǔ)器中，將數(shù)據(jù)存儲(chǔ)為二端子的可變電阻元件的電阻狀態(tài)，即使切斷電源也能保持?jǐn)?shù)據(jù)，能起到作為非易失性存儲(chǔ)器的功能?？墒牵?dāng)存儲(chǔ)器的集成化大容量化發(fā)展時(shí)，存儲(chǔ)器元件性能的統(tǒng)計(jì)上的偏差也增大。因此在長(zhǎng)期間、高溫狀態(tài)下切斷了電源的狀態(tài)的情況下，難以完全避免在數(shù)據(jù)保持力弱的位發(fā)生錯(cuò)誤的可能性上升，必須對(duì)這樣的數(shù)據(jù)錯(cuò)亂采取某些對(duì)策。因此，在進(jìn)行數(shù)據(jù)的讀出時(shí)，使用ECC (Error Checking and Correcting,錯(cuò)誤檢查和糾正)的方法來檢測(cè)數(shù)據(jù)錯(cuò)誤，對(duì)檢測(cè)出錯(cuò)誤的數(shù)據(jù)進(jìn)行反轉(zhuǎn)以糾正并輸出，這樣的方法被廣泛地使用在閃存、儲(chǔ)存磁盤中。例如，在日本特開2010-3348號(hào)公報(bào)中提出了在檢測(cè)出數(shù)據(jù)錯(cuò)誤時(shí)不僅糾正輸出還糾正存儲(chǔ)單元的數(shù)據(jù)的方法?？墒牵m然為了糾正讀出輸出，僅將讀出的數(shù)據(jù)反轉(zhuǎn)即可，但在進(jìn)行存儲(chǔ)單元的數(shù)據(jù)糾正的情況下，需要進(jìn)行可變電阻元件的寫入動(dòng)作，其工序變得復(fù)雜。即，在檢測(cè)出錯(cuò)誤的情況下，當(dāng)欲糾正寫入到存儲(chǔ)單元的數(shù)據(jù)時(shí)，需要判斷錯(cuò)誤數(shù)據(jù)是什么樣的錯(cuò)誤。例如在能寫入邏輯值“I”(例如相當(dāng)于高電阻狀態(tài))和邏輯值“O”(例如相當(dāng)于低電阻狀態(tài))的存 儲(chǔ)單元的情況下，針對(duì)數(shù)據(jù)錯(cuò)誤，需要判斷是原來寫入了邏輯值“I”的數(shù)據(jù)變化成了邏輯值“O”的錯(cuò)誤、還是原來寫入了邏輯值“O”的數(shù)據(jù)變化成邏輯值“I”的錯(cuò)誤，因此需要為了糾正數(shù)據(jù)而判斷該錯(cuò)誤是哪一個(gè)所用的時(shí)間。進(jìn)而，由于在將邏輯值“O”重寫成“I”時(shí)的寫入條件和在將邏輯值“I”重寫成“O”時(shí)的電路上的電壓的施加條件較大地不同，所以在判斷出狀態(tài)之后，到設(shè)定為對(duì)重寫對(duì)象的存儲(chǔ)單元的期望的寫入用的電壓施加狀態(tài)還需要時(shí)間。再有，上述對(duì)將邏輯值“I”作為高電阻狀態(tài)、將邏輯值“O”作為低電阻狀態(tài)進(jìn)行了說明，但將邏輯值“ I ”和“O”分別作為低電阻狀態(tài)和高電阻狀態(tài)也是同樣的。

發(fā)明內(nèi)容
本發(fā)明鑒于上述的問題，其目的在于，提供一種在檢測(cè)并糾正有可能因長(zhǎng)期間的數(shù)據(jù)保持后的使用而產(chǎn)生的數(shù)據(jù)錯(cuò)誤時(shí)能高效地進(jìn)行數(shù)據(jù)糾正的半導(dǎo)體存儲(chǔ)裝置。本發(fā)明通過利用以下所示的具有金屬氧化物的可變電阻元件的特性，從而簡(jiǎn)化對(duì)存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤進(jìn)行糾正的寫入步驟。S卩，觀察到處于低電阻狀態(tài)的可變電阻元件由于長(zhǎng)時(shí)間的保持導(dǎo)致必然向電阻值增加的方向(向高電阻側(cè))變化。另一方面，觀察到處于高電阻狀態(tài)的可變電阻元件由于長(zhǎng)時(shí)間的保持導(dǎo)致根據(jù)向該高電阻狀態(tài)重寫時(shí)的寫入條件，向電阻值增加的方向(向高電阻側(cè))變化的情況和向降低的方向(向低電阻側(cè))變化的情況這兩者。在圖3中示出在對(duì)處于低電阻狀態(tài)的可變電阻元件進(jìn)行向高電阻狀態(tài)的重寫的情況下的電阻變化特性的寫入條件依賴性。對(duì)于重寫電壓脈沖的電壓振幅，在該電壓振幅處于某個(gè)范圍之前其電阻值未較大地變化而是大致固定，但之后，在達(dá)到特別指定的電壓值之前其電阻值朝向規(guī)定的峰值上升，與此相伴地，在施加電壓的振幅增加的同時(shí)電阻變化比(從低電阻狀態(tài)向高電阻狀態(tài)的變化比)增加。當(dāng)重寫電壓脈沖的電壓振幅超過該特別指定的電壓值時(shí)，其電阻值從峰值朝向低電阻狀態(tài)的電阻值減少，電阻變化比減少。再有，在此，在從低電阻狀態(tài)向高電阻狀態(tài)的重寫中，分別將上述的電阻值未較大地變化而是大致固定的重寫電壓脈沖的電壓振幅的范圍和電阻值的范圍稱為“第一電壓范圍”和“第一電阻變化區(qū)域”、將電阻值朝向規(guī)定的峰值上升的電壓振幅的范圍和電阻值的范圍稱為“第二電壓范圍”和“第二電阻變化區(qū)域”、將電阻值從該峰值朝向低電阻狀態(tài)的電阻值減少的電壓振幅的范圍和電阻值的范圍稱為“第三電壓范圍”和“第三電阻變化區(qū)域”。可知在具有這樣的特性的可變電阻元件中，在高電阻狀態(tài)處于上述第二電阻變化區(qū)域的情況下，由于長(zhǎng)時(shí)間的保持導(dǎo)致電阻值上升，在高電阻狀態(tài)處于上述第三電阻變化區(qū)域的情況下，由于長(zhǎng)時(shí)間的保持導(dǎo)致電阻值減少。換言之，在施加電壓振幅處于上述第二電壓范圍內(nèi)的重寫電壓脈沖使其向高電阻狀態(tài)轉(zhuǎn)變的情況下，由于之后的長(zhǎng)時(shí)間的保持導(dǎo)致電阻值上升，在施加電壓振幅處于上述第三電壓范圍內(nèi)的重寫電壓脈沖使其向高電阻狀態(tài)轉(zhuǎn)變的情況下，由于之后的長(zhǎng)時(shí)間的保持導(dǎo)致電阻值減少。在高電阻狀態(tài)下電阻值的上升與數(shù)據(jù)錯(cuò)誤無關(guān)。因此，在向高電阻狀態(tài)的重寫中，若將重寫電壓脈沖的電壓振幅以轉(zhuǎn)變后的高電阻狀態(tài)的電阻值處于第二電阻變化區(qū)域的方式設(shè)定在上述第二電壓范圍內(nèi)，則作為整體，長(zhǎng)期保持后的數(shù)據(jù)錯(cuò)誤限于應(yīng)當(dāng)處于低電阻狀態(tài)的位變?yōu)楦唠娮锠顟B(tài)的情況。其結(jié)果是能唯一地決定在感測(cè)到錯(cuò)誤時(shí)的數(shù)據(jù)的糾正。
在本發(fā)明中，在利用該特性在ECC的錯(cuò)誤檢測(cè)中發(fā)現(xiàn)了錯(cuò)誤的情況下，通過估計(jì)為是應(yīng)當(dāng)處于低電阻狀態(tài)的位變化成了高電阻狀態(tài)的錯(cuò)誤，從而省略判斷其電阻狀態(tài)的工序，并且通過施加用于向低電阻狀態(tài)轉(zhuǎn)變的重寫電壓脈沖，從而執(zhí)行用于糾正發(fā)現(xiàn)了錯(cuò)誤的全部的存儲(chǔ)單元的可變電阻元件的電阻狀態(tài)的寫入動(dòng)作(糾正寫入動(dòng)作)。由此，能大幅度地縮短糾正寫入動(dòng)作所需要的時(shí)間。再有，優(yōu)選該糾正寫入動(dòng)作在存儲(chǔ)器的起動(dòng)時(shí)執(zhí)行。這是因?yàn)樵摷m正寫入動(dòng)作依據(jù)在數(shù)據(jù)的長(zhǎng)期保持后產(chǎn)生的數(shù)據(jù)錯(cuò)誤的性質(zhì)，此外具有與存儲(chǔ)器動(dòng)作時(shí)產(chǎn)生的錯(cuò)誤不同的特性。進(jìn)而，由于該數(shù)據(jù)錯(cuò)誤依賴于存儲(chǔ)器的動(dòng)作環(huán)境(特別是動(dòng)作時(shí)間、動(dòng)作溫度)，所以優(yōu)選該糾正寫入動(dòng)作根據(jù)存儲(chǔ)器的使用時(shí)間、或根據(jù)存儲(chǔ)器的使用環(huán)境溫度來執(zhí)行。特別優(yōu)選根據(jù)存儲(chǔ)器的使用環(huán)境溫度，變更定期地執(zhí)行糾正寫入動(dòng)作的周期。S卩，用于實(shí)現(xiàn)上述目的的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，具有在行方向和列方向分別排列多個(gè)存儲(chǔ)單元而成的存儲(chǔ)單元陣列，該存儲(chǔ)單元具備可變電阻元件和與所述可變電阻元件的一端的電極連接的電流限制元件而成，該可變電阻元件在可變電阻體的兩端擔(dān)載電極，在該兩端之間給予電應(yīng)力，由此由該兩端間的電阻特性規(guī)定的電阻狀態(tài)在二個(gè)以上不同的電阻狀態(tài)間轉(zhuǎn)變，將該轉(zhuǎn)變后的一個(gè)電阻狀態(tài)用于信息的存儲(chǔ)，所述半導(dǎo)體存儲(chǔ)裝置的第一特征在于，所述可變電阻元件具有隨著使施加的電壓脈沖的電壓振幅的大小上升而依次呈現(xiàn)以下電阻變化的可變電阻特性第一電阻變化，在該電壓振幅處于第一電壓范圍時(shí)電阻值未從低電阻狀態(tài)較大地變化而是大致固定；第二電阻變化，在該電壓振幅處于第二電壓范圍時(shí)電阻值朝向規(guī)定的峰值上升；以及第三電阻變化，在該電壓振幅處于第三電壓范圍時(shí)電阻值從所述峰值朝向所述低電阻狀態(tài)的電阻值減少，所述半導(dǎo)體存儲(chǔ)裝置具備控制電路，該控制電路控制以下動(dòng)作編碼動(dòng)作，對(duì)具有多個(gè)位的信息位實(shí)施糾錯(cuò)編碼，生成位長(zhǎng)度比所述信息位長(zhǎng)的編碼數(shù)據(jù)；第一重寫動(dòng)作，對(duì)與所述編碼數(shù)據(jù)的第一邏輯值的位對(duì)應(yīng)的被選擇出的所述存儲(chǔ)單元的所述可變電阻元件的兩端的電極施加第一極性的重寫電壓脈沖，使所述可變電阻元件轉(zhuǎn)變成所述低電阻狀態(tài)；第二重寫動(dòng)作，對(duì)與所述編碼數(shù)據(jù)的第二邏輯值的位對(duì)應(yīng)的被選擇出的所述存儲(chǔ)單元的所述可變電阻元件的兩端的電極，施加極性與所述第一極性相反、電壓振幅處于所述第二電壓范圍內(nèi)的重寫電壓脈沖，使所述可變電阻元件轉(zhuǎn)變成高電阻狀態(tài)；讀出動(dòng)作，對(duì)與所述編碼數(shù)據(jù)對(duì)應(yīng)的多個(gè)被選擇出的所述存儲(chǔ)單元的所述可變電阻元件的兩端的電極施加讀出電壓脈沖，讀出該選擇出的所述存儲(chǔ)單元的所述電阻狀態(tài)，作為所述編碼數(shù)據(jù)讀出；以及譯碼動(dòng)作，對(duì)由所述讀出動(dòng)作讀出的所述編碼數(shù)據(jù)的錯(cuò)誤進(jìn)行檢測(cè)，糾正檢測(cè)出錯(cuò)誤的位，所述控制電路在所述譯碼動(dòng)作中檢測(cè)到讀出的編碼數(shù)據(jù)的錯(cuò)誤的情況下，選擇與該錯(cuò)誤的錯(cuò)誤位置對(duì)應(yīng)的所述存儲(chǔ)單元，對(duì)與該錯(cuò)誤位置對(duì)應(yīng)的全部的所述存儲(chǔ)單元執(zhí)行所述第一重寫動(dòng)作，控制對(duì)所述存儲(chǔ)單元陣列中存儲(chǔ)的所述編碼數(shù)據(jù)的糾正寫入動(dòng)作。上述第一特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，優(yōu)選所述可變電阻元件具有在施加了電壓振幅處于所述第二電壓范圍內(nèi)的重寫電壓脈沖的情況下轉(zhuǎn)變后的高電阻狀態(tài)的電阻值隨著時(shí)間的經(jīng)過而上升的保持特性的情況。再有，在以下的說明中，對(duì)“O”分配第一邏輯值，對(duì)“ I ”分配第二邏輯值，對(duì)邏輯值“O”分配可變電阻元件的低電阻狀態(tài)，對(duì)邏輯值“I”分配高電阻狀態(tài)。而且，將與邏輯值“O” 對(duì)應(yīng)的可變電阻元件的低電阻狀態(tài)適宜稱為“O”狀態(tài)，將與邏輯值“ I ”對(duì)應(yīng)的可變電阻元件的高電阻狀態(tài)適宜稱為“ I ”狀態(tài)。在本發(fā)明中，在使可變電阻元件的電阻狀態(tài)轉(zhuǎn)變成高電阻狀態(tài)時(shí)，施加電壓振幅處于上述第二電壓范圍內(nèi)的重寫電壓脈沖，執(zhí)行向高電阻狀態(tài)(“I”狀態(tài))的重寫動(dòng)作。在該情況下，就長(zhǎng)期保持后的數(shù)據(jù)錯(cuò)誤而言，可能發(fā)生應(yīng)當(dāng)是低電阻狀態(tài)(“O”狀態(tài))的位高電阻化并變化成“I”狀態(tài)的錯(cuò)誤，但不會(huì)發(fā)生應(yīng)當(dāng)是高電阻狀態(tài)(“I”狀態(tài))的位低電阻化并變化成“O”狀態(tài)的錯(cuò)誤。因此，若在編碼數(shù)據(jù)的譯碼后的錯(cuò)誤檢測(cè)動(dòng)作中檢測(cè)出錯(cuò)誤，則這限于應(yīng)當(dāng)是邏輯值“I”的位變成“O”的情況。因此，在檢測(cè)出錯(cuò)誤的情況下，針對(duì)該錯(cuò)誤數(shù)據(jù)，不用判斷是應(yīng)當(dāng)為邏輯值“O”的位變?yōu)榱?“1”，還是應(yīng)當(dāng)為邏輯值“I”的位變成了 “0”，總是估計(jì)為應(yīng)當(dāng)是邏輯值“O”的位變?yōu)榱?“1”，對(duì)檢測(cè)出錯(cuò)誤的全部的存儲(chǔ)單元的可變電阻元件，總是通過施加用于寫入成邏輯值“O”的重寫電壓脈沖，從而能進(jìn)行糾正寫入動(dòng)作。其結(jié)果是能縮短編碼數(shù)據(jù)的糾正所需要的時(shí)間。進(jìn)而，上述第一特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，優(yōu)選在所述糾正寫入動(dòng)作中，在執(zhí)行所述第一重寫動(dòng)作之前，對(duì)與所述錯(cuò)誤位置對(duì)應(yīng)的全部的所述存儲(chǔ)單元執(zhí)行所述第二
重寫動(dòng)作。在對(duì)檢測(cè)出錯(cuò)誤的全部的存儲(chǔ)單元的可變電阻元件施加用于寫入成邏輯值“O”的重寫電壓脈沖之前，執(zhí)行施加用于寫入成邏輯值“I”的重寫電壓脈沖的第二重寫動(dòng)作，由此使可變電阻元件的電阻狀態(tài)轉(zhuǎn)變成“ I ”狀態(tài)(高電阻狀態(tài))之后進(jìn)行向“O ”狀態(tài)(低電阻狀態(tài))的重寫，能更精確地將可變電阻元件重寫成“ O ”狀態(tài)。進(jìn)而，上述第一特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的第二特征在于，所述控制電路在所述譯碼動(dòng)作中檢測(cè)到讀出的編碼數(shù)據(jù)的錯(cuò)誤的情況下，將與該錯(cuò)誤的錯(cuò)誤位置對(duì)應(yīng)的全部的所述存儲(chǔ)單元的所述可變電阻元件的電阻狀態(tài)設(shè)定為所述低電阻狀態(tài)，與所述糾正寫入動(dòng)作的執(zhí)行并行地對(duì)輸出糾錯(cuò)后的譯碼了的數(shù)據(jù)的讀出輸出動(dòng)作的執(zhí)行進(jìn)行控制。根據(jù)上述第二特征的半導(dǎo)體存儲(chǔ)裝置，在檢測(cè)出編碼數(shù)據(jù)的錯(cuò)誤的情況下，通過以不是糾正并再次讀出該編碼數(shù)據(jù)而是輸出糾正了錯(cuò)誤數(shù)據(jù)的譯碼數(shù)據(jù)的方式進(jìn)行控制，從而能縮短在輸出數(shù)據(jù)之前的時(shí)間，能以高速進(jìn)行數(shù)據(jù)輸出和糾錯(cuò)。在此，如上所述，可能產(chǎn)生的錯(cuò)誤限于應(yīng)當(dāng)是邏輯值“O”的位變?yōu)椤癐”的情況，因此在讀出輸出動(dòng)作中，對(duì)錯(cuò)誤數(shù)據(jù)總是輸出邏輯值“O”(與低電阻狀態(tài)對(duì)應(yīng)的邏輯值)。此外，利用可變電阻元件的寫入、擦除、以及讀出所需要的時(shí)間均與數(shù)IOn秒 IOOn秒左右大致相同程度，能同時(shí)并行地執(zhí)行讀出輸出動(dòng)作和糾正寫入動(dòng)作。此外，使存儲(chǔ)器使用者未意識(shí)到存儲(chǔ)單元的糾正所耗費(fèi)的時(shí)間就完成。進(jìn)而，上述第一或第二特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的第三特征在于，具備信號(hào)產(chǎn)生電路，其生成設(shè)定的周期的刷新(refresh)請(qǐng)求信號(hào)，所述控制電路以與所述刷新請(qǐng)求信號(hào)同步地執(zhí)行所述讀出動(dòng)作、所述譯碼動(dòng)作、以及所述糾正寫入動(dòng)作的方式進(jìn)行控制。通常，在數(shù)據(jù)的保持特性伴隨著時(shí)間的經(jīng)過而劣化時(shí)，根據(jù)上述第三特征的半導(dǎo)體存儲(chǔ)裝置，通過與刷新請(qǐng)求信號(hào)同步地控制糾正寫入動(dòng)作，從而能高效地糾正由于長(zhǎng)期 間的數(shù)據(jù)保持而產(chǎn)生的數(shù)據(jù)錯(cuò)誤。進(jìn)而，上述第三特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，優(yōu)選具備模式寄存器，其保持與感測(cè)到的溫度對(duì)應(yīng)的動(dòng)作模式，根據(jù)所述動(dòng)作模式，變更所述刷新請(qǐng)求信號(hào)的設(shè)定周期。進(jìn)而，上述第三特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，優(yōu)選所述刷新請(qǐng)求信號(hào)的周期以伴隨著溫度上升而單調(diào)地減少的方式進(jìn)行設(shè)定。通常，由于存儲(chǔ)器的使用環(huán)境溫度越上升，數(shù)據(jù)的保持特性越劣化，所以通過對(duì)用于進(jìn)行糾正寫入動(dòng)作的刷新請(qǐng)求信號(hào)以伴隨著溫度上升其周期變短的方式進(jìn)行設(shè)定，從而能高效地糾正由于長(zhǎng)期間的數(shù)據(jù)保持而產(chǎn)生的數(shù)據(jù)錯(cuò)誤。進(jìn)而，上述第一至第三的任一個(gè)特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的第四特征在于，所述編碼數(shù)據(jù)是對(duì)所述信息位附加校驗(yàn)位而成，在所述讀出動(dòng)作之后、所述譯碼動(dòng)作之前，所述控制電路控制以下動(dòng)作第二編碼動(dòng)作，對(duì)在所述讀出動(dòng)作中讀出的所述編碼數(shù)據(jù)中的所述信息位實(shí)施所述糾錯(cuò)編碼，生成所述校驗(yàn)位；以及比較動(dòng)作，將在所述讀出動(dòng)作中讀出的所述編碼數(shù)據(jù)中的所述校驗(yàn)位和由所述第二編碼動(dòng)作生成的所述校驗(yàn)位進(jìn)行比較，在雙方的所述校驗(yàn)位一致的情況下，判定為沒有所述編碼數(shù)據(jù)的錯(cuò)誤，不進(jìn)行所述譯碼動(dòng)作。根據(jù)上述第四特征的半導(dǎo)體存儲(chǔ)裝置，代替在編碼數(shù)據(jù)的讀出動(dòng)作之后，進(jìn)行譯碼動(dòng)作中的通常的錯(cuò)誤檢測(cè)處理，而是通過對(duì)讀出的信息位進(jìn)行編碼，將由該編碼生成的校驗(yàn)位和讀出的校驗(yàn)位進(jìn)行比較，從而進(jìn)行編碼數(shù)據(jù)的錯(cuò)誤檢測(cè)處理。而且，在該比較動(dòng)作中雙方的校驗(yàn)位一致的情況下，視為未檢測(cè)出數(shù)據(jù)錯(cuò)誤，僅在雙方的校驗(yàn)位不一致的情況下，視為檢測(cè)出了數(shù)據(jù)錯(cuò)誤，進(jìn)行譯碼動(dòng)作，特別指定錯(cuò)誤存在的位置。像這樣，代替處理非常耗時(shí)間的譯碼動(dòng)作，而是通過處理時(shí)間比較短的第二編碼動(dòng)作來進(jìn)行錯(cuò)誤檢測(cè)，從而能一邊維持高的可靠性，一邊整體縮短讀出處理所需要的時(shí)間。在該情況下，在檢測(cè)出錯(cuò)誤的情況下，在讀出處理中執(zhí)行第二編碼動(dòng)作、比較動(dòng)作、以及譯碼動(dòng)作的每一個(gè)，讀出處理所需要的時(shí)間僅增加第二編碼動(dòng)作和比較動(dòng)作的量。因此，在頻繁發(fā)生錯(cuò)誤的情況下，不能期待整體縮短讀出處理的時(shí)間，但當(dāng)考慮電阻變化存儲(chǔ)器中的通常的錯(cuò)誤發(fā)生率時(shí)，代替譯碼動(dòng)作而執(zhí)行第二編碼動(dòng)作和比較動(dòng)作，由此能期待整體縮短處理時(shí)間。
進(jìn)而，上述第一至第四的任一個(gè)特征的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，優(yōu)選所述可變電阻體包含Al、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn、Nb的至少任一種金屬的氧化物或氧氮化物而成。因此，根據(jù)本發(fā)明，能實(shí)現(xiàn)一種在檢測(cè)并糾正有可能在長(zhǎng)期間的數(shù)據(jù)保持后產(chǎn)生的數(shù)據(jù)錯(cuò)誤時(shí)能高效地進(jìn)行數(shù)據(jù)糾正的半導(dǎo)體存儲(chǔ)裝置。


圖I是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的一個(gè)結(jié)構(gòu)例的框圖。
圖2是表示構(gòu)成本發(fā)明中的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元陣列的一個(gè)結(jié)構(gòu)例的電路圖。圖3是表示在使可變電阻元件轉(zhuǎn)變成高電阻狀態(tài)的情況下的、重寫電壓脈沖的電壓振幅以及施加時(shí)間和轉(zhuǎn)變后的電阻值的關(guān)系(電阻變化特性)的圖。圖4是表示在改變了使可變電阻元件轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)的重寫電壓脈沖的電壓振幅的情況下的、可變電阻元件的高電阻狀態(tài)和低電阻狀態(tài)的轉(zhuǎn)變后的電阻值的變化的圖。圖5是表示高電阻狀態(tài)的電阻值在150°C下的數(shù)據(jù)保持特性的圖。圖6是表示高電阻狀態(tài)的電阻值在150°C下的數(shù)據(jù)保持特性的圖。圖7是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置在編碼數(shù)據(jù)的讀出時(shí)的動(dòng)作的流程圖。圖8是表示本發(fā)明的第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置在編碼數(shù)據(jù)的讀出時(shí)的動(dòng)作的流程圖。圖9是將低電阻狀態(tài)的電阻值在高溫環(huán)境中的數(shù)據(jù)保持特性表示為錯(cuò)誤位的累積概率的變化的圖。圖10是表示本發(fā)明的第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的一個(gè)結(jié)構(gòu)例的框圖。圖11是表示本發(fā)明的第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置在刷新時(shí)的動(dòng)作的流程圖。圖12是表示本發(fā)明的第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的另一結(jié)構(gòu)例的框圖。圖13是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置在讀出時(shí)的動(dòng)作的時(shí)間圖。圖14是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置在讀出時(shí)的動(dòng)作的時(shí)間圖。圖15是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置在讀出時(shí)的動(dòng)作的時(shí)間圖。
具體實(shí)施例方式〈第一實(shí)施方式〉
在圖I中示出本發(fā)明一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置(以下，適宜稱為“本發(fā)明裝置I”)的概略的電路結(jié)構(gòu)。本發(fā)明裝置I大致地劃分為由存儲(chǔ)單元陣列部101和存儲(chǔ)控制器(memory controller)部102構(gòu)成。存儲(chǔ)控制器部102具備以下部分而成編碼器電路103，對(duì)作為輸入數(shù)據(jù)的多個(gè)信息位實(shí)施附加糾錯(cuò)用的校驗(yàn)位的糾錯(cuò)編碼，生成位長(zhǎng)度比信息位長(zhǎng)的編碼數(shù)據(jù)；控制器104，對(duì)由輸入地址特別指定的存儲(chǔ)單元陣列部101內(nèi)的存儲(chǔ)單元陣列的存儲(chǔ)單元，控制該編碼數(shù)據(jù)的寫入和讀出動(dòng)作；以及譯碼器電路105，對(duì)經(jīng)由控制器104讀出的編碼數(shù)據(jù)(信息位+校驗(yàn)位)進(jìn)行譯碼，并且檢測(cè)在譯碼后的數(shù)據(jù)內(nèi)是否沒有錯(cuò)誤，并糾正錯(cuò)誤。譯碼器電路105在其內(nèi)部具備ECC電路106，在檢測(cè)出譯碼后的數(shù)據(jù)內(nèi)的錯(cuò)誤的情況下特別指定該錯(cuò)誤的位位置；以及輸出控制電路107，直接輸出正常的位，對(duì)錯(cuò)誤的位反轉(zhuǎn)、糾正并輸出數(shù)據(jù)。再有，控制器104除了控制寫入和讀出動(dòng)作以外，還進(jìn)行編碼器電路103、譯碼器電路105、ECC電路106、以及輸出控制電路107的各動(dòng)作的控制。再有，雖然在圖I中未示出，但存儲(chǔ)單元陣列部101具備在寫入和讀出動(dòng)作時(shí)選擇該動(dòng)作對(duì)象的特別指定的存儲(chǔ)單元的列選擇電路/行選擇電路、以及供給用于寫入和讀出動(dòng)作的動(dòng)作電壓并向選擇出的特別指定的存儲(chǔ)單元施加該動(dòng)作電壓的電路。存儲(chǔ)單元陣列部101具備存儲(chǔ)單元陣列110而成，將該存儲(chǔ)單元陣列110分割成多個(gè)(例如，4個(gè))存儲(chǔ)體(bank) IlOa 110d。在圖2中示出構(gòu)成存儲(chǔ)單元陣列的各存儲(chǔ) 體的結(jié)構(gòu)例。各存儲(chǔ)體I IOa I IOd構(gòu)成為具備多個(gè)存儲(chǔ)單元M，該存儲(chǔ)單元M具備I個(gè)晶體管T和I個(gè)可變電阻元件R，且晶體管T的源極或漏極的一端和可變電阻元件R的一端連接而成。在各存儲(chǔ)體IlOa IlOd中，將mXn個(gè)存儲(chǔ)單元M在行方向(圖2的橫向)和列方向(圖2的縱向)呈矩陣狀地進(jìn)行配置，在各個(gè)存儲(chǔ)單元M中，在同一列排列的存儲(chǔ)單元的可變電阻元件的另一端分別與在列方向上延伸的位線BLi (i = I m)連接,在同一行排列的存儲(chǔ)單元的晶體管的柵極分別連接有在行方向上延伸的字線WLj (j = l n)。另一方面，在同一列排列的存儲(chǔ)單元的晶體管的源極或漏極的另一端分別與在列方向上延伸的源極線SLk (k= I η)連接。再有，針對(duì)源極線SLk，采用每一個(gè)在行方向上延伸的結(jié)構(gòu)也可，使存儲(chǔ)單元陣列內(nèi)的全部的源極線成為共同的也可，其結(jié)構(gòu)不特別限定。本實(shí)施方式中，各存儲(chǔ)體IlOa IlOd構(gòu)成為根據(jù)晶體管T的柵極電壓的施加狀態(tài)來切換存儲(chǔ)單元M的選擇/非選擇，根據(jù)向可變電阻元件R的一端、以及晶體管T的源極或漏極的另一端的電壓施加狀態(tài)來切換存儲(chǔ)單元M的動(dòng)作。各位線BLi分別與位線選擇電路(列選擇電路)111連接，各字線WLj分別與字線選擇電路(行選擇電路)112連接，各源極線SLk分別與源極線選擇電路113連接。存儲(chǔ)控制器部102當(dāng)被輸入動(dòng)作對(duì)象的存儲(chǔ)單元的地址時(shí)，特別指定該動(dòng)作對(duì)象的存儲(chǔ)單元所屬的存儲(chǔ)體，各選擇電路111 113基于來自存儲(chǔ)控制器部102的指示，根據(jù)地址輸入選擇該特別指定的存儲(chǔ)體的位線、字線以及源極線，對(duì)選擇出的或非選擇的位線、字線以及源極線分別單獨(dú)地施加存儲(chǔ)器動(dòng)作所需要的電壓。各存儲(chǔ)體IlOa IIOd每一個(gè)中的位線和字線是單獨(dú)的，利用字線選擇電路112和位線選擇電路111獨(dú)立地選擇存儲(chǔ)單元也可，在至少任一個(gè)存儲(chǔ)體間共有字線，利用共同的字線選擇電路112來選擇存儲(chǔ)單元也可。通過采用那樣的結(jié)構(gòu)，從而能在各個(gè)存儲(chǔ)體的每一個(gè)中獨(dú)立地進(jìn)行選擇出的存儲(chǔ)單元的存儲(chǔ)器動(dòng)作。再有，在存儲(chǔ)體間共有字線的情況下，在該存儲(chǔ)體彼此中不能選擇字線不同的存儲(chǔ)單元來獨(dú)立地進(jìn)行存儲(chǔ)器動(dòng)作，但是對(duì)于在該存儲(chǔ)體彼此中的與同一字線連接的存儲(chǔ)單元，能獨(dú)立地進(jìn)行存儲(chǔ)器動(dòng)作。
可變電阻元件R是在由金屬氧化物構(gòu)成的可變電阻體的兩端擔(dān)載電極而成的元件，作為該可變電阻體的材料，可列舉出Al、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn、Nb的各氧化物或氧氮化物。在此，作為擔(dān)載該可變電阻體的電極的材料，對(duì)一個(gè)電極使用功函數(shù)大的電極(例如，TiN.Pt, Ir等)來作為第一電極，對(duì)另一個(gè)電極使用具有與由金屬氧化物的氧缺陷引起的雜質(zhì)能級(jí)相同程度的功函數(shù)的電極(例如，Ta、Al等)來作為第二電極。更優(yōu)選地，可以使用功函數(shù)為4. 5eV以上的電極作為第一電極,使用功函數(shù)為4. 5V以下的電極作為第二電極。此時(shí)，電極和金屬氧化物的界面在第二電極側(cè)為歐姆接合，在第一電極側(cè)為非歐姆接合(肖特基接合)。為了使上述的可變電阻元件R從高電阻狀態(tài)轉(zhuǎn)變成低電阻狀態(tài)，例如，在存儲(chǔ)單元的位線和源極線間施加+ I. 8V、50nsec的電壓脈沖。另一方面，為了使可變電阻元件R從低電阻狀態(tài)轉(zhuǎn)變成高電阻狀態(tài)，在存儲(chǔ)單元的位線和源極線間施加與低電阻化時(shí)極性相反的例如-I. 5V、50nsec的電壓脈沖。在此，將可變電阻元件R的低電阻狀態(tài)稱為邏輯值“0”，將高電阻狀態(tài)稱為邏輯值“1”，分別將對(duì)選擇出的存儲(chǔ)單元的可變電阻元件R寫入“O”狀態(tài) 的動(dòng)作稱為第一重寫動(dòng)作，將對(duì)選擇出的存儲(chǔ)單元的可變電阻元件R寫入“ I ”狀態(tài)的動(dòng)作稱為第二重寫動(dòng)作。在該情況下，能采用如下結(jié)構(gòu)在對(duì)源極線施加了 OV的狀態(tài)下，從選擇位線側(cè)施加+ I. 8V、50nsec的電壓脈沖來執(zhí)行第一重寫動(dòng)作，在對(duì)選擇位線施加了+ I. 5V的狀態(tài)下，從選擇源極線側(cè)施加0V、50nseC的電壓脈沖來執(zhí)行第二重寫動(dòng)作。此時(shí)，可變電阻元件R的電阻狀態(tài)的重寫能通過控制施加的電壓或電流來進(jìn)行，在每次存儲(chǔ)不同的信息時(shí)，不需要調(diào)整向可變電阻元件施加的電壓脈沖的次數(shù)、施加時(shí)間，因此不需要復(fù)雜的算法。再有，在本發(fā)明裝置I中使用的糾錯(cuò)的編碼方法(糾錯(cuò)碼)中，能利用各種公知的結(jié)構(gòu)。例如，能利用里德所羅門碼(Reed-Solomon Coding)或BCH(Bose-Chaudhuri-Hocquenghem)編碼等的循環(huán)碼、漢明碼、或者低密度奇偶校驗(yàn)碼(LowDensity Parity Check code, LDPC),但不限于此。在本發(fā)明裝置I中，對(duì)應(yīng)當(dāng)存儲(chǔ)于存儲(chǔ)單元陣列110的數(shù)據(jù)通過編碼器電路103按具有多個(gè)位的信息位的每一個(gè)進(jìn)行糾錯(cuò)編碼，將附加有校驗(yàn)位的編碼數(shù)據(jù)存儲(chǔ)于存儲(chǔ)單元陣列，因此在讀出存儲(chǔ)于存儲(chǔ)單元陣列的數(shù)據(jù)時(shí)，需要以該編碼數(shù)據(jù)單位集中讀出多個(gè)存儲(chǔ)單元的信息。此時(shí)，信息位和校驗(yàn)位無論是分別保存在不同的存儲(chǔ)體中，還是保存在相同的存儲(chǔ)體內(nèi)，哪一個(gè)都可以。此外，將信息位的各位按每個(gè)存儲(chǔ)體進(jìn)行分割并保存也可。以下，針對(duì)可變電阻元件R的開關(guān)特性(可變電阻特性)和數(shù)據(jù)保持特性的關(guān)系進(jìn)行說明。在此，開關(guān)特性是指在二端子構(gòu)造的可變電阻元件的兩端子間施加電壓脈沖，使可變電阻元件的電阻特性在二個(gè)以上的電阻狀態(tài)間轉(zhuǎn)變的情況下的電壓脈沖的施加條件和可變電阻元件的電阻狀態(tài)之間的關(guān)系?？勺冸娮柙使用氮化鈦(TiN)來作為第一電極，使用鉭(Ta)來作為第二電極，在該第一電極和第二電極之間夾持有由氧化鉿構(gòu)成的可變電阻體，對(duì)具備這樣的可變電阻元件R的存儲(chǔ)單元M，在將第一重寫動(dòng)作中的電壓施加條件設(shè)定為選擇晶體管T (W =1.8ym)的柵極電壓是+ 1.7V、選擇源極線是+ OV的狀態(tài)下，從選擇位線側(cè)施加+ 5. 0V、50nsec的重寫電壓脈沖，使可變電阻元件R的電阻狀態(tài)轉(zhuǎn)變成低電阻狀態(tài)。之后，在作為第二重寫動(dòng)作中的電壓施加條件而將選擇晶體管的柵極電壓設(shè)定為+ 9. 0V、將選擇位線設(shè)定為十OV的狀態(tài)下，從選擇源極線側(cè)施加電壓振幅不同的電壓脈沖使可變電阻元件R的電阻狀態(tài)轉(zhuǎn)變成高電阻狀態(tài)。在圖3中示出此時(shí)的第二重寫動(dòng)作中的電壓脈沖的電壓振幅和轉(zhuǎn)變后的電阻狀態(tài)的電阻值的關(guān)系。如圖3所示那樣，可變電阻元件R示出在施加的電壓脈沖的電壓振幅處于第一電壓范圍(在施加時(shí)間為IOnsec的情況下為I. 8V以下)時(shí)電阻值未從低電阻狀態(tài)較大地變化而是大致固定的第一電阻變化?？墒?，隨著使該電壓振幅上升，依次示出在該電壓振幅處于第二電壓范圍(在施加時(shí)間為IOnsec的情況下為I. 8V 2. 5V)時(shí)電阻值朝向規(guī)定的峰值上升的第二電阻變化、以及在該電壓振幅處于第三電壓范圍(在施加時(shí)間為IOnsec的情況下為2. 5V以上)時(shí)電阻值從上述峰值朝向上述低電阻狀態(tài)的電阻值減少的第三電阻變化。此外，在改變施加的重寫電壓脈沖的脈沖施加時(shí)間進(jìn)行同樣的實(shí)驗(yàn)的情況下，從圖3可知，脈沖施加時(shí)間越長(zhǎng)，電阻值達(dá)到峰值的重寫電壓脈沖的電壓振幅越減少，與施加電壓的變化對(duì)應(yīng)的電阻值的增減變得越急劇。進(jìn)而，在將第一重寫動(dòng)作中的電壓施加條件設(shè)定為選擇晶體管T的柵極電壓是+ I. 6V、選擇源極線是+ OV的狀態(tài)下，從選擇位線側(cè)施加+ 5. 0V、50nsec的重寫電壓脈沖，使可變電阻元件R的電阻狀態(tài)轉(zhuǎn)變成低電阻狀態(tài)。之后，在作為第二重寫動(dòng)作中的電壓施加條件而將選擇晶體管的柵極電壓設(shè)定為+ 9. 0V、將選擇位線設(shè)定為+ OV的狀態(tài)下，將脈沖施加時(shí)間固定為50nseC，從選擇源極線側(cè)施加電壓振幅分別不同的電壓脈沖使可變電阻元件R的電阻狀態(tài)轉(zhuǎn)變成高電阻狀態(tài)。在圖4中示出此時(shí)的第一重寫動(dòng)作后的低電阻狀態(tài)和第二重寫動(dòng)作后的高電阻狀態(tài)的電阻值的關(guān)系。將具有圖4所示的開關(guān)特性的可變電阻元件R長(zhǎng)時(shí)間暴露于150°C的熱。在圖5和圖6示出此時(shí)的加熱時(shí)間和電阻值的關(guān)系。圖5是在第二重寫動(dòng)作的施加電壓脈沖的電壓振幅為第二電壓范圍(I. 5V或者1.6V)的情況下的結(jié)果，圖6是表示在第二重寫動(dòng)作的施加電壓脈沖的電壓振幅為第三電壓范圍(I. 8V或者I. 9V)的情況下的結(jié)果。從圖5可知，在第二重寫動(dòng)作的施加電壓脈沖的電壓振幅位于第二電壓范圍內(nèi)的情況下，由于長(zhǎng)時(shí)間的加熱造成電阻值處于增加的趨勢(shì)。與此相對(duì)地，從圖6可知，在第二重寫條件的施加電壓脈沖的電壓振幅處于第三電壓范圍內(nèi)的情況下，由于長(zhǎng)時(shí)間的加熱造成電阻值處于減少的趨勢(shì)。因此，若在施加電壓脈沖的電壓振幅處于第二電壓范圍內(nèi)的條件下進(jìn)行第二重寫動(dòng)作，則長(zhǎng)期間保持后的使用時(shí)的數(shù)據(jù)錯(cuò)誤限于應(yīng)當(dāng)是低電阻狀態(tài)(“O”狀態(tài))的位高電阻化并變化為“I”狀態(tài)的錯(cuò)誤。在本發(fā)明中，在利用上述特性在ECC編碼數(shù)據(jù)的錯(cuò)誤檢測(cè)中發(fā)現(xiàn)了錯(cuò)誤的情況下，估計(jì)為應(yīng)當(dāng)是低電阻狀態(tài)(“O”狀態(tài))的位變化成高電阻狀態(tài)(“I”狀態(tài))的錯(cuò)誤，省略了判斷檢測(cè)出錯(cuò)誤的存儲(chǔ)單元的可變電阻元件的電阻狀態(tài)的工序，并且通過施加用于向低電阻狀態(tài)轉(zhuǎn)變的重寫電壓脈沖來執(zhí)行用于糾正發(fā)現(xiàn)了錯(cuò)誤的全部可變電阻元件的電阻狀態(tài)的寫入動(dòng)作。由此，能大幅度地縮短糾正動(dòng)作所需要的時(shí)間。接著，針對(duì)本發(fā)明裝置I的編碼數(shù)據(jù)的錯(cuò)誤檢測(cè)、以及糾正寫入方法，參照?qǐng)D7的流程圖來進(jìn)行說明。首先，向存儲(chǔ)控制器部102輸入讀出對(duì)象的存儲(chǔ)單元的地址(步驟# 200)。
于是，存儲(chǔ)控制器部102內(nèi)的控制器104特別指定與輸入地址對(duì)應(yīng)的多個(gè)存儲(chǔ)單元，對(duì)該多個(gè)存儲(chǔ)單元讀出可變電阻元件的電阻狀態(tài)，進(jìn)行編碼數(shù)據(jù)的讀出(步驟# 201 讀出動(dòng)作)。優(yōu)選地，以該輸入地址作為開始地址，僅選擇與編碼數(shù)據(jù)的位數(shù)相當(dāng)?shù)臄?shù)量的連接于同一字線的多個(gè)存儲(chǔ)單元，對(duì)與該多個(gè)存儲(chǔ)單元連接的多個(gè)位線同時(shí)讀出并施加電壓?；蛘?，從與該多個(gè)存儲(chǔ)單元共同連接的源極線讀出并施加電壓也可。作為此時(shí)的讀出電壓，設(shè)為比第一和第二重寫動(dòng)作中的重寫電壓脈沖低的電壓(例如，O. 3V)。再有，該讀出電壓脈沖的電壓振幅只要是與第一或第二重寫電壓動(dòng)作中的重寫電壓脈沖相比絕對(duì)值低、可變電阻元件的電阻值不會(huì)較大地變動(dòng)的電壓，則使用什么樣的電壓都可以。接著，譯碼器電路105對(duì)讀出的編碼數(shù)據(jù)進(jìn)行譯碼(步驟# 202 :譯碼動(dòng)作)。接著，譯碼器電路105基于糾錯(cuò)碼，檢測(cè)在譯碼后的數(shù)據(jù)內(nèi)是否有錯(cuò)誤(步驟
#203 :錯(cuò)誤檢測(cè)動(dòng)作)。在檢測(cè)出錯(cuò)誤的情況下，基于糾錯(cuò)碼，ECC電路106特別指定有數(shù)據(jù)錯(cuò)誤的地址。在步驟# 203中在檢測(cè)出數(shù)據(jù)的錯(cuò)誤的情況下，對(duì)檢測(cè)出錯(cuò)誤的地址的存儲(chǔ)單元的可變電阻元件施加重寫電壓脈沖，糾正編碼數(shù)據(jù)的錯(cuò)誤(步驟# 204:糾正寫入動(dòng)作)。此時(shí)，由于錯(cuò)誤限于應(yīng)當(dāng)為“O”的位變?yōu)椤癐”的情況，所以只要對(duì)檢測(cè)出錯(cuò)誤的全部的存儲(chǔ)單元施加用于將可變電阻元件重寫為“O”狀態(tài)的重寫電壓脈沖即可。即，對(duì)檢測(cè)出錯(cuò)誤的全部的存儲(chǔ)單元，僅進(jìn)行第一重寫動(dòng)作即可。再有，此時(shí)在執(zhí)行第一重寫動(dòng)作之前執(zhí)行第二重寫動(dòng)作，使檢測(cè)出錯(cuò)誤的存儲(chǔ)單元的可變電阻元件的電阻狀態(tài)暫時(shí)轉(zhuǎn)變成“ I ”狀態(tài)之后重寫成“O”狀態(tài)，由此能更精確地進(jìn)行可變電阻元件的糾錯(cuò)。在步驟# 203中在檢測(cè)出數(shù)據(jù)的錯(cuò)誤的情況下，在步驟# 204中，進(jìn)行向檢測(cè)出錯(cuò)誤的地址的存儲(chǔ)單元的可變電阻元件施加第一重寫電壓脈沖、糾正數(shù)據(jù)的錯(cuò)誤的糾正寫入動(dòng)作，并且，進(jìn)而與該糾正寫入動(dòng)作并行地，輸出控制電路107使讀出的數(shù)據(jù)的錯(cuò)誤位的數(shù)據(jù)反轉(zhuǎn)，輸出真實(shí)的數(shù)據(jù)。此時(shí)，由于數(shù)據(jù)的錯(cuò)誤限于應(yīng)當(dāng)是“O”的位變?yōu)椤癐”的情況，所以輸出控制電路107對(duì)全部的錯(cuò)誤位進(jìn)行輸出“O”的動(dòng)作(讀出輸出動(dòng)作)。在讀出輸出動(dòng)作的執(zhí)行中，至少對(duì)同一存儲(chǔ)體內(nèi)的存儲(chǔ)單元不進(jìn)行新的讀出動(dòng)作，因此通過在該讀出輸出動(dòng)作的執(zhí)行中的時(shí)間執(zhí)行糾正寫入動(dòng)作，從而能實(shí)現(xiàn)高速的數(shù)據(jù)的讀出。〈第二實(shí)施方式〉
針對(duì)本發(fā)明裝置I的編碼數(shù)據(jù)的錯(cuò)誤檢測(cè)、以及糾正寫入方法，進(jìn)而在圖8中示出另一流程圖。在圖8所示的流程圖中，在讀出動(dòng)作之后、譯碼動(dòng)作之前，對(duì)由讀出的信息位的編碼生成的校驗(yàn)位和讀出的校驗(yàn)位進(jìn)行比較，由此進(jìn)行錯(cuò)誤的檢測(cè)，在雙方的校驗(yàn)位一致的情況下，判定為沒有錯(cuò)誤，不進(jìn)行糾錯(cuò)。僅在雙方的校驗(yàn)位不一致的情況下，進(jìn)行譯碼動(dòng)作，基于糾錯(cuò)碼，特別指定有數(shù)據(jù)錯(cuò)誤的地址。首先，在圖8中，當(dāng)向存儲(chǔ)控制器部102輸入讀出對(duì)象的存儲(chǔ)單元的地址(步驟
#300)時(shí)，存儲(chǔ)控制器部102內(nèi)的控制器104特別指 定與輸入地址對(duì)應(yīng)的多個(gè)存儲(chǔ)單元，對(duì)該多個(gè)存儲(chǔ)單元讀出可變電阻元件的電阻狀態(tài)，進(jìn)行編碼數(shù)據(jù)的讀出(步驟# 301 :讀出動(dòng)作)。這些分別與第一實(shí)施方式(圖7)中的地址輸入動(dòng)作(步驟# 200)、以及讀出動(dòng)作(步驟# 201)是同樣的，省略詳細(xì)的說明。接著，編碼器電路103對(duì)在步驟# 301中讀出的編碼數(shù)據(jù)中的信息位進(jìn)行糾錯(cuò)編碼，生成對(duì)該讀出的信息位的校驗(yàn)位(步驟# 302 :第二編碼動(dòng)作)。于是，控制器104將在步驟# 301中讀出的編碼數(shù)據(jù)中的校驗(yàn)位和在步驟# 302中生成的校驗(yàn)位進(jìn)行比較，判定兩者是否一致(步驟# 303 :比較動(dòng)作)。在兩者一致的情況下，視為沒有數(shù)據(jù)錯(cuò)誤，不進(jìn)行數(shù)據(jù)糾正，完成動(dòng)作。在步驟# 303中在校驗(yàn)位彼此不一致的情況下，譯碼器電路105對(duì)讀出的編碼數(shù)據(jù)進(jìn)行譯碼，基于糾錯(cuò)碼，ECC電路106特別指定有數(shù)據(jù)錯(cuò)誤的地址(步驟# 304 :譯碼動(dòng)作)。而且，對(duì)檢測(cè)出錯(cuò)誤的地址的存儲(chǔ)單元的可變電阻元件施加重寫電壓脈沖，糾正編碼數(shù)據(jù)的錯(cuò)誤(步驟# 305:糾正寫入動(dòng)作)。進(jìn)而，與該糾正寫入動(dòng)作并行地，輸出控制電路107使讀出的數(shù)據(jù)的錯(cuò)誤位的數(shù)據(jù)反轉(zhuǎn)，輸出真實(shí)的數(shù)據(jù)。該動(dòng)作與第一實(shí)施方式(圖 7)中的糾正寫入動(dòng)作以及讀出輸出動(dòng)作(步驟# 204)是同樣的，省略詳細(xì)的說明。由于在上述的錯(cuò)誤檢測(cè)和糾錯(cuò)方法中，盡量不進(jìn)行處理非常耗時(shí)間的譯碼動(dòng)作，所以能一邊維持高的可靠性，一邊縮短讀出動(dòng)作所需要的時(shí)間?！吹谌龑?shí)施方式〉
如上所述，本發(fā)明裝置I是在ECC的錯(cuò)誤檢測(cè)動(dòng)作中檢測(cè)出數(shù)據(jù)的錯(cuò)誤的情況下，基于糾錯(cuò)碼對(duì)存儲(chǔ)單元陣列內(nèi)的檢測(cè)出該錯(cuò)誤的地址的存儲(chǔ)單元執(zhí)行第一重寫動(dòng)作的結(jié)構(gòu)。另一方面，在以高溫進(jìn)行長(zhǎng)時(shí)間動(dòng)作的情況下，在數(shù)據(jù)保持力弱的位檢測(cè)出錯(cuò)誤的可能性增大。圖9是對(duì)256位的上述的可變電阻元件R在使用溫度為120°C、135°C、150°C的情況下將通過第一重寫動(dòng)作而轉(zhuǎn)變成低電阻狀態(tài)后的高溫中的數(shù)據(jù)保持特性表示為由于電阻值上升導(dǎo)致不能保持?jǐn)?shù)據(jù)的錯(cuò)誤位的累積概率的圖，其中該可變電阻元件R使用氮化鈦(TiN)來作為第一電極，使用鉭(Ta)來作為第二電極，在該第一電極和第二電極之間夾持有由氧化鉿構(gòu)成的可變電阻體。如圖9所示那樣，存儲(chǔ)單元的溫度越變?yōu)楦邷兀诙虝r(shí)間內(nèi)發(fā)生錯(cuò)誤的位數(shù)越增大。因此，在存儲(chǔ)器使用中，優(yōu)選定期地進(jìn)行糾正寫入動(dòng)作，刷新在存儲(chǔ)單元中保持的存儲(chǔ)狀態(tài)。在圖10中示出本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置(以下，適宜稱為“本發(fā)明裝置2”)的概略的電路結(jié)構(gòu)。本發(fā)明裝置2與本發(fā)明I同樣地，以存儲(chǔ)單元陣列部101和存儲(chǔ)控制器部102構(gòu)成，存儲(chǔ)控制器部102具備編碼器電路103、控制器104、以及配備有ECC電路106和輸出控制電路107的譯碼器電路105而成。進(jìn)而，本發(fā)明裝置2在存儲(chǔ)控制器部102內(nèi)具備計(jì)數(shù)器108、以及刷新控制器109而成。刷新控制器109按每個(gè)規(guī)定的周期生成用于計(jì)數(shù)器108動(dòng)作的時(shí)鐘信號(hào)，并向計(jì)數(shù)器108輸出。計(jì)數(shù)器108在每次收到來自刷新控制器109的時(shí)鐘信號(hào)時(shí)使計(jì)數(shù)值增加。當(dāng)該計(jì)數(shù)值達(dá)到規(guī)定值時(shí)，計(jì)數(shù)器108對(duì)該計(jì)數(shù)值進(jìn)行復(fù)位，并且將用于讀出在存儲(chǔ)單元中保持的存儲(chǔ)狀態(tài)來進(jìn)行刷新動(dòng)作的刷新請(qǐng)求信號(hào)輸出至控制器104。而且，控制器104接收該刷新請(qǐng)求信號(hào)，以進(jìn)行刷新動(dòng)作的方式控制存儲(chǔ)單元陣列部101。由此，能按每個(gè)規(guī)定的設(shè)定周期定期地進(jìn)行刷新動(dòng)作。
以下，針對(duì)本發(fā)明裝置2的刷新動(dòng)作，參照?qǐng)D11的流程圖來進(jìn)行說明。計(jì)數(shù)器108根據(jù)來自刷新控制器的信號(hào)使計(jì)數(shù)值增加，當(dāng)計(jì)數(shù)值達(dá)到規(guī)定值時(shí)，將刷新請(qǐng)求信號(hào)輸出至存儲(chǔ)控制器部102內(nèi)的控制器104 (步驟# 400 :刷新請(qǐng)求)。于是，控制器104接收刷新請(qǐng)求信號(hào)，指定刷新動(dòng)作對(duì)象的多個(gè)存儲(chǔ)單元，對(duì)該多個(gè)存儲(chǔ)單元讀出可變電阻元件的電阻狀態(tài)，進(jìn)行編碼數(shù)據(jù)的讀出(步驟# 401 :讀出動(dòng)作)。接著，譯碼器電路105對(duì)讀出的編碼數(shù)據(jù)進(jìn)行譯碼(步驟# 402 :譯碼動(dòng)作)。接著，譯碼器電路105基于糾錯(cuò)碼，檢測(cè)在譯碼后的數(shù)據(jù)內(nèi)是否有錯(cuò)誤(步驟
#403 :錯(cuò)誤檢測(cè)動(dòng)作)。在檢測(cè)出錯(cuò)誤的情況下，基于糾錯(cuò)碼，ECC電路106特別指定有數(shù)據(jù)錯(cuò)誤的地址，對(duì)檢測(cè)出錯(cuò)誤的存儲(chǔ)單元進(jìn)行第一重寫動(dòng)作，由此糾正編碼數(shù)據(jù)的錯(cuò)誤(步 驟# 404 :糾正寫入動(dòng)作)。再有，由于上述步驟# 401中的讀出動(dòng)作、上述步驟# 402中的譯碼動(dòng)作、以及上述步驟# 403中的糾正寫入動(dòng)作分別與圖7的流程圖所示的讀出動(dòng)作、譯碼動(dòng)作、以及糾正寫入動(dòng)作大致是同樣的，所以省略了詳細(xì)的說明。此外，針對(duì)讀出動(dòng)作(步驟# 401)后的各動(dòng)作，取代按照?qǐng)D7的譯碼動(dòng)作(步驟
#202)、錯(cuò)誤檢測(cè)動(dòng)作(步驟# 203)、以及糾正寫入動(dòng)作(步驟# 204)來進(jìn)行動(dòng)作，采用按照?qǐng)D8的第二編碼動(dòng)作(步驟# 302)、比較動(dòng)作(步驟# 303)、譯碼動(dòng)作(步驟# 304)、以及糾正寫入動(dòng)作(步驟# 305)來進(jìn)行動(dòng)作的結(jié)構(gòu)也可。圖12所示的半導(dǎo)體存儲(chǔ)裝置(以下，適宜稱為“本發(fā)明裝置3”)是示出本發(fā)明裝置2的另一結(jié)構(gòu)例的概略的電路結(jié)構(gòu)圖，在刷新控制器109內(nèi)部具備模式寄存器114。在模式寄存器114中，根據(jù)感測(cè)到的溫度保持有多個(gè)動(dòng)作模式中的一個(gè)動(dòng)作模式。是根據(jù)該動(dòng)作模式，變更由刷新控制器109生成的計(jì)數(shù)器108的動(dòng)作時(shí)鐘，由此變更刷新請(qǐng)求信號(hào)的周期的結(jié)構(gòu)。根據(jù)圖9，存儲(chǔ)單元的溫度越變?yōu)楦邷?，發(fā)生錯(cuò)誤的可能性越增大。因此，通過對(duì)刷新請(qǐng)求信號(hào)的周期進(jìn)行設(shè)定以使伴隨著溫度上升而單調(diào)地減少，從而能高效地進(jìn)行刷新動(dòng)作。此外，由于在存儲(chǔ)單元的溫度是低溫的情況下，能將刷新請(qǐng)求信號(hào)的周期設(shè)定得較長(zhǎng)，所以溫度越低，刷新動(dòng)作的次數(shù)越少即可，作為結(jié)果能減少功耗。以下，針對(duì)其它實(shí)施方式進(jìn)行說明?！碔〉雖然在上述實(shí)施方式中，針對(duì)存儲(chǔ)單元陣列110由4個(gè)存儲(chǔ)體IlOa IIOd構(gòu)成的情況進(jìn)行了說明，但本發(fā)明不限于此。顯然，本發(fā)明也能在不將存儲(chǔ)單元陣列110分割為多個(gè)存儲(chǔ)體的情況下利用，能根據(jù)目的、需要的性能使存儲(chǔ)體數(shù)適當(dāng)?shù)卦鰷p?！?〉此外，針對(duì)各存儲(chǔ)體IlOa IlOd的存儲(chǔ)單元陣列的結(jié)構(gòu)，不限定于圖2所示的電路結(jié)構(gòu)，只要是使用位線和字線分別連接具備可變電阻元件和電流控制元件的存儲(chǔ)單元來形成存儲(chǔ)單元陣列，則本發(fā)明不對(duì)該電路結(jié)構(gòu)作特別限定。再有，雖然在圖2中使用晶體管來作為電流限制元件，但只要是能限制在可變電阻元件中流過的電流的元件，則能使用晶體管以外的元件(例如，二極管)。此外，雖然在本實(shí)施方式中，將可變電阻元件的未與晶體管連接的一端連接于位線，但為將可變電阻元件的未與晶體管連接的一端連接于源極線的結(jié)構(gòu)也可。本發(fā)明能應(yīng)用于具有期望的存儲(chǔ)單元數(shù)的任意的存儲(chǔ)單元陣列，在該存儲(chǔ)單元中具備由金屬氧化物構(gòu)成的可變電阻元件。
〈3〉此外，在上述實(shí)施方式中，在存儲(chǔ)單元陣列110由多個(gè)存儲(chǔ)體構(gòu)成的情況下，通過同時(shí)并行地執(zhí)行編碼數(shù)據(jù)的讀出動(dòng)作和屬于其它存儲(chǔ)體的存儲(chǔ)單元的糾正寫入動(dòng)作，從而能實(shí)現(xiàn)使存儲(chǔ)器使用者未意識(shí)到存儲(chǔ)單元的糾正所耗費(fèi)的時(shí)間就完成的糾正寫入方法。在圖13中，作為例子示出具備多個(gè)存儲(chǔ)體的存儲(chǔ)單元陣列110中的編碼數(shù)據(jù)的錯(cuò)誤檢測(cè)、以及糾正寫入動(dòng)作的時(shí)間圖。可是，本發(fā)明的動(dòng)作控制方法不限于在該時(shí)間圖中示出的動(dòng)作。在圖13中，在對(duì)存儲(chǔ)于存儲(chǔ)單元陣列110的數(shù)據(jù)進(jìn)行讀出并輸出時(shí)，在控制時(shí)鐘的動(dòng)作周期中，分別在I個(gè)周期內(nèi)進(jìn)行地址輸入(A)、讀出動(dòng)作(R)、譯碼動(dòng)作(D)、錯(cuò)誤檢 測(cè)動(dòng)作(E)、以及糾正寫入動(dòng)作和讀出輸出動(dòng)作(W / O)這5個(gè)動(dòng)作序列。再有，每個(gè)動(dòng)作序列與上述圖7中的步驟# 200 # 204的各動(dòng)作對(duì)應(yīng)。再有，在圖13中，在各動(dòng)作周期tl tl6中，在控制時(shí)鐘的個(gè)時(shí)鐘內(nèi)完成各動(dòng)作，但存在各動(dòng)作需要控制時(shí)鐘的多個(gè)時(shí)鐘的情況。在該情況下，圖13的各動(dòng)作周期tl tl6為由各動(dòng)作所需要的最多的控制時(shí)鐘數(shù)來確定的相同的時(shí)間間隔。此外，在圖13中，為了避免附圖變得復(fù)雜，將各動(dòng)作周期中包含的多個(gè)控制時(shí)鐘集中作為一個(gè)時(shí)鐘進(jìn)行說明。在圖12中，各動(dòng)作周期tl tl6分別以圖中所示的時(shí)鐘的上升沿定時(shí)開始，將各動(dòng)作周期ti (i = I 16)的開始時(shí)刻分別稱為時(shí)刻ti。這對(duì)以下的圖14和圖15所示的時(shí)間圖也是同樣的。在動(dòng)作周期t2中，當(dāng)指定對(duì)存儲(chǔ)體I的讀出地址時(shí)，在動(dòng)作周期t3中，對(duì)基于該讀出地址而被特別指定的多個(gè)存儲(chǔ)單元，進(jìn)行讀出動(dòng)作(步驟# 201)，讀出編碼數(shù)據(jù)。另一方面，在動(dòng)作周期t3中，當(dāng)指定對(duì)存儲(chǔ)體2的讀出地址時(shí)，在動(dòng)作周期t4中，對(duì)基于該讀出地址而被特別指定的多個(gè)存儲(chǔ)單元，進(jìn)行讀出動(dòng)作(步驟# 201)，讀出編碼數(shù)據(jù)。此時(shí)，存儲(chǔ)體I中的讀出的數(shù)據(jù)的譯碼動(dòng)作(步驟# 202)與存儲(chǔ)體2中的讀出動(dòng)作并行地執(zhí)行。另一方面，在動(dòng)作周期t4中，當(dāng)指定對(duì)存儲(chǔ)體3的讀出地址時(shí)，在動(dòng)作周期t5中，對(duì)基于該讀出地址而被特別指定的多個(gè)存儲(chǔ)單元，進(jìn)行讀出動(dòng)作(步驟# 201)，讀出編碼數(shù)據(jù)。此時(shí)，存儲(chǔ)體I中的錯(cuò)誤檢測(cè)動(dòng)作(步驟# 203)、以及存儲(chǔ)體2中的讀出的數(shù)據(jù)的譯碼動(dòng)作(步驟# 202)與存儲(chǔ)體3中的讀出動(dòng)作并行地執(zhí)行。另一方面，在動(dòng)作周期t5中，當(dāng)指定對(duì)存儲(chǔ)體4的讀出地址時(shí)，在動(dòng)作周期t6中，對(duì)基于該讀出地址而被特別指定的多個(gè)存儲(chǔ)單元，進(jìn)行讀出動(dòng)作(步驟# 201)，讀出編碼數(shù)據(jù)。此時(shí)，存儲(chǔ)體I中的糾正寫入動(dòng)作和讀出輸出動(dòng)作(步驟# 204)、存儲(chǔ)體2中的錯(cuò)誤檢測(cè)動(dòng)作(步驟# 203)、以及存儲(chǔ)體3中的讀出的數(shù)據(jù)的譯碼動(dòng)作(步驟# 202)與存儲(chǔ)體4中的讀出動(dòng)作并行地執(zhí)行。此時(shí)，存儲(chǔ)體I中的糾正寫入動(dòng)作和存儲(chǔ)體4中的讀出動(dòng)作由于分別是不同存儲(chǔ)體的動(dòng)作，所以能同時(shí)執(zhí)行，通過并列地處理各動(dòng)作，從而能高效地讀出在多個(gè)存儲(chǔ)體中儲(chǔ)存的數(shù)據(jù)。這對(duì)于以后的動(dòng)作周期也是同樣的，能在動(dòng)作周期t8中同時(shí)執(zhí)行存儲(chǔ)體I中的讀出動(dòng)作和存儲(chǔ)體3中的糾正寫入動(dòng)作，能在動(dòng)作周期t9中同時(shí)執(zhí)行存儲(chǔ)體2中的讀出動(dòng)作和存儲(chǔ)體4中的糾正動(dòng)作，能在動(dòng)作周期til中同時(shí)執(zhí)行存儲(chǔ)體4中的讀出動(dòng)作和存儲(chǔ)體I中的糾正動(dòng)作。
再有，雖然在圖13中，按照地址輸入(A)、讀出動(dòng)作(R)、譯碼動(dòng)作(D)、錯(cuò)誤檢測(cè)動(dòng)作(E)、以及糾正寫入動(dòng)作和讀出輸出動(dòng)作(W / O)的5個(gè)動(dòng)作順序進(jìn)行動(dòng)作，但在相同周期內(nèi)不重復(fù)存儲(chǔ)體彼此的動(dòng)作的范圍內(nèi)中，能追加序列。圖14是在由于編碼數(shù)據(jù)的位數(shù)多，所以為了完成編碼數(shù)據(jù)的讀出而需要二個(gè)周期的量的動(dòng)作周期的情況下的時(shí)間圖。再有，即使在該情況下，在糾正寫入動(dòng)作(W)中也對(duì)檢測(cè)出錯(cuò)誤的至多數(shù)位的存儲(chǔ)單元進(jìn)行第一重寫動(dòng)作即可，因此能在一個(gè)動(dòng)作周期內(nèi)完成。在動(dòng)作周期t7、t9、tll、tl3、tl5、以及tl7中，不同存儲(chǔ)體中的讀出動(dòng)作(R)和糾正寫入動(dòng)作(W)并列地執(zhí)行。圖15是在糾正動(dòng)作(W)中，在第一重寫動(dòng)作(Wl)之前執(zhí)行第二重寫動(dòng)作(W2)，在各個(gè)重寫動(dòng)作的執(zhí)行中需要一個(gè)動(dòng)作周期的情況下的時(shí)間圖。再有，在該情況下，在第一重寫動(dòng)作(Wl)和第二重寫動(dòng)作(W2)中，在重寫對(duì)象的存儲(chǔ)體不同的情況下，能并行地施加重寫電壓脈沖。因此，在圖15的動(dòng)作周期t9中，同時(shí)并列地執(zhí)行存儲(chǔ)體I中的讀出動(dòng)作、存儲(chǔ)體3中的糾正寫入動(dòng)作中的第一重寫動(dòng)作(W1)、以及存儲(chǔ)體4中的糾正寫入動(dòng)作中的第 二重寫脈沖的施加(W2)。此外，雖然在圖15中，讀出輸出動(dòng)作(O)和糾正寫入動(dòng)作的第二重寫動(dòng)作(W2)同時(shí)執(zhí)行，但也可以與糾正寫入動(dòng)作的第一重寫動(dòng)作(Wl)同時(shí)執(zhí)行。再有，雖然圖13 圖15所示的時(shí)間圖是以基于圖7的流程圖來執(zhí)行各存儲(chǔ)體的每一個(gè)動(dòng)作的情況為例的圖，但對(duì)于基于圖8的流程圖來執(zhí)行的情況，也同樣地，能同時(shí)并行地執(zhí)行編碼數(shù)據(jù)的讀出動(dòng)作和屬于另一存儲(chǔ)體的存儲(chǔ)單元的糾正寫入動(dòng)作?！?〉在上述實(shí)施方式中，在讀出動(dòng)作、第一重寫動(dòng)作、第二重寫動(dòng)作的說明中使用的電壓脈沖的電壓值、脈沖寬度是用于說明本發(fā)明的具體例子，不限定可變電阻元件的特性。同樣地，針對(duì)圖3、圖4所示的低電阻狀態(tài)以及高電阻狀態(tài)的電阻值、電阻特性的第一 第三電壓范圍也僅僅是用于說明本發(fā)明的一個(gè)例子，不限定可變電阻元件的特性?！?〉上述第二實(shí)施方式中，本發(fā)明裝置3為以下結(jié)構(gòu)當(dāng)根據(jù)溫度變更模式寄存器114的動(dòng)作模式時(shí)，變更計(jì)數(shù)器108的動(dòng)作時(shí)鐘的周期，由此對(duì)生成刷新請(qǐng)求信號(hào)的周期進(jìn)行變更，但本發(fā)明并不僅限于此，也能采用如下結(jié)構(gòu)將計(jì)數(shù)器108的動(dòng)作時(shí)鐘的周期設(shè)為固定，當(dāng)根據(jù)溫度變更模式寄存器114的動(dòng)作模式時(shí)，計(jì)數(shù)器108對(duì)輸出刷新請(qǐng)求信號(hào)的計(jì)數(shù)值進(jìn)行變更，由此對(duì)生成刷新請(qǐng)求信號(hào)的周期進(jìn)行變更。本發(fā)明能利用在半導(dǎo)體存儲(chǔ)裝置中，特別是能利用在非易失性的半導(dǎo)體存儲(chǔ)裝置中，該非易失性的半導(dǎo)體存儲(chǔ)裝置具備利用電應(yīng)力的施加使電阻狀態(tài)轉(zhuǎn)變，將該轉(zhuǎn)變后的電阻狀態(tài)用于信息的存儲(chǔ)的可變電阻元件而成。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其中， 具有存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列在行方向和列方向分別排列多個(gè)存儲(chǔ)單元而成，該存儲(chǔ)單元具備可變電阻元件和與所述可變電阻元件的一端的電極連接的電流限制元件而成，該可變電阻元件在可變電阻體的兩端擔(dān)載電極，在該兩端之間給予電應(yīng)力，由此由該兩端間的電阻特性規(guī)定的電阻狀態(tài)在二個(gè)以上不同的電阻狀態(tài)間轉(zhuǎn)變，將該轉(zhuǎn)變后的一個(gè)電阻狀態(tài)用于信息的存儲(chǔ)， 所述可變電阻元件具有隨著使施加的電壓脈沖的電壓振幅上升而依次呈現(xiàn)以下電阻變化的可變電阻特性第一電阻變化，在該電壓振幅處于第一電壓范圍時(shí)電阻值未從低電阻狀態(tài)較大地變化而是大致固定；第二電阻變化，在該電壓振幅處于第二電壓范圍時(shí)電阻值朝向規(guī)定的峰值上升；以及第三電阻變化，在該電壓振幅處于第三電壓范圍時(shí)電阻值從所述峰值朝向所述低電阻狀態(tài)的電阻值減少， 所述半導(dǎo)體存儲(chǔ)裝置具備控制電路，該控制電路控制以下動(dòng)作 編碼動(dòng)作，對(duì)具有多個(gè)位的信息位實(shí)施糾錯(cuò)編碼，生成位長(zhǎng)度比所述信息位長(zhǎng)的編碼數(shù)據(jù)； 第一重寫動(dòng)作，對(duì)與所述編碼數(shù)據(jù)的第一邏輯值的位對(duì)應(yīng)的被選擇出的所述存儲(chǔ)單元的所述可變電阻元件的兩端的電極施加第一極性的重寫電壓脈沖，使所述可變電阻元件轉(zhuǎn)變成所述低電阻狀態(tài)； 第二重寫動(dòng)作，對(duì)與所述編碼數(shù)據(jù)的第二邏輯值的位對(duì)應(yīng)的被選擇出的所述存儲(chǔ)單元的所述可變電阻元件的兩端的電極，施加極性與所述第一極性相反、電壓振幅處于所述第二電壓范圍內(nèi)的重寫電壓脈沖，使所述可變電阻元件轉(zhuǎn)變成高電阻狀態(tài)； 讀出動(dòng)作，對(duì)與所述編碼數(shù)據(jù)對(duì)應(yīng)的多個(gè)被選擇出的所述存儲(chǔ)單元的所述可變電阻元件的兩端的電極施加讀出電壓脈沖，讀出該選擇出的所述存儲(chǔ)單元的所述電阻狀態(tài)，作為所述編碼數(shù)據(jù)讀出；以及， 譯碼動(dòng)作，對(duì)由所述讀出動(dòng)作讀出的所述編碼數(shù)據(jù)的錯(cuò)誤進(jìn)行檢測(cè)，糾正檢測(cè)出錯(cuò)誤的位， 所述控制電路在所述譯碼動(dòng)作中檢測(cè)到讀出的編碼數(shù)據(jù)的錯(cuò)誤的情況下，選擇與該錯(cuò)誤的錯(cuò)誤位置對(duì)應(yīng)的所述存儲(chǔ)單元，對(duì)與該錯(cuò)誤位置對(duì)應(yīng)的全部的所述存儲(chǔ)單元執(zhí)行所述第一重寫動(dòng)作，控制對(duì)所述存儲(chǔ)單元陣列中存儲(chǔ)的所述編碼數(shù)據(jù)的糾正寫入動(dòng)作。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述可變電阻元件具有在施加了電壓振幅處于所述第二電壓范圍內(nèi)的重寫電壓脈沖的情況下轉(zhuǎn)變后的高電阻狀態(tài)的電阻值隨著時(shí)間的經(jīng)過而上升的保持特性。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)裝置，其中，在所述糾正寫入動(dòng)作中，在執(zhí)行所述第一重寫動(dòng)作之前，對(duì)與所述錯(cuò)誤位置對(duì)應(yīng)的全部的所述存儲(chǔ)單元執(zhí)行所述第二重寫動(dòng)作。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述控制電路在所述譯碼動(dòng)作中檢測(cè)到讀出的編碼數(shù)據(jù)的錯(cuò)誤的情況下，將與該錯(cuò)誤的錯(cuò)誤位置對(duì)應(yīng)的全部的所述存儲(chǔ)單元的所述可變電阻元件的電阻狀態(tài)設(shè)定為所述低電阻狀態(tài)，與所述糾正寫入動(dòng)作的執(zhí)行并行地對(duì)輸出糾錯(cuò)后的譯碼了的數(shù)據(jù)的讀出輸出動(dòng)作的執(zhí)行進(jìn)行控制。
5.根據(jù)權(quán)利要求I 4的任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中，具備信號(hào)產(chǎn)生電路，生成設(shè)定的周期的刷新請(qǐng)求信號(hào)， 所述控制電路以與所述刷新請(qǐng)求信號(hào)同步地執(zhí)行所述讀出動(dòng)作、所述譯碼動(dòng)作、以及所述糾正寫入動(dòng)作的方式進(jìn)行控制。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)裝置，其中， 具備模式寄存器，保持與感測(cè)到的溫度對(duì)應(yīng)的動(dòng)作模式， 根據(jù)所述動(dòng)作模式，變更所述刷新請(qǐng)求信號(hào)的設(shè)定周期。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述刷新請(qǐng)求信號(hào)的周期以伴隨著溫度上升而單調(diào)地減少的方式進(jìn)行設(shè)定。
8.根據(jù)權(quán)利要求I 4的任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中， 所述編碼數(shù)據(jù)是對(duì)所述信息位附加校驗(yàn)位而成， 在所述讀出動(dòng)作之后、所述譯碼動(dòng)作之前， 所述控制電路控制以下動(dòng)作 第二編碼動(dòng)作，對(duì)在所述讀出動(dòng)作中讀出的所述編碼數(shù)據(jù)中的所述信息位實(shí)施所述糾錯(cuò)編碼，生成所述校驗(yàn)位；以及 比較動(dòng)作，將在所述讀出動(dòng)作中讀出的所述編碼數(shù)據(jù)中的所述校驗(yàn)位和由所述第二編碼動(dòng)作生成的所述校驗(yàn)位進(jìn)行比較， 在雙方的所述校驗(yàn)位一致的情況下，判定為沒有所述編碼數(shù)據(jù)的錯(cuò)誤，不進(jìn)行所述譯碼動(dòng)作。
9.根據(jù)權(quán)利要求I 4的任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述可變電阻體包含Al、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn、Nb的至少任一種金屬的氧化物或氧氮化物而成。
全文摘要
本發(fā)明實(shí)現(xiàn)在長(zhǎng)期間的數(shù)據(jù)保持特性上優(yōu)越且能高效地進(jìn)行讀出時(shí)的數(shù)據(jù)的錯(cuò)誤檢測(cè)和糾正的半導(dǎo)體存儲(chǔ)裝置。在將使用了金屬氧化物的可變電阻元件用于信息的存儲(chǔ)的半導(dǎo)體存儲(chǔ)裝置(1)中，將在使該可變電阻元件轉(zhuǎn)變成高電阻狀態(tài)的情況下施加的重寫電壓脈沖的電壓振幅設(shè)定在使得成為轉(zhuǎn)變后的高電阻狀態(tài)的電阻值隨著時(shí)間的經(jīng)過而上升的數(shù)據(jù)保持特性的電壓范圍內(nèi)。具體地說，設(shè)定在伴隨著使該電壓振幅上升，轉(zhuǎn)變后的高電阻狀態(tài)的電阻值朝向規(guī)定的峰值上升的電壓范圍。而且，在利用ECC電路(106)檢測(cè)出數(shù)據(jù)錯(cuò)誤的情況下，視為本來應(yīng)是低電阻狀態(tài)的數(shù)據(jù)變化成了高電阻狀態(tài)，將檢測(cè)出錯(cuò)誤的全部的存儲(chǔ)單元的可變電阻元件重寫成低電阻狀態(tài)，對(duì)檢測(cè)出錯(cuò)誤的位進(jìn)行糾正。
文檔編號(hào)G11C29/42GK102820063SQ20121018798
公開日2012年12月12日 申請(qǐng)日期2012年6月8日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者大西潤(rùn)哉, 栗屋信義, 名倉(cāng)滿, 石原數(shù)也 申請(qǐng)人:夏普株式會(huì)社