專利名稱：一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法
技術領域：
本發(fā)明主要涉及半導體存儲器件，尤其涉及一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法。
背景技術：
非易失性存儲器芯片廣泛用于電子產(chǎn)品、計算機、通訊器件、消費電子以及其他需要數(shù)據(jù)掉電保存的應用上。非易失性存儲器包括多種類型，其中，EPR0M、閃存(Flash Memory)等類型均具有編程與擦寫功能。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于提供一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法，其與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，并且存儲單元的面積可隨工藝的縮小而縮小。根據(jù)本發(fā)明的一方面，提供了一種非易失性存儲單元，包括晶體管，所述晶體管包括漏極、源極、柵極和襯底，其中，所述柵極與字線連接；所述漏極與位線連接；所述源極與源線連接；所述襯底與襯底線連接。根據(jù)本發(fā)明的一個特征，所述晶體管包括第一重摻雜區(qū)、第二重摻雜區(qū)、多晶硅層、襯底、非對稱輕摻雜區(qū)、第一側墻、第二側墻和氧化硅層；其中，所述氧化硅層位于所述襯底上；所述多晶硅層、所述第一側墻、所述第二側墻均位于所述氧化硅層上；所述第一側墻、所述第二側墻分別位于所述多晶硅層的兩側；所述非對稱輕摻雜區(qū)鄰接于所述第二重摻雜區(qū)和所述氧化硅層。
根據(jù)本發(fā)明的另一個特征，所述第一側墻，位于所述第一、第二漏極之上，用于存儲電荷。根據(jù)本發(fā)明的另一個特征，所述氧化硅層的厚度等于標準半導體邏輯工藝下的厚柵氧晶體管的氧化硅層的厚度。根據(jù)本發(fā)明的另一方面，提供了一種對非易失性存儲單元的數(shù)據(jù)編程方法，其中，所述編程方法包括在字線上施加字線編程電壓；
在位線上施加位線編程電壓；在源線上施加源線編程電壓；在襯底線上施加襯底線編程電壓。根據(jù)本發(fā)明的一個特征，預先設定數(shù)據(jù)存儲規(guī)則，根據(jù)數(shù)據(jù)存儲規(guī)則對所述非易失性存儲單元進行編程來實現(xiàn)數(shù)據(jù)的存儲。根據(jù)本發(fā)明的另一個特征，
所述數(shù)據(jù)存儲規(guī)則包括對晶體管1編程表示存儲數(shù)據(jù)“1”，不對晶體管1編程表示存儲數(shù)據(jù)“0” ；或者對晶體管1編程表示存儲數(shù)據(jù)“0”，不對晶體管1編程表示存儲數(shù)據(jù)“1”。根據(jù)本發(fā)明的另一個特征，經(jīng)過編程的晶體管的源漏極之間的導通電流小于初始導通電流；未經(jīng)過編程的晶體管的源漏極之間的導通電流等于初始導通電流。根據(jù)本發(fā)明的另一方面，提供了一種對非易失性存儲單元的數(shù)據(jù)讀取方法，其中，所述非易失性存儲單元包括第一晶體管，所述第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底，其中，所述第一柵極與字線連接；所述第一漏極與位線連接；所述第一源極與源線連接；所述第一襯底與襯底線連接；所述讀取方法包括在字線上施加字線讀取電壓；在位線上施加位線讀取電壓；在源線上施加源線讀取電壓；在襯底線上施加襯底線讀取電壓；通過檢測所述第一晶體管的源漏極之間的導通電流，確定非易失性存儲單元中存儲的數(shù)據(jù)。根據(jù)本發(fā)明的一個特征，設置讀取參考單元、選擇單元、電流轉換單元和電流比較單元；所述讀取參考單元包括第二晶體管，所述第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底，其中，所述第二柵極與字線連接；所述第二漏極與參考位線連接；所述第二源極與參考源線連接；所述第二襯底與襯底線連接；所述選擇單元，用于選擇導通第一晶體管的源線，并輸出第一晶體管的源漏極之間的導通電流；所述電流轉換單元，用于按照預定比例將第二晶體管的初始導通電流轉換為讀取參考電流；
所述電流比較單元，用于將第一晶體管的源漏極之間的導通電流與讀取參考電流進行比較，根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)。根據(jù)本發(fā)明的另一個特征，所述電流轉換單元包括電流鏡電路。根據(jù)本發(fā)明的另一個特征，設置讀取參考單元、選擇單元、電流轉換單元、第一電流電壓轉換單元、第二電流電壓轉換單元和電壓比較單元；所述讀取參考單元包括第二晶體管，所述第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底，其中，所述第二柵極與字線連接；所述第二漏極與參考位線連接；所述第二源極與參考源線連接；所述第二襯底與襯底線連接；所述選擇單元，用于選擇導通第一晶體管的源線，并輸出第一晶體管的源漏極之間的導通電流；所述電流轉換單元，用于按照預定比例將第二晶體管的初始導通電流轉換為讀取參考電流；所述第一電流電壓轉換單元，用于將第一晶體管的源漏極之間的導通電流轉換為讀取電壓；所述第二電流電壓轉換單元，用于將讀取參考電流轉換為讀取參考電壓；所述電壓比較單元，用于將讀取電壓與讀取參考電壓進行比較，根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)。根據(jù)本發(fā)明的另一方面，提供了一種對非易失性存儲單元的數(shù)據(jù)擦除方法，其中，所述數(shù)據(jù)擦除方法包括在字線上施加字線擦除電壓；在位線上施加位線擦除電壓；在源線上施加源線擦除電壓；在襯底線上施加襯底線擦除電壓；其中，經(jīng)過擦除的所述晶體管的源漏極之間的導通電流等于初始導通電流。本發(fā)明所述的非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法，與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，本發(fā)明中的非易失性存儲單元的面積能夠隨現(xiàn)有邏輯工藝的縮小而縮小。本發(fā)明中的非易失性存儲單元利用非對稱輕摻雜區(qū)的晶體管的側墻存儲電荷，通過控制側墻的存儲電荷的多少來控制存儲單元的源漏極之間的導通電阻，以改變存儲單元中的晶體管的源漏極之間的導通電流，從而能夠通過比較存儲單元的多個晶體管的源漏極之間的導通電流的差異來確定存儲的數(shù)據(jù)。


圖1為基于邏輯工藝的標準厚柵氧晶體管的結構圖；圖2為本發(fā)明實施例中作為非易失性存儲單元的晶體管的結構圖3為本發(fā)明實施例中非易失性存儲單元的結構圖；圖4為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)編程的示意圖；圖5為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)讀取的第一種方式的示意圖；圖6為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)讀取的第二種方式的示意圖；圖7為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)擦除的示意圖。
具體實施例方式下面結合附圖詳細描述本發(fā)明的具體實施例。圖1為基于邏輯工藝的標準厚柵氧晶體管的結構圖，圖1中，標準厚柵氧晶體管包括第一重摻雜區(qū)101、第二重摻雜區(qū)102、多晶硅層103、襯底104、第一輕摻雜區(qū)105、 第二輕摻雜區(qū)106、第一側墻107、第二側墻108和氧化硅層109。根據(jù)圖1可知，標準厚柵氧晶體管包括對稱的第一輕摻雜區(qū)105、第二輕摻雜區(qū) 106。其中，第一重摻雜區(qū)101、第二重摻雜區(qū)102為N型重摻雜區(qū)，襯底104為P型阱。標準厚柵氧晶體管在邏輯工藝中用于實現(xiàn)輸入輸出電路。在0. 13微米的半導體制造工藝下， 標準厚柵氧晶體管的氧化硅層109的厚度一般為6-8納米。在不同的半導體制造工藝下， 標準厚柵氧晶體管的氧化硅層109的厚度也有所不同。圖2為本發(fā)明實施例中作為非易失性存儲單元的晶體管的結構圖，圖2中，本發(fā)明實施例中作為非易失性存儲單元的晶體管包括第一重摻雜區(qū)201、第二重摻雜區(qū)202、多晶硅層203、襯底204、輕摻雜區(qū)205、第一側墻206、第二側墻207和氧化硅層208。其中，氧化硅層208位于襯底204上；多晶硅層203、第一側墻206、第二側墻207均位于氧化硅層208上；第一側墻206、第二側墻207分別位于多晶硅層203的兩側；輕摻雜區(qū)205鄰接于第二重摻雜區(qū)202和氧化硅層208。氧化硅層208的厚度等于標準半導體邏輯工藝下的厚柵氧層晶體管的氧化硅層的厚度。根據(jù)圖2可知，本發(fā)明實施例中作為非易失性存儲單元的晶體管僅包括輕摻雜區(qū) 205，屬于非對稱輕摻雜區(qū)型晶體管。將本發(fā)明實施例中作為非易失性存儲單元的晶體管的存儲區(qū)域設置于沒有輕摻雜區(qū)的第一側墻206處，即采用第一側墻206存儲電荷，通過控制第一側墻206存儲的電荷數(shù)來控制作為非易失性存儲單元的晶體管的源漏極之間的導通電阻，以改變非易失性存儲單元的晶體管的源漏極之間的導通電流大小，從而可以根據(jù)非易失性存儲單元的晶體管的源漏極之間的導通電流大小來確定存儲的數(shù)據(jù)。本發(fā)明實施例中作為非易失性存儲單元的晶體管通過使用非對稱輕摻雜區(qū)，不但降低了編程擦除電壓，而且提高了編程擦除速度。圖3為本發(fā)明實施例中非易失性存儲單元的結構圖，圖3中，非易失性存儲單元由晶體管1構成，晶體管1包括漏極D、源極S、柵極G和襯底B。在本發(fā)明實施例中非易失性存儲單元中，晶體管1的柵極G與字線(WL，Word Line)連接，晶體管1的漏極D與位線(BL，Bit Line)連接，晶體管1的源極S與源線(SL， Source Line)連接，晶體管1的襯底B與襯底線(SUBL, Substrate Line)連接。在本發(fā)明實施例中非易失性存儲單元中，可以通過預先設定數(shù)據(jù)存儲規(guī)則，SP如何對晶體管1進行編程來實現(xiàn)數(shù)據(jù)“0”和“1”的存儲。例如，對晶體管1編程表示存儲數(shù)據(jù)“1”，不對晶體管1編程表示存儲數(shù)據(jù)“0”;或者對晶體管1編程表示存儲數(shù)據(jù)“0”，不對晶體管1編程表示存儲數(shù)據(jù)“ 1 ”。為了便于理解，下面以對晶體管1編程表示存儲數(shù)據(jù)“1”，不對晶體管1編程表示存儲數(shù)據(jù)“0”作為預先設定的存儲規(guī)則，對本發(fā)明實施例中對非易失性存儲單元的數(shù)據(jù)編程、讀取和擦除過程進行詳細描述。當然，設計人員也可以以對晶體管1編程表示存儲數(shù)據(jù) “0”，不對晶體管1編程表示存儲數(shù)據(jù)“1”作為預先設定的存儲規(guī)則，實現(xiàn)對本發(fā)明實施例中非易失性存儲單元的數(shù)據(jù)編程、讀取和擦除。圖4為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)編程的示意圖，圖4中的非易失性存儲單元由晶體管A構成，其中，在字線mi)上施加字線編程電壓Vwui ；在位線BLO上施加位線編程電壓Vbui ；在源線SLO上施加源線編程電壓Vsui ；在襯底線SUBL上施加襯底線編程電壓Vsim ；其中，當位線編程電壓Vbui = 4V，字線編程電壓Vwlci = 4V，源線編程電壓Vsui == 0V，襯底線編程電壓Vs- = OV時，表示在與晶體管A的漏極連接的位線BLO上施加大小為4V的位線編程電壓V·，在位線編程電壓Vbui的作用下，將電子注入到晶體管A漏極上面的位于沒有輕摻雜區(qū)的一側的側墻內，增大晶體管A源漏極之間的導通電阻，從而減小晶體管A的源漏極之間的導通電流IA。圖5為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)讀取的第一種方式的示意圖，圖5中，包括由晶體管A構成的非易失性存儲單元、由晶體管R構成的讀取參考單元、選擇單元501、電流轉換單元502、電流比較單元503。其中，晶體管R包括漏極、源極、柵極和襯底，柵極與字線連接，漏極與參考位線連接， 源極與參考源線連接，襯底與襯底線連接。選擇單元501，用于選擇導通非易失性存儲陣列中需要進行數(shù)據(jù)讀取的非易失性存儲單元。例如，當需要讀取由晶體管A構成的非易失性存儲單元中的數(shù)據(jù)時，選擇單元 501選擇導通非易失性存儲陣列中由晶體管A構成的非易失性存儲單元的源線，并輸出晶體管A的源漏極之間的導通電流IA。電流轉換單元502，用于按照預定比例將晶體管R的初始導通電流為Itl轉換為讀取參考電流Ικ，其中，Ik = MX Itl, M為電流轉換單元502的比例系數(shù)，設定0 < M < 1，從而使Ik < Ιο。電流轉換單元502可以是電流鏡電路或輸入與輸出成預定比例關系的電路。電流比較單元503，用于將晶體管A的源漏極之間的導通電流Ia與讀取參考電流 Ik進行比較，根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)。具體地，由于，未經(jīng)過編程的晶體管A的源漏極之間的導通電流Ia = I0, I0 > Ie ；
經(jīng)過擦除的晶體管A的源漏極之間的導通電流Ia = IE，其中，Ie > Ie ；經(jīng)過編程的晶體管A的源漏極之間的導通電流Ia = IP，其中，Ip < Ie ；因此，當晶體管A的源漏極之間的導通電流Ia大于讀取參考電流Ik時，可以確定有晶體管A構成的非易失性存儲單元為未經(jīng)過編程或經(jīng)過擦除的非易失性存儲單元，電流比較單元503根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)為“0” ；當晶體管A的源漏極之間的導通電流Ia小于讀取參考電流Ik時，可以確定有晶體管A構成的非易失性存儲單元為經(jīng)過編程的非易失性存儲單元，因此，電流比較單元503根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)為“1”。對于非易失性存儲單元中的晶體管A，在字線mi)上施加字線讀取電壓r ffL0；在位線BLO上施加位線讀取電壓Ψ BL0；在源線SLO上施加源線讀取電壓Ψ SL0；在襯底線SUBL上施加襯底線讀取電壓Ψ S1BL ；對于作為讀取參考單元中的晶體管R，在字線mi)上施加字線讀取電壓ν' ffL0；在參考位線BLR上施加位線讀取電壓V' BLE ；在參考源線SLR上施加源線讀取電壓V' SLE ；在襯底線SUBL上施加襯底線讀取電壓r S1BL ；例如，位線讀取電壓V' BL0 = V' BUi = 0V，字線讀取電壓V' WU1 = 2.5V，源線讀取電壓V' SL0 = V' SLK = 2.5V，襯底線讀取電壓V' slBL = 0V，其中，如果未經(jīng)過編程的晶體管A的源漏極之間的導通電流Ia = Itl大于讀取參考電流 Ik，即Itl > Ικ，則認為非易失性存儲單元中存儲的數(shù)據(jù)為“0”；如果經(jīng)過擦除的晶體管A的源漏極之間的導通電流Ia = Ie大于讀取參考電流Ικ， 即Ie > Ικ，則認為非易失性存儲單元中存儲的數(shù)據(jù)為“0” ；如果經(jīng)過編程的晶體管A的源漏極之間的導通電流Ia = Ip小于讀取參考電流Ικ， 即Ip < Ικ，則認為非易失性存儲單元中存儲的數(shù)據(jù)為“1”。通過上述方式，將能夠讀出由晶體管A構成的非易失性存儲單元中的數(shù)據(jù)。圖6為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)讀取的第二種方式的示意圖，圖6中，包括由晶體管A構成的非易失性存儲單元、由晶體管R構成的讀取參考單元、選擇單元501、電流轉換單元502、第一電流電壓轉換電路601、第二電流電壓轉換電路602、電壓比較單元603。其中，晶體管R包括漏極、源極、柵極和襯底，柵極與字線連接，漏極與參考位線連接， 源極與參考源線連接，襯底與襯底線連接。選擇單元501，用于選擇導通非易失性存儲陣列中需要進行數(shù)據(jù)讀取的非易失性存儲單元。例如，當需要讀取由晶體管A構成的非易失性存儲單元中的數(shù)據(jù)時，選擇單元 501將選擇導通非易失性存儲陣列中由晶體管A構成的非易失性存儲單元的源線，并輸出晶體管A的源漏極之間的導通電流ΙΑ。電流轉換單元502，用于按照預定比例將晶體管R的初始導通電流為Itl轉換為讀取參考電流Ικ，其中，Ik = MX Itl, M為電流轉換單元502的比例系數(shù)，設定0 < M < 1，從而使Ik < Ιο。電流轉換單元502可以是電流鏡電路或輸入與輸出成預定比例關系的電路。第一電流電壓轉換單元601，用于將選擇單元501輸出的晶體管A的源漏極之間的導通電流Ia轉換為讀取電壓VA。第二電流電壓轉換單元602，用于將電流轉換單元502輸出的讀取參考電流Ik轉換為讀取參考電壓VK。電壓比較單元603，用于將讀取電壓Va與讀取參考電壓Vk進行比較，根據(jù)比較結果確定讀出的數(shù)據(jù)。具體地，由于，未經(jīng)過編程的晶體管A的源漏極之間的導通電流Ia = I0, I0 > Ie ；經(jīng)過擦除的晶體管A的源漏極之間的導通電流Ia = IE，其中，Ie > Ie ；經(jīng)過編程的晶體管A的源漏極之間的導通電流Ia = IP，其中，Ip < Ie ；因此，當讀取電壓Va大于讀取參考電壓Vk時，可以確定有晶體管A構成的非易失性存儲單元為未經(jīng)過編程或經(jīng)過擦除的非易失性存儲單元，電壓比較單元603根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)為“0” ；當讀取電壓Va小于讀取參考電壓Vk時，可以確定有晶體管A構成的非易失性存儲單元為經(jīng)過編程的非易失性存儲單元，因此，電壓比較單元603根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)為“ 1 ”。對于非易失性存儲單元中的晶體管A，在字線mi)上施加字線讀取電壓r ffL0；在位線BLO上施加位線讀取電壓V' ■；在源線SLO上施加源線讀取電壓V‘ SL0 ；在襯底線SUBL上施加襯底線讀取電壓Ψ slBL；對于作為讀取參考單元中的晶體管R，在字線mi)上施加字線讀取電壓r ffL0；在參考位線BLR上施加位線讀取電壓V' BLE ；在參考源線SLR上施加源線讀取電壓V‘ SLE ；在襯底線SUBL上施加襯底線讀取電壓Ψ slBvL ；例如，位線讀取電壓V' BL0 = V' BUi = 0V，字線讀取電壓V' WU1 = 2.5V，源線讀取電壓V' SL0 = V' SLK = 2.5V，襯底線讀取電壓V' slBL = 0V，其中，如果讀取電壓Va大于讀取參考電壓Vk，則認為非易失性存儲單元中存儲的數(shù)據(jù)為 “0”；如果讀取電壓Va小于讀取參考電壓\，則認為非易失性存儲單元中存儲的數(shù)據(jù)為 “1”。通過上述第二方式，將能夠以比第一方式更快的讀取速度讀出由晶體管A構成的非易失性存儲單元中的數(shù)據(jù)。另外，在上述兩種方式中，對于由多個非易失性存儲單元形成的非易失性存儲陣列，可以在該非易失性存儲陣列中的每列中設置讀取參考單元。圖7為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)擦除的示意圖，圖7中的非易失性存儲單元包括晶體管A和晶體管B，其中，在字線mi)上施加字線擦除電壓V" ffL0；
在位線BLO上施加位線擦除電壓V" BL0；在源線SLO上施加源線擦除電壓V" SL0；在襯底線SUBL上施加襯底線擦除電壓V" slBL；例如，對存儲數(shù)據(jù)“1”的非易失性存儲單元進行擦除，使位線擦除電壓V" ■= 4V，字線擦除電壓V" WU1 = _4V，源線擦除電壓V" SU1 = 0V，襯底線擦除電壓V" SUBL = OV ； 其中，當位線擦除電壓V" BU1 = 4V，字線擦除電壓V" _ = _4ν，源線擦除電壓V" SL0 = 0V，襯底線擦除電壓V" SUBL = OV時，表示在與晶體管A的漏極連接的位線BLO上施加大小為4V的位線擦除電壓V" ■，在位線擦除電壓V" ■的作用下，將空穴注入到晶體管A漏極上面的位于沒有輕摻雜區(qū)的一側的側墻內，中和編程過程中在晶體管A漏極上面的側墻內注入的電子，使擦除后的晶體管A的源漏極之間的導通電流Ia等于Ie，根據(jù)上述預定設定的存儲規(guī)則，即對晶體管1編程表示存儲數(shù)據(jù)“1”，不對晶體管1編程表示存儲數(shù)據(jù)“0”。 因此，由于擦除后的晶體管A的源漏極之間的導通電流Ia = Ie大于讀取參考電流Ik，則認為非易失性存儲單元中存儲的數(shù)據(jù)為“0”，即將非易失性存儲單元中存儲的數(shù)據(jù)“1”擦除。上述本發(fā)明實施例中，雖然以工作電壓為3. 3V的0. 13微米的邏輯工藝為例，對數(shù)據(jù)編程、讀取和擦除過程中的各個電壓進行設置，但并不用于限制本發(fā)明，隨著邏輯工藝的變化，數(shù)據(jù)編程、讀取和擦除過程中的上述各個電壓可隨工作電壓的變化而變化。其中，數(shù)據(jù)編程過程中的各個電壓包括字線編程電壓V·、位線編程電壓V·、源線編程電壓Vsui、襯底線編程電壓Vsim。數(shù)據(jù)讀取過程中的各個電壓包括字線讀取電壓V' ■、位線讀取電壓V' ■、參考位線讀取電壓V·、源線讀取電壓V' SU1、參考源線讀取電壓Vsui、襯底線讀取電壓V' sm。數(shù)據(jù)擦除過程中的各個電壓包括字線擦除電壓V" ■、位線擦除電壓V" ■、源線擦除電壓V" 、襯底線擦除電壓V" SUBp以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，對本發(fā)明實施例所作的任何修改、變更、組合、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種非易失性存儲單元，其特征在于，包括晶體管， 所述晶體管包括漏極、源極、柵極和襯底，其中， 所述柵極與字線連接；所述漏極與位線連接； 所述源極與源線連接； 所述襯底與襯底線連接。
2.根據(jù)權利要求1所述的非易失性存儲單元，其特征在于， 所述晶體管包括第一重摻雜區(qū)、第二重摻雜區(qū)、多晶硅層、襯底、非對稱輕摻雜區(qū)、第一側墻、第二側墻和氧化硅層；其中，所述氧化硅層位于所述襯底上；所述多晶硅層、所述第一側墻、所述第二側墻均位于所述氧化硅層上； 所述第一側墻、所述第二側墻分別位于所述多晶硅層的兩側； 所述非對稱輕摻雜區(qū)鄰接于所述第二重摻雜區(qū)和所述氧化硅層。
3.根據(jù)權利要求1所述的非易失性存儲單元，其特征在于， 所述第一側墻，位于所述第一、第二漏極之上，用于存儲電荷。
4.根據(jù)權利要求1所述的非易失性存儲單元，其特征在于，所述氧化硅層的厚度等于標準半導體邏輯工藝下的厚柵氧晶體管的氧化硅層的厚度。
5.一種對根據(jù)權利要求1至4所述的非易失性存儲單元的數(shù)據(jù)編程方法，其特征在于， 所述編程方法包括在字線上施加字線編程電壓； 在位線上施加位線編程電壓； 在源線上施加源線編程電壓； 在襯底線上施加襯底線編程電壓。
6.根據(jù)權利要求5所述的數(shù)據(jù)編程方法，其特征在于，預先設定數(shù)據(jù)存儲規(guī)則，根據(jù)數(shù)據(jù)存儲規(guī)則對所述非易失性存儲單元進行編程來實現(xiàn)數(shù)據(jù)的存儲。
7.根據(jù)權利要求5所述的數(shù)據(jù)編程方法，其特征在于， 所述數(shù)據(jù)存儲規(guī)則包括對晶體管1編程表示存儲數(shù)據(jù)“1”，不對晶體管1編程表示存儲數(shù)據(jù)“0” ；或者對晶體管1編程表示存儲數(shù)據(jù)“0”，不對晶體管1編程表示存儲數(shù)據(jù)“1”。
8.根據(jù)權利要求5所述的數(shù)據(jù)編程方法，其特征在于，經(jīng)過編程的晶體管的源漏極之間的導通電流小于初始導通電流； 未經(jīng)過編程的晶體管的源漏極之間的導通電流等于初始導通電流。
9.一種對根據(jù)權利要求1至4所述的非易失性存儲單元的數(shù)據(jù)讀取方法，其特征在于， 所述非易失性存儲單元包括第一晶體管，所述第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底，其中， 所述第一柵極與字線連接； 所述第一漏極與位線連接；所述第一源極與源線連接； 所述第一襯底與襯底線連接； 所述讀取方法包括 在字線上施加字線讀取電壓； 在位線上施加位線讀取電壓； 在源線上施加源線讀取電壓； 在襯底線上施加襯底線讀取電壓；通過檢測所述第一晶體管的源漏極之間的導通電流，確定非易失性存儲單元中存儲的數(shù)據(jù)。
10.根據(jù)權利要求9所述的數(shù)據(jù)讀取方法，其特征在于，設置讀取參考單元、選擇單元、電流轉換單元和電流比較單元； 所述讀取參考單元包括第二晶體管，所述第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底，其中， 所述第二柵極與字線連接； 所述第二漏極與參考位線連接； 所述第二源極與參考源線連接； 所述第二襯底與襯底線連接；所述選擇單元，用于選擇導通第一晶體管的源線，并輸出第一晶體管的源漏極之間的導通電流；所述電流轉換單元，用于按照預定比例將第二晶體管的初始導通電流轉換為讀取參考電流；所述電流比較單元，用于將第一晶體管的源漏極之間的導通電流與讀取參考電流進行比較，根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)。
11.根據(jù)權利要求10所述的數(shù)據(jù)讀取方法，其特征在于， 所述電流轉換單元包括電流鏡電路。
12.根據(jù)權利要求9所述的數(shù)據(jù)讀取方法，其特征在于，設置讀取參考單元、選擇單元、電流轉換單元、第一電流電壓轉換單元、第二電流電壓轉換單元和電壓比較單元；所述讀取參考單元包括第二晶體管，所述第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底，其中， 所述第二柵極與字線連接； 所述第二漏極與參考位線連接； 所述第二源極與參考源線連接； 所述第二襯底與襯底線連接；所述選擇單元，用于選擇導通第一晶體管的源線，并輸出第一晶體管的源漏極之間的導通電流；所述電流轉換單元，用于按照預定比例將第二晶體管的初始導通電流轉換為讀取參考電流；所述第一電流電壓轉換單元，用于將第一晶體管的源漏極之間的導通電流轉換為讀取電壓；所述第二電流電壓轉換單元，用于將讀取參考電流轉換為讀取參考電壓； 所述電壓比較單元，用于將讀取電壓與讀取參考電壓進行比較，根據(jù)比較結果確定非易失性存儲單元中存儲的數(shù)據(jù)。
13. 一種對根據(jù)權利要求1至4所述的非易失性存儲單元的數(shù)據(jù)擦除方法，其特征在于，所述數(shù)據(jù)擦除方法包括 在字線上施加字線擦除電壓； 在位線上施加位線擦除電壓； 在源線上施加源線擦除電壓； 在襯底線上施加襯底線擦除電壓；其中，經(jīng)過擦除的所述晶體管的源漏極之間的導通電流等于初始導通電流。
全文摘要
本發(fā)明公開了一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法，該非易失性存儲單元包括晶體管，所述晶體管包括漏極、源極、柵極和襯底，其中，所述柵極與字線連接；所述漏極與位線連接；所述源極與源線連接；所述襯底與襯底線連接。本發(fā)明所述的非易失性存儲單元及其制造方法，與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，存儲單元的面積能夠隨邏輯工藝的縮小而縮小。
文檔編號G11C16/10GK102354528SQ20111019584
公開日2012年2月15日 申請日期2011年7月13日 優(yōu)先權日2011年7月13日
發(fā)明者劉奎偉 申請人:北京兆易創(chuàng)新科技有限公司