專利名稱：用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，特別涉及用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路。
背景技術(shù)：
目前，閃存(Flash memory)廣泛應(yīng)用在手機(jī)，相機(jī)，掌上電腦等便攜式設(shè)備中，具有掉電數(shù)據(jù)不丟失，高編程速度，高集成度等優(yōu)點(diǎn)。圖1是一個(gè)傳統(tǒng)閃存單元的剖面圖，它采用多晶硅控制柵10和浮柵12組成的疊柵結(jié)構(gòu)。在P型襯底16上，通過(guò)注入形成η+結(jié)構(gòu)的源極區(qū)14和漏極區(qū)15。另外，浮柵12和襯底16間用絕緣層13隔離，控制柵10與浮柵12之間用絕緣層11隔離。這種疊柵結(jié)構(gòu)，使得從控制柵10看到的存儲(chǔ)單元的閾值電壓， 取決于浮柵12中電子的數(shù)量。圖2是傳統(tǒng)NOR型閃存局部陣列結(jié)構(gòu)示意圖。存儲(chǔ)單元的控制柵10連接在相應(yīng)的字線mi)-WLl上，存儲(chǔ)單元的漏極15連接在相應(yīng)的位線BL0-BL2上，存儲(chǔ)單元的源極 14連接到選通晶體管(Pass transistor)的漏極。選通晶體管的柵極連接到控制信號(hào)線 PTO-PTl上，選通晶體管的源極連接到共同的源線SL上。選通晶體管的作用是編程操作時(shí)防止選中存儲(chǔ)單元的位線電壓傳通到源線SL上，讀取操作時(shí)阻止過(guò)擦除單元的電流通路。閃存單元通過(guò)R)wler-N0rdheim(簡(jiǎn)稱F_N)隧穿效應(yīng)進(jìn)行編程、擦除操作。表1 是閃存單元進(jìn)行各種操作時(shí)字線WL、位線BL、選通管的控制信號(hào)線PT，源線SL上的典型電壓。
操作WLPTBLSL編程IOV-5V-5VFloat擦除-5VIOVFloatFloat讀取2. 5V1. 5V0. 8VOV表 1從上表可以看出，當(dāng)存儲(chǔ)器進(jìn)行編程和擦除操作時(shí)，需要施加負(fù)電壓，這就需要一個(gè)能夠?qū)⑤斎氲臄?shù)據(jù)轉(zhuǎn)化為相應(yīng)的負(fù)電壓的負(fù)電壓電平轉(zhuǎn)換電路?，F(xiàn)有的負(fù)電平轉(zhuǎn)換電路，隨著電源電壓的下降，電平轉(zhuǎn)換延遲及轉(zhuǎn)換功耗顯著增加，同時(shí)晶體管的尺寸難以縮小，這就增加了版圖面積，提高了工藝成本。

發(fā)明內(nèi)容
本發(fā)明針對(duì)上述缺陷公開(kāi)了用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路。它的連接關(guān)系如下VIN輸入電壓連接INVl反相器和第一自舉電路的公共節(jié)點(diǎn)，INVl反相器還與第二自舉電路連接，第一電壓轉(zhuǎn)換電路分別連接第一自舉電路、第二自舉電路和第二電壓轉(zhuǎn)換電路，第二電壓轉(zhuǎn)換電路還與VOUT輸出電壓連接。所述第一自舉電路的連接關(guān)系如下VIN輸入電壓分別連接INVl反相器和INV2 反相器的輸入端以及MPl晶體管和HN7晶體管的柵極，Nl節(jié)點(diǎn)分別連接MPl晶體管和HN7 晶體管的漏極以及MNl晶體管和HPl晶體管的柵極，INV2反相器與Cl電容串聯(lián)，N2節(jié)點(diǎn)分別連接Cl電容、HN3晶體管的柵極、HN7晶體管的源極和襯底以及麗1晶體管的漏極和襯底，MPl晶體管的源極和襯底均接VDD電源電壓，麗1晶體管的源極接VSS電位。所述第二自舉電路的連接關(guān)系如下N5節(jié)點(diǎn)分別連接INVl反相器的輸出端、INV3 反相器的輸入端以及MP2晶體管和HN8晶體管的柵極，N3節(jié)點(diǎn)分別連接MP2晶體管和HN8 晶體管的漏極以及麗2晶體管和HP2晶體管的柵極，INV3反相器與C2電容串聯(lián)，N4節(jié)點(diǎn)分別連接C2電容、HN4晶體管的柵極、HN8晶體管的源極和襯底以及MN2晶體管的漏極和襯底，MP2晶體管的源極和襯底均接VDD電源電壓，麗2晶體管的源極接VSS電位。所述第一電壓轉(zhuǎn)換電路的連接關(guān)系如下VDD電源電壓分別連接HPl晶體管的源極和襯底以及HP2晶體管的源極和襯底，N6節(jié)點(diǎn)分別連接HN6晶體管的柵極、HPl晶體管和HN3晶體管的漏極，N7節(jié)點(diǎn)分別連接HP2晶體管和HN4晶體管的漏極以及HP3晶體管和 HN5晶體管的柵極，VNH負(fù)壓分別連接HN3晶體和HN4晶體管的襯底、HNl晶體管的源極和襯底以及HN2晶體管的源極和襯底，HNl晶體管的柵極連接HN4晶體管的源極和HN2晶體管的漏極的公共節(jié)點(diǎn)，HN2晶體管的柵極連接HN3晶體管的源極和HNl晶體管的漏極的公 ^^ T^ 點(diǎn)。所述第二電壓轉(zhuǎn)換電路的連接關(guān)系如下HP3晶體管的源極和襯底均連接VSS電位，HN6晶體管的襯底、HN5晶體管的源極和襯底均接VNH負(fù)壓，VOUT輸出電壓分別連接HP3 晶體管、HN5晶體管和HN6晶體管的漏極，HN6晶體管的源極接VSS電位。所述HNl晶體管、HN2晶體管、HN3晶體管、HN4晶體管、HN5晶體管、HN6晶體管、 HN7晶體管、HN8晶體管、麗1晶體管和麗2晶體管均為NMOS晶體管；所述HPl晶體管、HP2 晶體管、MPl晶體管和MP2晶體管均為PMOS晶體管。本發(fā)明具有的有益效果結(jié)構(gòu)簡(jiǎn)單、電平轉(zhuǎn)換速度快、功耗小、驅(qū)動(dòng)能力強(qiáng)和應(yīng)用范圍廣；本發(fā)明采用信號(hào)擺幅增大技術(shù)，增強(qiáng)了第一電壓轉(zhuǎn)換電路中起選擇作用的兩個(gè) PMOS晶體管的驅(qū)動(dòng)能力，使本發(fā)明在電源電壓降低時(shí)能夠正常工作。采用了兩個(gè)起偏置緩沖隔離電源電壓作用的NMOS晶體管，增強(qiáng)了隔離電源電壓的作用，減小了交叉耦合的兩個(gè) NMOS晶體管的下拉電壓的能力，減小了輸入信號(hào)翻轉(zhuǎn)時(shí)選擇電路和交叉耦合電路的競(jìng)爭(zhēng)， 減小了起選擇作用的晶體管的尺寸，節(jié)省了版圖的面積。


圖1，一個(gè)傳統(tǒng)閃存單元的剖面圖；圖2，傳統(tǒng)NOR型閃存局部陣列結(jié)構(gòu)示意圖；圖3，本發(fā)明的一個(gè)實(shí)施例示意圖；圖4，本發(fā)明的另一個(gè)實(shí)施例示意圖。
具體實(shí)施方式
下面結(jié)合附圖對(duì)本發(fā)明進(jìn)一步說(shuō)明。如圖3所示，用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路的連接關(guān)系如下VIN輸入電壓連接INVl反相器40和第一自舉電路41的公共節(jié)點(diǎn)，INVl反相器40還與第二自舉電路 42連接，第一電壓轉(zhuǎn)換電路43分別連接第一自舉電路41、第二自舉電路42和第二電壓轉(zhuǎn)換電路44，第二電壓轉(zhuǎn)換電路44還與VOUT輸出電壓連接。第一自舉電路的連接關(guān)系如下VIN輸入電壓分別連接INVl反相器和INV2反相器的輸入端以及MPl晶體管和HN7晶體管的柵極，m節(jié)點(diǎn)分別連接MPl晶體管和HN7晶體管的漏極以及麗1晶體管和HPl晶體管的柵極，INV2反相器與Cl電容串聯(lián)，N2節(jié)點(diǎn)分別連接Cl電容、HN3晶體管的柵極、HN7晶體管的源極和襯底以及MNl晶體管的漏極和襯底， MPl晶體管的源極和襯底均接VDD電源電壓，麗1晶體管的源極接VSS電位。第二自舉電路的連接關(guān)系如下N5節(jié)點(diǎn)分別連接INVl反相器的輸出端、INV3反相器的輸入端以及MP2晶體管和HN8晶體管的柵極，N3節(jié)點(diǎn)分別連接MP2晶體管和HN8晶體管的漏極以及麗2晶體管和HP2晶體管的柵極，INV3反相器與C2電容串聯(lián)，N4節(jié)點(diǎn)分別連接C2電容、HN4晶體管的柵極、HN8晶體管的源極和襯底以及MN2晶體管的漏極和襯底， MP2晶體管的源極和襯底均接VDD電源電壓，麗2晶體管的源極接VSS電位。第一電壓轉(zhuǎn)換電路的連接關(guān)系如下VDD電源電壓分別連接HPl晶體管的源極和襯底以及HP2晶體管的源極和襯底，N6節(jié)點(diǎn)分別連接HN6晶體管的柵極、HPl晶體管和HN3 晶體管的漏極，N7節(jié)點(diǎn)分別連接HP2晶體管和HN4晶體管的漏極以及HP3晶體管和HN5晶體管的柵極，VNH負(fù)壓分別連接HN3晶體和HN4晶體管的襯底、HNl晶體管的源極和襯底以及HN2晶體管的源極和襯底，HNl晶體管的柵極連接HN4晶體管的源極和HN2晶體管的漏極的公共節(jié)點(diǎn)，HN2晶體管的柵極連接HN3晶體管的源極和HNl晶體管的漏極的公共節(jié)點(diǎn)。第二電壓轉(zhuǎn)換電路的連接關(guān)系如下HP3晶體管的源極和襯底均連接VSS電位， HN6晶體管的襯底、HN5晶體管的源極和襯底均接VNH負(fù)壓，VOUT輸出電壓分別連接HP3晶體管、HN5晶體管和HN6晶體管的漏極，HN6晶體管的源極接VSS電位。HNl晶體管、HN2晶體管、HN3晶體管、HN4晶體管、HN5晶體管、HN6晶體管、HN7晶體管、HN8晶體管、麗1晶體管和麗2晶體管均為NMOS晶體管；所述HPl晶體管、HP2晶體管、MPl晶體管和MP2晶體管均為PMOS晶體管。INVl反相器40由一個(gè)PMOS晶體管和一個(gè)匪OS晶體管組成。如圖3所示為用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路的一個(gè)實(shí)施例，其工作原理如下設(shè)定VDD電源電壓為1. 5V，VSS電位為0V，VNH負(fù)壓為-6V。第一自舉電路41和第二自舉電路42是用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路的重要組成部分，兩者的工作原理相同，以第一自舉電路41為例，VIN輸入電壓為OV時(shí)，MPl 晶體管導(dǎo)通，HN7晶體管關(guān)斷，Nl節(jié)點(diǎn)(輸出節(jié)點(diǎn))電壓為1. 5V，INV2反相器輸出端電壓為1. 5V，麗1晶體管由于m節(jié)點(diǎn)的反饋電壓而導(dǎo)通，N2節(jié)點(diǎn)電壓為0V。VIN輸入電壓由OV翻轉(zhuǎn)為1. 5V時(shí)，MPl晶體管關(guān)斷，HN7晶體管導(dǎo)通，附節(jié)點(diǎn)(輸出節(jié)點(diǎn))電壓為-1.5V，INV2反相器輸出端電壓翻轉(zhuǎn)為0V，麗1晶體管由于m節(jié)點(diǎn)的反饋電壓而關(guān)斷，由于Cl電容的信號(hào)擺幅增大技術(shù)，位于Cl電容另一端的N2節(jié)點(diǎn)電壓為-1.5V。因而，第一自舉電路41和第二自舉電路42利用電容的信號(hào)擺幅增大技術(shù)，輸入信號(hào)的擺幅為OV至1. 5V時(shí)，輸出信號(hào)的擺幅為1. 5V至-1. 5V，N2節(jié)點(diǎn)電壓擺幅為OV 至-1. 5V。1)VIN輸入電壓為OV時(shí)，Nl節(jié)點(diǎn)電壓為1. 5V，N2節(jié)點(diǎn)電壓為0V，N5節(jié)點(diǎn)(INV1 反相器的輸出端)的電壓為1.5V，因?yàn)榈诙耘e電路42與第一自舉電路41的工作原理相同，則N3節(jié)點(diǎn)和N4節(jié)點(diǎn)電壓均為-1. 5V。此時(shí)，HPl晶體管關(guān)斷，HP2晶體管導(dǎo)通，N7節(jié)點(diǎn)電壓為1. 5V，HN4晶體管起偏置緩沖隔離電源電壓的作用，將HN2晶體管的漏極電位限制在-1. 5V-VtHN4，其中VtHM為HN4 晶體管的閾值電壓；此時(shí)，HNl晶體管的柵極電位同為-1. 5V-VtHN4, HNl晶體管的源極與 VNH負(fù)壓電位相同(-6V)，HNl晶體管導(dǎo)通，下拉其漏極電壓至-6V，HN2晶體管的柵極電壓為-6V，HN2晶體管關(guān)斷，使HN2晶體管的漏極電位保持為-1. 5V_VtHN4，HN3晶體管的柵極電壓為0V，源極電壓為-6V，使HN3晶體管導(dǎo)通，把N6節(jié)點(diǎn)電壓拉低至-6V。HN6晶體管的柵極電壓為-6V，源極電壓與VSS電位相同，為0V，HN6晶體管關(guān)斷。 HP3晶體管和HN5晶體管的柵極電壓均與N7節(jié)點(diǎn)電壓相同，為1. 5V，HP3晶體管的源極電壓與VSS電位相同，為0V，則HP3晶體管關(guān)斷，而HN5晶體管的源極電壓與VNH負(fù)壓電位相同，為-6V，此時(shí)，HN5晶體管導(dǎo)通，把VOUT輸出電壓拉低至-6V。2) VIN輸入電壓為1.5V時(shí)，Nl節(jié)點(diǎn)電壓為-1. 5V，N2節(jié)點(diǎn)電壓為-1. 5V，N5節(jié)點(diǎn) (INV1反相器的輸出端)的電壓為0V，因?yàn)榈诙耘e電路42與第一自舉電路41的工作原理相同，則N3節(jié)點(diǎn)電壓為1. 5V，N4節(jié)點(diǎn)電壓為OV。此時(shí)，HPl晶體管導(dǎo)通，上拉N6節(jié)點(diǎn)電壓為1. 5V，HP2晶體管關(guān)斷，HN4晶體管起偏置緩沖隔離電源電壓的作用，使HNl晶體管的漏極電位只能上拉至-1.5V-VtHN3，其中VtHN3為HN3晶體管的閾值電壓；HN2晶體管的柵極電位同為-1. 5V_VtHN4，HN2晶體管的源極與VNH負(fù)壓電位相同(-6V)，HN2晶體管導(dǎo)通，下拉其漏極電壓至-6V，由于交叉耦合的作用，HNl晶體管的柵極電壓為-6V，HNl晶體管關(guān)斷，使HNl晶體管的漏極電位保持為-1. 5V-VtHN4,HN4晶體管的柵極電壓為0V，源極電壓為-6V，使HN4晶體管導(dǎo)通，把N7節(jié)點(diǎn)電壓拉低至-6V。HN6晶體管的柵極電壓為1. 5V，源極電壓與VSS電位相同，為0V，HN6晶體管導(dǎo)通， 把VOUT輸出電壓上拉至0V，但是由于HN6晶體管的襯底電壓為-6V，由于襯偏效應(yīng)，其閾值電壓接近1. 5V，此時(shí)HN6晶體管處于弱導(dǎo)通狀態(tài)。HP3晶體管和HN5晶體管的柵極電壓均與N7節(jié)點(diǎn)電壓相同，為_(kāi)6V，HN5晶體管的源極電壓與VNH負(fù)壓電位相同，為-6V，則HN5晶體管關(guān)斷。而HP3晶體管的源極接0V，則HP3晶體管導(dǎo)通，上拉VOUT輸出電壓至0V。第一電壓轉(zhuǎn)換電路43中的HN3晶體管和HN4晶體管起偏置緩沖隔離電源電壓的作用，柵極接在自舉電路中NMOS晶體管的漏極，使交叉耦合連接的HNl晶體管和HN2晶體管的漏極電壓只能分別被拉高到_VDD-VtHN3和-VDD-VtHM，因而HN3晶體管減小HPl晶體管與HNl晶體管之間的競(jìng)爭(zhēng)，HN4晶體管減小HP2晶體管與HN2晶體管之間的競(jìng)爭(zhēng)，減小了電路的動(dòng)態(tài)功耗和PMOS晶體管的尺寸。 增強(qiáng)了電源電壓和負(fù)壓的電壓轉(zhuǎn)換電路中起選擇作用的兩個(gè)PMOS晶體管的驅(qū)動(dòng)能力 如圖4所示，為本發(fā)明的另一個(gè)實(shí)施例，與圖3相比，增加了 MP3晶體管和MP4晶體管，MP3晶體管的柵極接VSS電位，源極接MPl晶體管的漏極，漏極接m節(jié)點(diǎn)，襯底接VDD電源電壓；MP4晶體管的柵極接VSS電位，源極接MP2晶體管的漏極，漏極接N3節(jié)點(diǎn)，襯底接VDD電源電壓。MP3晶體管和MP4晶體管分別起到降低MPl晶體管和MP2晶體管工作中漏源電壓的作用(MP3晶體管和MP4晶體管均為PMOS晶體管)，從而MPl晶體管和MP2晶體管可以使用耐壓低的晶體管。 盡管結(jié)合圖3和圖4對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明和解釋，所應(yīng)理解的是，對(duì)本發(fā)明的形式和細(xì)節(jié)進(jìn)行變化而不脫離本發(fā)明的精神和范圍，其均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之中。
權(quán)利要求
1.用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，它的連接關(guān)系如下VIN輸入電壓連接INVl反相器00)和第一自舉電路Gl)的公共節(jié)點(diǎn)，INVl反相器00)還與第二自舉電路0 連接，第一電壓轉(zhuǎn)換電路分別連接第一自舉電路(41)、第二自舉電路 (42)和第二電壓轉(zhuǎn)換電路(44)，第二電壓轉(zhuǎn)換電路04)還與VOUT輸出電壓連接。
2.根據(jù)權(quán)利要求1所述的用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述第一自舉電路Gl)的連接關(guān)系如下VIN輸入電壓分別連接INVl反相器和INV2反相器的輸入端以及MPl晶體管和HN7晶體管的柵極，m節(jié)點(diǎn)分別連接MPl晶體管和HN7晶體管的漏極以及麗1晶體管和HPl晶體管的柵極，INV2反相器與Cl電容串聯(lián)，N2節(jié)點(diǎn)分別連接Cl 電容、HN3晶體管的柵極、HN7晶體管的源極和襯底以及麗1晶體管的漏極和襯底，MPl晶體管的源極和襯底均接VDD電源電壓，麗1晶體管的源極接VSS電位。
3.根據(jù)權(quán)利要求1所述的用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述第二自舉電路G2)的連接關(guān)系如下N5節(jié)點(diǎn)分別連接INVl反相器的輸出端、INV3反相器的輸入端以及MP2晶體管和HN8晶體管的柵極，N3節(jié)點(diǎn)分別連接MP2晶體管和HN8晶體管的漏極以及麗2晶體管和HP2晶體管的柵極，INV3反相器與C2電容串聯(lián)，N4節(jié)點(diǎn)分別連接 C2電容、HN4晶體管的柵極、HN8晶體管的源極和襯底以及MN2晶體管的漏極和襯底，MP2晶體管的源極和襯底均接VDD電源電壓，麗2晶體管的源極接VSS電位。
4.根據(jù)權(quán)利要求1所述的用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述第一電壓轉(zhuǎn)換電路的連接關(guān)系如下VDD電源電壓分別連接HPl晶體管的源極和襯底以及HP2晶體管的源極和襯底，N6節(jié)點(diǎn)分別連接HN6晶體管的柵極、HPl晶體管和HN3晶體管的漏極，N7節(jié)點(diǎn)分別連接HP2晶體管和HN4晶體管的漏極以及HP3晶體管和HN5晶體管的柵極，VNH負(fù)壓分別連接HN3晶體和HN4晶體管的襯底、HNl晶體管的源極和襯底以及 HN2晶體管的源極和襯底，HNl晶體管的柵極連接HN4晶體管的源極和HN2晶體管的漏極的公共節(jié)點(diǎn)，HN2晶體管的柵極連接HN3晶體管的源極和HNl晶體管的漏極的公共節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求1所述的用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述第二電壓轉(zhuǎn)換電路G4)的連接關(guān)系如下HP3晶體管的源極和襯底均連接VSS電位，HN6晶體管的襯底、HN5晶體管的源極和襯底均接VNH負(fù)壓，VOUT輸出電壓分別連接HP3晶體管、 HN5晶體管和HN6晶體管的漏極，HN6晶體管的源極接VSS電位。
6.根據(jù)權(quán)利要求2、3、4或5所述的用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，所述HNl晶體管、HN2晶體管、HN3晶體管、HN4晶體管、HN5晶體管、HN6晶體管、HN7晶體管、HN8晶體管、麗1晶體管和麗2晶體管均為NMOS晶體管；所述HPl晶體管、HP2晶體管、MPl晶體管和MP2晶體管均為PMOS晶體管。
全文摘要
本發(fā)明公開(kāi)了屬于集成電路設(shè)計(jì)領(lǐng)域的用于快閃存儲(chǔ)器的負(fù)電壓電平轉(zhuǎn)換電路。本發(fā)明的連接關(guān)系如下VIN輸入電壓連接INV1反相器和第一自舉電路的公共節(jié)點(diǎn)，INV1反相器還與第二自舉電路連接，第一電壓轉(zhuǎn)換電路分別連接第一自舉電路、第二自舉電路和第二電壓轉(zhuǎn)換電路，第二電壓轉(zhuǎn)換電路還與VOUT輸出電壓連接。本發(fā)明的有益效果為結(jié)構(gòu)簡(jiǎn)單、電平轉(zhuǎn)換速度快、功耗小、驅(qū)動(dòng)能力強(qiáng)和應(yīng)用范圍廣；本發(fā)明在電源電壓降低時(shí)能夠正常工作，增強(qiáng)了隔離電源電壓的作用，減小了交叉耦合的兩個(gè)NMOS晶體管的下拉電壓的能力，減小了輸入信號(hào)翻轉(zhuǎn)時(shí)選擇電路和交叉耦合電路的競(jìng)爭(zhēng)。
文檔編號(hào)G11C16/06GK102332303SQ20111019557
公開(kāi)日2012年1月25日 申請(qǐng)日期2011年7月13日 優(yōu)先權(quán)日2011年7月13日
發(fā)明者劉培軍, 潘立陽(yáng), 王雪強(qiáng) 申請(qǐng)人:清華大學(xué)