專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本申請涉及半導(dǎo)體集成電路，更具體而言涉及半導(dǎo)體存儲裝置。
背景技術(shù)：
半導(dǎo)體存儲裝置從外部接收數(shù)據(jù)、儲存數(shù)據(jù)并輸出所儲存的數(shù)據(jù)。這樣的半導(dǎo)體存儲裝置從外部接收數(shù)據(jù)和數(shù)據(jù)選通信號、鎖存從外部輸入的數(shù)據(jù)并儲存所鎖存的數(shù)據(jù)。圖1是說明典型的半導(dǎo)體存儲裝置的結(jié)構(gòu)圖。參見圖1，典型的半導(dǎo)體存儲裝置包括第一延遲單元10、第二延遲單元20、數(shù)據(jù)輸入使能信號發(fā)生單元30、鎖存控制信號發(fā)生單元40和數(shù)據(jù)鎖存單元50。第一延遲單元10將從外部輸入的數(shù)據(jù)DATA延遲以產(chǎn)生延遲數(shù)據(jù)DATA_d。第二延遲單元20將從外部輸入的數(shù)據(jù)選通信號DQS延遲以產(chǎn)生延遲數(shù)據(jù)選通信號 DQS_d。數(shù)據(jù)輸入使能信號發(fā)生單元30產(chǎn)生在CAS寫入信號CASWT被激活時被激活的數(shù)據(jù)選通使能信號DQS_en，所述CAS寫入信號CASWT是在接收寫入命令時所產(chǎn)生的。數(shù)據(jù)輸入使能信號發(fā)生單元30在CAS寫入潛伏時間信號CASWT+4被激活時將數(shù)據(jù)選通使能信號 DQS_en去激活，所述CAS寫入潛伏時間信號CASWT+4是在接收寫入命令后經(jīng)過預(yù)先設(shè)定的寫入潛伏時間之后被激活的。鎖存控制信號發(fā)生單元40在數(shù)據(jù)選通使能信號DQS_en的使能時間段期間將延遲數(shù)據(jù)選通信號DQS_d輸出作為鎖存控制信號latCh_Ctrl。數(shù)據(jù)鎖存單元50響應(yīng)于鎖存控制信號latch_ctrl來鎖存延遲數(shù)據(jù)DATA_d，并將鎖存的數(shù)據(jù)DATA_latch提供到半導(dǎo)體存儲裝置。這時，第一延遲單元10的延遲時間應(yīng)當(dāng)與第二延遲單元20的延遲時間基本上相等。下面將參照圖2詳細(xì)描述如上述配置的典型的半導(dǎo)體存儲裝置的操作。當(dāng)寫入命令WT輸入到半導(dǎo)體存儲裝置時，CAS寫入信號CASWT被激活。當(dāng)輸入寫入命令WT之后經(jīng)過時鐘CLK的兩個周期時，對寫入潛伏時間WL進(jìn)行計(jì)數(shù)。圖2圖示了寫入潛伏時間為4的實(shí)例。參見圖2，CAS寫入潛伏時間信號CASWT+4應(yīng)當(dāng)在寫入潛伏時間為 4的時間點(diǎn)WL+4處被激活，但是CAS寫入潛伏時間信號CASWT+4由于內(nèi)部延遲的緣故而從時間點(diǎn)WL+4起經(jīng)過延遲時間A之后才被激活。半導(dǎo)體存儲裝置將數(shù)據(jù)選通信號DQS延遲基本上等于延遲時間A的延遲時間，以產(chǎn)生延遲數(shù)據(jù)選通信號DQS_d。數(shù)據(jù)選通使能信號DQS_en在CAS寫入信號CASWT被激活時被激活，而在CAS寫入潛伏時間信號CASWT+4被激活時被去激活。
半導(dǎo)體存儲裝置在數(shù)據(jù)選通使能信號DQS_en的使能時間段期間，輸出延遲的數(shù)據(jù)選通信號DQS_d作為鎖存控制信號latch_ctrl。參見圖1，第二延遲單元20具有延遲時間Α。由于數(shù)據(jù)選通信號DQS具有延遲時間A，因此輸入到數(shù)據(jù)鎖存單元50的延遲數(shù)據(jù)DATA_d也應(yīng)在經(jīng)過延遲時間A之后被輸入到數(shù)據(jù)鎖存單元50。因此，第一延遲單元10被設(shè)計(jì)成具有與第二延遲單元20基本上相等的延遲時間。數(shù)據(jù)選通信號DQS以與時鐘CLK相同的相位被觸發(fā)，或者具有高阻抗?fàn)顟B(tài) high-z (低電平與高電平之間的中間電平)。如果數(shù)據(jù)選通信號DQS被觸發(fā)并進(jìn)入高阻抗?fàn)顟B(tài)，則可能出現(xiàn)電壓電平不穩(wěn)定地升高或降低的振鈴(ring back)現(xiàn)象。由于振鈴現(xiàn)象可能會導(dǎo)致半導(dǎo)體存儲裝置中的嚴(yán)重的數(shù)據(jù)錯誤，因此設(shè)計(jì)為通過將數(shù)據(jù)選通信號DQS延遲所述延遲時間A來產(chǎn)生鎖存控制信號latch_ctrl。然而，由于典型的半導(dǎo)體存儲裝置利用第一延遲單元10和第二延遲單元20鎖存數(shù)據(jù)DATA，因此降低了半導(dǎo)體存儲裝置的數(shù)據(jù)儲存速度，由于延遲邏輯的加入而降低了面積效率，并且還增加了功耗。

發(fā)明內(nèi)容
本文描述一種能夠在不降低數(shù)據(jù)儲存速度的情況下提高面積效率且降低功耗的半導(dǎo)體存儲裝置。在本發(fā)明的一個示例性的方面中，一種半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入使能信號發(fā)生模塊，所述數(shù)據(jù)輸入使能信號發(fā)生模塊被配置為順序地將數(shù)據(jù)選通信號延遲以產(chǎn)生第一延遲數(shù)據(jù)選通信號、第二延遲數(shù)據(jù)選通信號、第三延遲數(shù)據(jù)選通信號和第四延遲數(shù)據(jù)選通信號，并響應(yīng)于CAS寫入信號、CAS寫入潛伏時間信號和所述第一延遲數(shù)據(jù)選通信號至所述第四延遲數(shù)據(jù)選通信號來產(chǎn)生數(shù)據(jù)選通使能信號；鎖存控制信號發(fā)生模塊，所述鎖存控制信號發(fā)生模塊被配置為在數(shù)據(jù)選通使能信號的使能時間段期間將數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，所述數(shù)據(jù)鎖存模塊被配置為響應(yīng)于鎖存控制信號來鎖存數(shù)據(jù)，并將鎖存的數(shù)據(jù)輸出。在本發(fā)明的另一個示例性的方面中，一種半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入使能信號發(fā)生模塊，所述數(shù)據(jù)輸入使能信號發(fā)生模塊被配置為將CAS寫入潛伏時間信號移位比數(shù)據(jù)選通信號的一個周期短的第一時間，通過重復(fù)地將移位的信號移位所述第一時間來產(chǎn)生移位CAS寫入潛伏時間信號，響應(yīng)于CAS寫入信號來將數(shù)據(jù)選通使能信號激活，并響應(yīng)于移位CAS寫入潛伏時間信號來將數(shù)據(jù)選通使能信號去激活；鎖存控制信號發(fā)生模塊，所述鎖存控制信號發(fā)生模塊被配置為在數(shù)據(jù)選通使能信號的使能時間段期間將數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，所述數(shù)據(jù)鎖存模塊被配置為響應(yīng)于鎖存控制信號來鎖存數(shù)據(jù)，并將鎖存的數(shù)據(jù)輸出。在本發(fā)明的又一個示例性的方面中，一種半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入使能信號發(fā)生模塊，所述數(shù)據(jù)輸入使能信號發(fā)生模塊被配置為順序地延遲數(shù)據(jù)選通信號以產(chǎn)生N 個延遲數(shù)據(jù)選通信號，并響應(yīng)于CAS寫入信號、CAS寫入潛伏時間信號和所述N個延遲數(shù)據(jù)選通信號來產(chǎn)生數(shù)據(jù)選通使能信號，其中N為大于1的整數(shù)；鎖存控制信號發(fā)生模塊，所述鎖存控制信號發(fā)生模塊被配置為在數(shù)據(jù)選通使能信號的使能時間段期間將數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，所述數(shù)據(jù)鎖存模塊被配置為響應(yīng)于鎖存控制信來而鎖存數(shù)據(jù)，并將鎖存的數(shù)據(jù)輸出。


結(jié)合附圖描述本發(fā)明的特征、方面和實(shí)施例，在附圖中圖1是說明典型的半導(dǎo)體存儲裝置的結(jié)構(gòu)圖；圖2是解釋圖1所示的半導(dǎo)體存儲裝置的操作的時序圖；圖3是示意性地說明根據(jù)本發(fā)明的一個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)圖；圖4是示意性地說明圖3所示的延遲單元的結(jié)構(gòu)圖；圖5是示意性地說明圖3所示的移位單元的結(jié)構(gòu)圖；圖6是示意性地說明圖3所示的信號發(fā)生單元的結(jié)構(gòu)圖；以及圖7是解釋圖3所示的半導(dǎo)體存儲裝置的操作的時序圖。
具體實(shí)施例方式在下文，將參照附圖通過示例性實(shí)施例來詳細(xì)描述根據(jù)本發(fā)明的半導(dǎo)體存儲裝置。圖3是示意性地說明根據(jù)本發(fā)明的一個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)圖。參見圖3，根據(jù)本實(shí)施例的半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入使能信號發(fā)生模塊100、鎖存控制信號發(fā)生模塊40和數(shù)據(jù)鎖存模塊50。數(shù)據(jù)輸入使能信號發(fā)生模塊100被配置為順序地延遲數(shù)據(jù)選通信號DQS以產(chǎn)生第一延遲數(shù)據(jù)選通信號DQS_dl至第四延遲數(shù)據(jù)選通信號DQS_d4，并且響應(yīng)于CAS寫入信號 CASWT、CAS寫入潛伏時間信號CASWL以及第一延遲數(shù)據(jù)選通信號DQS_dl至第四延遲數(shù)據(jù)選通信號DQS_d4而產(chǎn)生數(shù)據(jù)選通使能信號DQS_en。數(shù)據(jù)輸入使能信號發(fā)生模塊100可以包括延遲單元110、移位單元120和信號發(fā)生單元130。延遲單元110被配置為順序地延遲數(shù)據(jù)選通信號DQS，并且產(chǎn)生第一延遲數(shù)據(jù)選通信號DQS_dl至第四延遲數(shù)據(jù)選通信號DQS_d4。移位單元120被配置為響應(yīng)于第一延遲數(shù)據(jù)選通信號DQS_dl至第四延遲數(shù)據(jù)選通信號DQS_d4以及CAS寫入潛伏時間信號CASWL來產(chǎn)生第一移位CAS寫入潛伏時間信號至第四移位CAS寫入潛伏時間信號(如圖5所示，CASWL_S1至CASWL_S4)。信號發(fā)生單元130被配置為當(dāng)CAS寫入信號CASWT被激活時激活數(shù)據(jù)選通使能信號DQS_en，而當(dāng)?shù)谒囊莆籆AS寫入潛伏時間信號CASWL_S4被激活時將數(shù)據(jù)選通使能信號 DQS_en去激活。圖4是示意性地說明圖3所示的延遲單元的結(jié)構(gòu)圖。參見圖4，延遲單元110包括第一延遲部111至第四延遲部114。盡管本實(shí)施例描述了四個延遲部111至114，但是延遲部的數(shù)量并不局限于此，本領(lǐng)域技術(shù)人員將能夠根據(jù)具體的實(shí)施方式來選擇延遲部的最佳數(shù)量。第一延遲部111被配置為延遲數(shù)據(jù)選通信號DQS，并產(chǎn)生第一延遲數(shù)據(jù)選通信號 DQS_dl。
第二延遲部112被配置為延遲第一延遲數(shù)據(jù)選通信號DQS_dl，并產(chǎn)生第二延遲數(shù)據(jù)選通信號DQS_d2。第三延遲部113被配置為延遲第二延遲數(shù)據(jù)選通信號DQS_d2，并產(chǎn)生第三延遲數(shù)據(jù)選通信號DQS_d3。第四延遲部114被配置為延遲第三延遲數(shù)據(jù)選通信號DQS_d3，并產(chǎn)生第四延遲數(shù)據(jù)選通信號DQS_d4。這時，第一延遲部111至第四延遲部114的延遲時間比數(shù)據(jù)選通信號 DQS的一個周期短。S卩，第一延遲部111至第四延遲部114具有比時鐘(圖7所示的CLK) 的一個周期短的延遲時間。圖5是示意性地說明圖3所示的移位單元的結(jié)構(gòu)圖。參見圖5，移位單元120包括第一觸發(fā)器FFll至第四觸發(fā)器FF14。第一觸發(fā)器FFl 1被配置為當(dāng)?shù)谒难舆t數(shù)據(jù)選通信號DQS_d4轉(zhuǎn)變?yōu)楦唠娖綍r鎖存 CAS寫入潛伏時間信號CASWL，而當(dāng)?shù)谒难舆t數(shù)據(jù)選通信號DQS_d4轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的CAS寫入潛伏時間信號CASWL輸出作為第一移位CAS寫入潛伏時間信號CASWL_S1。第一觸發(fā)器FFll經(jīng)由其輸入端子接收CAS寫入潛伏時間信號CASWL，經(jīng)由其時鐘輸入端子接收第四延遲數(shù)據(jù)選通信號DQS_d4，并經(jīng)由其輸出端子輸出第一移位CAS寫入潛伏時間信號CASWL_S1。第二觸發(fā)器FF12被配置為當(dāng)?shù)谌舆t數(shù)據(jù)選通信號DQS_d3轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第一移位CAS寫入潛伏時間信號CASWL_S1，而當(dāng)?shù)谌舆t數(shù)據(jù)選通信號DQS_d3轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第一移位CAS寫入潛伏時間信號CASWL_S1輸出作為第二移位CAS寫入潛伏時間信號CASWL_S2。第二觸發(fā)器FF12經(jīng)由其輸入端子接收第一移位CAS寫入潛伏時間信號CASWL_SI， 經(jīng)由其時鐘輸入端子接收第三延遲數(shù)據(jù)選通信號DQS_d3，并經(jīng)由其輸出端子輸出第二移位 CAS寫入潛伏時間信號CASWL_S2。第三觸發(fā)器FF13被配置為當(dāng)?shù)诙舆t數(shù)據(jù)選通信號DQS_d2轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第二移位CAS寫入潛伏時間信號CASWL_S2，而當(dāng)?shù)诙舆t數(shù)據(jù)選通信號DQS_d2轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第二移位CAS寫入潛伏時間信號CASWL_S2輸出作為第三移位CAS寫入潛伏時間信號CASWL_S3。第三觸發(fā)器FF13經(jīng)由其輸入端子接收第二移位CAS寫入潛伏時間信號CASWL_S2， 經(jīng)由其時鐘輸入端子接收第二延遲數(shù)據(jù)選通信號DQS_d2，并經(jīng)由其輸出端子輸出第三移位 CAS寫入潛伏時間信號CASWL_S3。第四觸發(fā)器FF14被配置為當(dāng)?shù)谝谎舆t數(shù)據(jù)選通信號DQS_dl轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第三移位CAS寫入潛伏時間信號CASWL_S3，而當(dāng)?shù)谝谎舆t數(shù)據(jù)選通信號DQS_dl轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第三移位CAS寫入潛伏時間信號CASWL_S3輸出作為第四移位CAS寫入潛伏時間信號CASWL_S4。第四觸發(fā)器FF14經(jīng)由其輸入端子接收第三移位CAS寫入潛伏時間信號CASWL_S3， 經(jīng)由其時鐘輸入端子接收第一延遲數(shù)據(jù)選通信號DQS_dl，并經(jīng)由其輸出端子輸出第四移位 CAS寫入潛伏時間信號CASWL_S4。圖6是示意性地說明圖3的信號發(fā)生單元的結(jié)構(gòu)圖。參見圖6，信號發(fā)生單元130 包括脈沖發(fā)生部131和信號組合部132。
脈沖發(fā)生部131被配置為當(dāng)?shù)谒囊莆籆AS寫入潛伏時間信號CASWL_S4轉(zhuǎn)變?yōu)楦唠娖綍r產(chǎn)生脈沖。信號組合部132被配置為當(dāng)CAS寫入信號CASWT被激活時激活數(shù)據(jù)選通使能信號 DQS_en，而當(dāng)輸入所述脈沖時將數(shù)據(jù)選通使能信號DQS_en去激活。信號組合部132包括第一晶體管P11、第二晶體管P12、第三晶體管附1、第一反相器IVll和第二反相器IV12。第一晶體管Pll經(jīng)由其柵極接收所述脈沖，并經(jīng)由其源極接收外部電壓VDD。第二晶體管P12經(jīng)由其柵極接收CAS寫入信號CASWT，并且具有與第一晶體管Pll的漏極相耦接的源極。第三晶體管Nll經(jīng)由其柵極接收CAS寫入信號CASWT，并且具有與第二晶體管P12的漏極相耦接的漏極和與接地端子VSS相耦接的源極。第一反相器 IVll具有與第二晶體管P12和第三晶體管Nll所耦接的節(jié)點(diǎn)相耦接的輸入端子，并且第一反相器IVll經(jīng)由其輸出端子輸出數(shù)據(jù)選通使能信號DQS_en。第二反相器IV12具有與第一反相器IVll的輸出端子相耦接的輸入端子以及與第一反相器IVll的輸入端子相耦接的輸出端子。下面將結(jié)合圖7描述根據(jù)本發(fā)明的實(shí)施例的如上述所配置的半導(dǎo)體存儲裝置的操作。半導(dǎo)體存儲裝置順序地延遲數(shù)據(jù)選通信號DQS，以產(chǎn)生第一延遲數(shù)據(jù)選通信號 DQS_dl至第四延遲數(shù)據(jù)選通信號DQS_d4。半導(dǎo)體存儲裝置在第四延遲數(shù)據(jù)選通信號DQS_d4轉(zhuǎn)變?yōu)楦唠娖綍r鎖存CAS寫入潛伏時間信號CASWL，而在第四延遲數(shù)據(jù)選通信號DQS_d4轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的CAS寫入潛伏時間信號CASWL輸出作為第一移位CAS寫入潛伏時間信號CASWL_S1。因此，當(dāng)?shù)谒难舆t數(shù)據(jù)選通信號DQS_d4轉(zhuǎn)變?yōu)榈碗娖綍r，第一移位CAS寫入潛伏時間信號CASWL_S1轉(zhuǎn)變?yōu)楦唠娖健０雽?dǎo)體存儲裝置在第三延遲數(shù)據(jù)選通信號DQS_d3轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第一移位 CAS寫入潛伏時間信號CASWL_S1，而在第三延遲數(shù)據(jù)選通信號DQS_d3轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第一移位CAS寫入潛伏時間信號CASWL_S1輸出作為第二移位CAS寫入潛伏時間信號 CASWL_S2。因此，當(dāng)?shù)谌舆t數(shù)據(jù)選通信號DQS_d3轉(zhuǎn)變?yōu)榈碗娖綍r，第二移位CAS寫入潛伏時間信號CASWL_S2轉(zhuǎn)變?yōu)楦唠娖?。半?dǎo)體存儲裝置在第二延遲數(shù)據(jù)選通信號DQS_d2轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第二移位 CAS寫入潛伏時間信號CASWL_S2，而在第二延遲數(shù)據(jù)選通信號DQS_d2轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第二移位CAS寫入潛伏時間信號CASWL_S2輸出作為第三移位CAS寫入潛伏時間信號 CASWL_S3。因此，當(dāng)?shù)诙舆t數(shù)據(jù)選通信號DQS_d2轉(zhuǎn)變?yōu)榈碗娖綍r，第三移位CAS寫入潛伏時間信號CASWL_S3轉(zhuǎn)變?yōu)楦唠娖?。半?dǎo)體存儲裝置在第一延遲數(shù)據(jù)選通信號DQS_dl轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第三移位 CAS寫入潛伏時間信號CASWL_S3，而當(dāng)?shù)谝谎舆t數(shù)據(jù)選通信號DQS_dl轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第三移位CAS寫入潛伏時間信號CASWL_S3輸出作為第四移位CAS寫入潛伏時間信號 CASWL_S4。因此，當(dāng)?shù)谝谎舆t數(shù)據(jù)選通信號DQS_dl轉(zhuǎn)變?yōu)榈碗娖綍r，第四移位CAS寫入潛伏時間信號CASWL_S4轉(zhuǎn)變?yōu)楦唠娖?。S卩，圖4所示的第一延遲部111至第四延遲部114的延遲時間比圖7所示的時鐘 CLK或數(shù)據(jù)選通信號DQS的一個周期短。假設(shè)分別將時鐘CLK或數(shù)據(jù)選通信號DQS的一個周期定義為T，將第一延遲部111至第四延遲部114的延遲時間定義為T-4。與CAS寫入潛伏時間信號CASWj相比，響應(yīng)于第四延遲數(shù)據(jù)選通信號DQS_d4而將 CAS寫入潛伏時間信號CASWL移位所產(chǎn)生的第一移位CAS寫入潛伏時間信號CASWL_S1被移位了 T-4。第一移位CAS寫入潛伏時間信號CASWL_S1再次被移位T-4，以產(chǎn)生第二移位 CAS寫入潛伏時間信號CASWL_S2。第二移位CAS寫入潛伏時間信號CASWL_S2再次被移位 T-4，以產(chǎn)生第三移位CAS寫入潛伏時間信號CASWL_S3。第三移位CAS寫入潛伏時間信號 CASWL_S3再次被移位T-4，以產(chǎn)生第四移位CAS寫入潛伏時間信號CASWL_S4。結(jié)果，與CAS 寫入潛伏時間信號CASWL相比，通過四次將CAS寫入潛伏時間信號CASWL移位T-4而產(chǎn)生的第四移位CAS寫入潛伏時間信號CASWL_S4被移位了 4T-16。第四移位CAS寫入潛伏時間信號CASWL_S4的使能定時比借助于時鐘CLK的一個周期而將CAS寫入潛伏時間信號CASWL 移位四次所獲得的結(jié)果提前16。當(dāng)?shù)谒囊莆籆AS寫入潛伏時間信號CASWL_S4轉(zhuǎn)變?yōu)楦唠娖綍r，產(chǎn)生被激活為低電平并持續(xù)達(dá)預(yù)定時間的脈沖。當(dāng)所述脈沖轉(zhuǎn)變?yōu)榈碗娖綍r，通過CAS寫入信號CASWT而被激活為高電平的數(shù)據(jù)選通使能信號DQS_en被去激活為低電平。數(shù)據(jù)選通信號DQS在數(shù)據(jù)選通使能信號DQS_en的使能時間段中被輸出作為鎖存控制信號latch_ctrl。在數(shù)據(jù)選通使能信號DQS_en被去激活之后，在鎖存控制信號latCh_Ctrl中不會出現(xiàn)當(dāng)數(shù)據(jù)選通信號DQS被觸發(fā)并進(jìn)入高阻抗?fàn)顟B(tài)時所出現(xiàn)的振鈴現(xiàn)象。根據(jù)本發(fā)明，實(shí)質(zhì)地防止了振鈴現(xiàn)象的發(fā)生，可以進(jìn)行正常的數(shù)據(jù)鎖存操作而不用將數(shù)據(jù)選通信號DQS和數(shù)據(jù)DATA進(jìn)行延遲，并且與現(xiàn)有技術(shù)相比提高了數(shù)據(jù)儲存操作速度。參見圖1和圖3，圖3中除去了圖1所示的兩個延遲單元，使得半導(dǎo)體存儲裝置的面積效率提高，并且能夠節(jié)省延遲單元所消耗的電力。雖然上面已經(jīng)描述了一些實(shí)施例，但是本領(lǐng)域技術(shù)人員將會理解的是，描述的實(shí)施例僅僅是示例性的。因此，本文所描述的半導(dǎo)體存儲裝置不應(yīng)當(dāng)基于所描述的實(shí)施例來限定。確切地說，本文所描述的半導(dǎo)體存儲裝置應(yīng)當(dāng)僅僅根據(jù)所附權(quán)利要求書并與上面的描述和附圖相結(jié)合來限定。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，包括數(shù)據(jù)輸入使能信號發(fā)生模塊，所述數(shù)據(jù)輸入使能信號發(fā)生模塊被配置為順序地延遲數(shù)據(jù)選通信號以產(chǎn)生第一延遲數(shù)據(jù)選通信號、第二延遲數(shù)據(jù)選通信號、第三延遲數(shù)據(jù)選通信號和第四延遲數(shù)據(jù)選通信號，并響應(yīng)于CAS寫入信號、CAS寫入潛伏時間信號和所述第一延遲數(shù)據(jù)選通信號至所述第四延遲數(shù)據(jù)選通信號而產(chǎn)生數(shù)據(jù)選通使能信號；鎖存控制信號發(fā)生模塊，所述鎖存控制信號發(fā)生模塊被配置為在所述數(shù)據(jù)選通使能信號的使能時間段期間將所述數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，所述數(shù)據(jù)鎖存模塊被配置為響應(yīng)于所述鎖存控制信號來鎖存數(shù)據(jù)，并將鎖存數(shù)據(jù)輸出。
2.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中，所述數(shù)據(jù)輸入使能信號發(fā)生模塊包括 延遲單元，所述延遲單元被配置為順序地將所述數(shù)據(jù)選通信號延遲，并產(chǎn)生所述第一延遲數(shù)據(jù)選通信號至所述第四延遲數(shù)據(jù)選通信號；移位單元，所述移位單元被配置為響應(yīng)于所述第一延遲數(shù)據(jù)選通信號至所述第四延遲數(shù)據(jù)選通信號以及所述CAS寫入潛伏時間信號來產(chǎn)生第一移位CAS寫入潛伏時間信號、第二移位CAS寫入潛伏時間信號、第三移位CAS寫入潛伏時間信號和第四移位CAS寫入潛伏時間信號；以及信號發(fā)生單元，所述信號發(fā)生單元被配置為當(dāng)所述CAS寫入信號被激活時將所述數(shù)據(jù)選通使能信號激活，而當(dāng)所述第四移位CAS寫入潛伏時間信號被激活時將所述數(shù)據(jù)選通使能信號去激活。
3.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中，所述延遲單元包括第一延遲部，所述第一延遲部被配置為將所述數(shù)據(jù)選通信號延遲并產(chǎn)生所述第一延遲數(shù)據(jù)選通信號；第二延遲部，所述第二延遲部被配置為將所述第一延遲數(shù)據(jù)選通信號延遲并產(chǎn)生所述第二延遲數(shù)據(jù)選通信號；第三延遲部，所述第三延遲部被配置為將所述第二延遲數(shù)據(jù)選通信號延遲并產(chǎn)生所述第三延遲數(shù)據(jù)選通信號；以及第四延遲部，所述第四延遲部被配置為將所述第三延遲數(shù)據(jù)選通信號延遲并產(chǎn)生所述第四延遲數(shù)據(jù)選通信號。
4.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中，所述移位單元包括第一觸發(fā)器，所述第一觸發(fā)器被配置為當(dāng)所述第四延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述CAS寫入潛伏時間信號，而當(dāng)所述第四延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述CAS寫入潛伏時間信號輸出作為所述第一移位CAS寫入潛伏時間信號；第二觸發(fā)器，所述第二觸發(fā)器被配置為當(dāng)所述第三延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述第一移位CAS寫入潛伏時間信號，而當(dāng)所述第三延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述第一移位CAS寫入潛伏時間信號輸出作為所述第二移位CAS寫入潛伏時間信號；第三觸發(fā)器，所述第三觸發(fā)器被配置為當(dāng)所述第二延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述第二移位CAS寫入潛伏時間信號，而當(dāng)所述第二延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述第二移位CAS寫入潛伏時間信號輸出作為所述第三移位CAS寫入潛伏時間信號；以及第四觸發(fā)器，所述第四觸發(fā)器被配置為當(dāng)所述第一延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述第三移位CAS寫入潛伏時間信號，而當(dāng)所述第一延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述第三移位CAS寫入潛伏時間信號輸出作為所述第四移位CAS寫入潛伏時間信號。
5.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中，所述信號發(fā)生單元包括脈沖發(fā)生部，所述脈沖發(fā)生部被配置為當(dāng)所述第四移位CAS寫入潛伏時間信號轉(zhuǎn)變?yōu)楦唠娖綍r產(chǎn)生脈沖；以及信號組合部，所述信號組合部被配置為當(dāng)所述CAS寫入信號被激活時激活所述數(shù)據(jù)選通使能信號，而當(dāng)輸入所述脈沖輸入將所述數(shù)據(jù)選通使能信號去激活。
6.一種半導(dǎo)體存儲裝置，包括數(shù)據(jù)輸入使能信號發(fā)生模塊，所述數(shù)據(jù)輸入使能信號發(fā)生模塊被配置為將CAS寫入潛伏時間信號移位比數(shù)據(jù)選通信號的一個周期短的第一時間，通過重復(fù)地將移位了的信號移位所述第一時間來產(chǎn)生移位CAS寫入潛伏時間信號，響應(yīng)于CAS寫入信號來激活所述數(shù)據(jù)選通使能信號，并響應(yīng)于所述移位CAS寫入潛伏時間信號來將所述數(shù)據(jù)選通使能信號去激活；鎖存控制信號發(fā)生模塊，所述鎖存控制信號發(fā)生模塊被配置為在所述數(shù)據(jù)選通使能信號的使能時間段期間將所述數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，所述數(shù)據(jù)鎖存模塊被配置為響應(yīng)于所述鎖存控制信號來鎖存數(shù)據(jù)，并將鎖存的數(shù)據(jù)輸出。
7.如權(quán)利要求6所述的半導(dǎo)體存儲裝置，其中，所述數(shù)據(jù)輸入使能信號發(fā)生模塊包括 延遲單元，所述延遲單元被配置為順序地將所述數(shù)據(jù)選通信號延遲，并產(chǎn)生第一延遲數(shù)據(jù)選通信號至第四延遲數(shù)據(jù)選通信號；移位單元，所述移位單元被配置為響應(yīng)于所述第一延遲數(shù)據(jù)選通信號至所述第四延遲數(shù)據(jù)選通信號以及所述CAS寫入潛伏時間信號來產(chǎn)生第一移位CAS寫入潛伏時間信號、第二移位CAS寫入潛伏時間信號、第三移位CAS寫入潛伏時間信號和第四移位CAS寫入潛伏時間信號；以及信號發(fā)生單元，所述信號發(fā)生單元被配置為當(dāng)所述CAS寫入信號被激活時將所述數(shù)據(jù)選通使能信號激活，而當(dāng)所述第四移位CAS寫入潛伏時間信號被激活時將所述數(shù)據(jù)選通使能信號去激活。
8.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中，所述延遲單元包括第一延遲部，所述第一延遲部被配置為將所述數(shù)據(jù)選通信號延遲并產(chǎn)生所述第一延遲數(shù)據(jù)選通信號；第二延遲部，所述第二延遲部被配置為將所述第一延遲數(shù)據(jù)選通信號延遲并產(chǎn)生所述第二延遲數(shù)據(jù)選通信號；第三延遲部，所述第三延遲部被配置為將所述第二延遲數(shù)據(jù)選通信號延遲并產(chǎn)生所述第三延遲數(shù)據(jù)選通信號；以及第四延遲部，所述第四延遲部被配置為將所述第三延遲數(shù)據(jù)選通信號延遲并產(chǎn)生所述第四延遲數(shù)據(jù)選通信號。
9.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中，所述移位單元包括第一觸發(fā)器，所述第一觸發(fā)器被配置為當(dāng)所述第四延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述CAS寫入潛伏時間信號，而當(dāng)所述第四延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述CAS寫入潛伏時間信號輸出作為所述第一移位CAS寫入潛伏時間信號；第二觸發(fā)器，所述第二觸發(fā)器被配置為當(dāng)所述第三延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述第一移位CAS寫入潛伏時間信號，而當(dāng)所述第三延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述第一移位CAS寫入潛伏時間信號輸出作為所述第二移位CAS寫入潛伏時間信號；第三觸發(fā)器，所述第三觸發(fā)器被配置為當(dāng)所述第二延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述第二移位CAS寫入潛伏時間信號，而當(dāng)所述第二延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述第二移位CAS寫入潛伏時間信號輸出作為所述第三移位CAS寫入潛伏時間信號；以及第四觸發(fā)器，所述第四觸發(fā)器被配置為當(dāng)所述第一延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述第三移位CAS寫入潛伏時間信號，而當(dāng)所述第一延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述第三移位CAS寫入潛伏時間信號輸出作為所述第四移位CAS寫入潛伏時間信號。
10.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中，所述信號發(fā)生單元包括脈沖發(fā)生部，所述脈沖發(fā)生部被配置為當(dāng)所述第四移位CAS寫入潛伏時間信號轉(zhuǎn)變?yōu)楦唠娖綍r產(chǎn)生脈沖；以及信號組合部，所述信號組合部被配置為當(dāng)所述CAS寫入信號被激活時將所述數(shù)據(jù)選通使能信號激活，而當(dāng)輸入所述脈沖時將所述數(shù)據(jù)選通使能信號去激活。
11.一種半導(dǎo)體存儲裝置，包括數(shù)據(jù)輸入使能信號發(fā)生模塊，所述數(shù)據(jù)輸入使能信號發(fā)生模塊被配置為順序地將數(shù)據(jù)選通信號延遲以產(chǎn)生N個延遲數(shù)據(jù)選通信號，并響應(yīng)于CAS寫入信號、CAS寫入潛伏時間信號和所述N個延遲數(shù)據(jù)選通信號來產(chǎn)生數(shù)據(jù)選通使能信號，其中N為大于1的整數(shù)；鎖存控制信號發(fā)生模塊，所述鎖存控制信號發(fā)生模塊被配置為在所述數(shù)據(jù)選通使能信號的使能時間段期間將所述數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，所述數(shù)據(jù)鎖存模塊被配置為響應(yīng)于所述鎖存控制信號來鎖存數(shù)據(jù)，并將鎖存的數(shù)據(jù)輸出。
12.如權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中，所述數(shù)據(jù)輸入使能信號發(fā)生模塊包括延遲單元，所述延遲單元被配置為順序地將所述數(shù)據(jù)選通信號延遲，并產(chǎn)生所述N個延遲數(shù)據(jù)選通信號；移位單元，所述移位單元被配置為響應(yīng)于所述N個延遲數(shù)據(jù)選通信號和所述CAS寫入潛伏時間信號來產(chǎn)生N個移位CAS寫入潛伏時間信號；以及信號發(fā)生單元，所述信號發(fā)生單元被配置為當(dāng)CAS寫入信號被激活時將所述數(shù)據(jù)選通使能信號激活，而當(dāng)?shù)贜個所述移位CAS寫入潛伏時間信號被激活時將所述數(shù)據(jù)選通使能信號去激活。
13.如權(quán)利要求12所述的半導(dǎo)體存儲裝置，其中，所述延遲單元包括級聯(lián)連接的第一延遲部至第N延遲部，其中所述第一延遲部被配置為將所述數(shù)據(jù)選通信號延遲以產(chǎn)生所述第一延遲數(shù)據(jù)選通信號，第i延遲部被配置為將第i_l個所述延遲數(shù)據(jù)選通信號延遲并產(chǎn)生第i延遲數(shù)據(jù)選通信號，其中i是從2到N的整數(shù)。
14.如權(quán)利要求12所述的半導(dǎo)體存儲裝置，其中，所述移位單元包括級聯(lián)連接的第一觸發(fā)器至第N觸發(fā)器，其中所述第一觸發(fā)器被配置為當(dāng)?shù)贜個所述延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存所述CAS寫入潛伏時間信號，而當(dāng)?shù)贜個所述延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的所述CAS寫入潛伏時間信號輸出作為第一個所述移位CAS寫入潛伏時間信號；并且所述第i觸發(fā)器被配置為當(dāng)?shù)讦?i+l個所述延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)楦唠娖綍r鎖存第 i-1個所述移位CAS寫入潛伏時間信號，而當(dāng)Ν-i+l個所述延遲數(shù)據(jù)選通信號轉(zhuǎn)變?yōu)榈碗娖綍r將鎖存的第i-Ι個所述移位CAS寫入潛伏時間信號輸出作為第i個所述移位CAS寫入潛伏時間信號，其中i是從2到N的整數(shù)。
15.如權(quán)利要求12所述的半導(dǎo)體存儲裝置，其中，所述信號發(fā)生單元包括脈沖發(fā)生部，所述脈沖發(fā)生部被配置為當(dāng)?shù)贜個所述移位CAS寫入潛伏時間信號轉(zhuǎn)變?yōu)楦唠娖綍r產(chǎn)生脈沖；以及信號組合部，所述信號組合部被配置為當(dāng)所述CAS寫入信號被激活時將所述數(shù)據(jù)選通使能信號激活，而當(dāng)輸入所述脈沖時將所述數(shù)據(jù)選通使能信號去激活。
全文摘要
本發(fā)明涉及一種半導(dǎo)體存儲裝置，包括數(shù)據(jù)輸入使能信號發(fā)生模塊，被配置為順序地將數(shù)據(jù)選通信號延遲以產(chǎn)生第一延遲數(shù)據(jù)選通信號、第二延遲數(shù)據(jù)選通信號、第三延遲數(shù)據(jù)選通信號和第四延遲數(shù)據(jù)選通信號，并響應(yīng)于CAS寫入信號、CAS寫入潛伏時間信號以及所述第一延遲數(shù)據(jù)選通信號至所述第四延遲數(shù)據(jù)選通信號來產(chǎn)生數(shù)據(jù)選通使能信號；鎖存控制信號發(fā)生模塊，被配置為在數(shù)據(jù)選通使能信號的使能時間段期間將數(shù)據(jù)選通信號輸出作為鎖存控制信號；以及數(shù)據(jù)鎖存模塊，被配置為響應(yīng)于所述鎖存控制信號來鎖存數(shù)據(jù)，并將鎖存的數(shù)據(jù)輸出。
文檔編號G11C16/02GK102467963SQ201110039650
公開日2012年5月23日 申請日期2011年2月17日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者李鎣旭 申請人:海力士半導(dǎo)體有限公司