專利名稱：：非易失性存儲(chǔ)器件、其操作方法以及包括其的存儲(chǔ)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本公開(kāi)內(nèi)容涉及半導(dǎo)體存儲(chǔ)器，更具體地，涉及具有三維結(jié)構(gòu)的非易失性存儲(chǔ)器件、其操作方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。
背景技術(shù)：
：半導(dǎo)體存儲(chǔ)器件是利用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(InP)的半導(dǎo)體材料實(shí)現(xiàn)的存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器件大致分為易失性存儲(chǔ)器件和非易失性存儲(chǔ)器件。易失性存儲(chǔ)器件是其中存儲(chǔ)的數(shù)據(jù)在電源切斷時(shí)被擦除的存儲(chǔ)器件。作為易失性存儲(chǔ)器件，有靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。易失性存儲(chǔ)器件是即使電源切斷也保持存儲(chǔ)的數(shù)據(jù)的存儲(chǔ)器件。作為非易失性存儲(chǔ)器件，有只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PR0M)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、閃速存儲(chǔ)器件、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、電阻性隨機(jī)存取存儲(chǔ)器(RRAM)和鐵電隨機(jī)存取存儲(chǔ)器(FRAM)。閃速存儲(chǔ)器件大致分類為N0R(或非)型和NAND(與非)型。最近，為了提高半導(dǎo)體存儲(chǔ)器件中的集成程度，對(duì)具有三維陣列結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件展開(kāi)了研究。
發(fā)明內(nèi)容本公開(kāi)內(nèi)容提供具有提高的操作速度和可靠性的非易失性存儲(chǔ)器件、其操作方法以及包括所述非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。本發(fā)明構(gòu)思的實(shí)施例提供操作非易失性存儲(chǔ)器件的方法，該非易失性存儲(chǔ)器件包括襯底和存儲(chǔ)塊，所述存儲(chǔ)塊具有沿與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元，所述方法包括從被選存儲(chǔ)塊的子塊當(dāng)中的被選子塊讀取數(shù)據(jù)；以及響應(yīng)于對(duì)被選子塊的讀取，選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊，其中，被選存儲(chǔ)塊的每個(gè)子塊獨(dú)立擦除。在一些實(shí)施例中，響應(yīng)于被選子塊的讀取、選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊可以包括當(dāng)在將數(shù)據(jù)寫入所述被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊之后、在被選存儲(chǔ)塊中執(zhí)行的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新所述特定子塊。在其他實(shí)施例中，響應(yīng)于被選子塊的讀取、選擇性地刷新所述被選存儲(chǔ)塊的每個(gè)子塊可以包括備份所述被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊的數(shù)據(jù)；以及擦除該特定子塊。在其他實(shí)施例中，備份被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊的數(shù)據(jù)可以包括讀取該特定子塊的數(shù)據(jù)；以及將讀取的數(shù)據(jù)寫入存儲(chǔ)塊的子塊當(dāng)中的子塊。在其它實(shí)施例中，備份被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊的數(shù)據(jù)可以包括讀取該特定子塊的數(shù)據(jù)；以及將讀取的數(shù)據(jù)寫入被選存儲(chǔ)塊的子塊當(dāng)中的子塊。在其他實(shí)施例中，擦除所述特定子塊可以包括向被選存儲(chǔ)塊的字線當(dāng)中的與所述特定子塊相對(duì)應(yīng)的字線施加字線擦除電壓；浮置被選存儲(chǔ)塊的剩余字線；以及向襯底施加擦除電壓。在其他實(shí)施例中，所述字線擦除電壓可以是地電壓。在其他實(shí)施例中，所述擦除電壓可以是高電壓。在其他實(shí)施例中，擦除所述特定子塊還可以包括向所述特定子塊與鄰近該特定子塊的至少一個(gè)子塊之間的至少一條偽字線施加中間電壓。在其他實(shí)施例中，所述中間電壓可以具有所述字線擦除電壓與所述擦除電壓之間的電平。在其他實(shí)施例中，擦除所述特定子塊可以包括向被選存儲(chǔ)塊的字線當(dāng)中的與所述特定子塊相對(duì)應(yīng)的字線施加字線擦除電壓；向被選存儲(chǔ)塊的剩余字線施加字線擦除禁止電壓；以及向襯底施加擦除電壓。在本發(fā)明構(gòu)思的其他實(shí)施例中，非易失性存儲(chǔ)器件包括存儲(chǔ)單元陳列，其包括襯底和存儲(chǔ)塊，該存儲(chǔ)塊包括沿與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元；譯碼器，其通過(guò)字線連接到所述存儲(chǔ)塊；以及讀寫電路，其通過(guò)位線連接到所述存儲(chǔ)塊，其中，每個(gè)存儲(chǔ)塊沿與襯底相交的方向被分成多個(gè)子塊，并且每個(gè)子塊被單獨(dú)擦除。在一些實(shí)施例中，沿與襯底相交的方向，每個(gè)子塊中的存儲(chǔ)單元可以相互間隔第一距離；并且在沿與襯底相交的方向相鄰的子塊的接口(interface)處的存儲(chǔ)單元可以相互間隔第二距離，該第二距離比第一距離長(zhǎng)。在其他實(shí)施例中，在每個(gè)子塊中，第一存儲(chǔ)單元和最后的存儲(chǔ)單元中的每一個(gè)沿與襯底相交方向可以具有第一大小，并且剩余的存儲(chǔ)單元中的每一個(gè)具有小于該第一大小的第二大小。在其他實(shí)施例中，襯底上的特定存儲(chǔ)單元和沿與襯底相交的方向在所述特定存儲(chǔ)單元上堆疊的存儲(chǔ)單元可以構(gòu)成一個(gè)串；并且，該串的存儲(chǔ)單元的溝道可以沿與襯底相交的方向公共連接。在本發(fā)明構(gòu)思的其他實(shí)施例中，存儲(chǔ)系統(tǒng)包括非易失性存儲(chǔ)器件，其包括襯底和存儲(chǔ)塊，所述存儲(chǔ)塊具有沿與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元；以及控制器，用于控制該非易失性存儲(chǔ)器件，其中，每個(gè)存儲(chǔ)塊沿與襯底相交的方向被分成多個(gè)子塊；每個(gè)子塊被單獨(dú)擦除；并且基于對(duì)存儲(chǔ)塊當(dāng)中的被選存儲(chǔ)塊執(zhí)行的讀操作的數(shù)目，所述控制器選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊。在一些實(shí)施例中，當(dāng)在數(shù)據(jù)被寫入被選存儲(chǔ)塊的被選子塊之后、對(duì)被選存儲(chǔ)塊執(zhí)行的讀操作的數(shù)目達(dá)到參考值時(shí)，所述控制器可以選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊。在其他實(shí)施例中，當(dāng)刷新被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊時(shí)，所述控制器可以讀取所述特定子塊的數(shù)據(jù)，并且可以將讀取的數(shù)據(jù)寫入存儲(chǔ)塊的子塊之一。在其他實(shí)施例中，每個(gè)存儲(chǔ)塊中，可以在沿與襯底相交的方向相鄰的子塊之間提供至少一個(gè)偽存儲(chǔ)單元。在其他實(shí)施例中，所述非易失性存儲(chǔ)器件和所述控制器可以構(gòu)成固態(tài)驅(qū)動(dòng)器(SSD)。包括附圖是為了提供對(duì)本發(fā)明構(gòu)思的進(jìn)一步理解，并且附圖合并到本說(shuō)明書中構(gòu)成本說(shuō)明書的一部分。附圖示出了本發(fā)明構(gòu)思的示范性實(shí)施例，并且附圖與以下描述一起，用來(lái)解釋本發(fā)明構(gòu)思的原理。附圖中圖1是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)系統(tǒng)1000的框圖；圖2是圖1的非易失性存儲(chǔ)器件100的框圖；圖3是圖2的存儲(chǔ)單元陣列110的框圖；圖4是示出圖3中的存儲(chǔ)塊BLKl到BLKz的一個(gè)存儲(chǔ)塊BLKi的第一實(shí)施例的透視圖；圖5是圖4的存儲(chǔ)塊BLKi的沿線1_1’截取的橫截面圖；圖6是示出圖5的晶體管結(jié)構(gòu)TS的橫截面圖；圖7是圖示根據(jù)參照?qǐng)D4到圖6描述的存儲(chǔ)塊BLKi的第一實(shí)施例的等效電路BLKi_l的電路圖；圖8是示出存儲(chǔ)塊BLKi_l的存儲(chǔ)單元MC形成子塊的示范性實(shí)施例的電路圖；圖9是示出在擦除操作期間向圖8的存儲(chǔ)塊BLKi_l施加的電壓的條件的第一實(shí)施例的表；圖10是示出根據(jù)圖9的電壓條件的存儲(chǔ)塊BLKi_l的電壓變化的時(shí)序圖；圖11是存儲(chǔ)塊BLKi_l的NAND串之一的橫截面圖；圖12是示出在改變第一偽字線電壓Vdwll的同時(shí)測(cè)量的存儲(chǔ)單元MC的閾值電壓的曲線圖；圖13是示出在擦除操作期間向圖8的存儲(chǔ)塊BLKi_l施加的電壓的條件的第二實(shí)施例的表；圖14是示出根據(jù)圖13的電壓條件的存儲(chǔ)塊BLKi_l的電壓變化的時(shí)序圖；圖15是存儲(chǔ)塊BLKi_l的NAND串之一的橫截面圖(cross-sectionalview)；圖16是示出圖8中的存儲(chǔ)塊BLKi_l的存儲(chǔ)單元MC的閾值電壓分布的第一實(shí)施例的示圖；圖17是示出圖8中的存儲(chǔ)塊BLKi_l的存儲(chǔ)單元MC的閾值電壓分布的第一實(shí)施例的示圖；圖18是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的刷新方法的流程圖；圖19是示出在圖1的控制器中驅(qū)動(dòng)的閃存轉(zhuǎn)換層(flashtranslationlayer)600的框圖；圖20是示出操作圖19的刷新單元630的方法的流程圖；圖21是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的圖3的存儲(chǔ)塊BLKl到BLKz之一的透視圖；圖22是圖21的存儲(chǔ)塊BLKj的沿線11-11’截取的截面圖(sectionalview)；圖23是示出參照?qǐng)D21和圖22描述的存儲(chǔ)塊BLKj的等效電路的電路圖；圖24是示出在擦除操作期間施加到圖23的存儲(chǔ)塊BLKj_l的電壓條件的表；圖25是示出根據(jù)圖24的電壓條件的圖幻的存儲(chǔ)塊BLKj_l的電壓改變的時(shí)序圖；圖26是示出存儲(chǔ)塊BLKj_l的一個(gè)NAND串的截面圖27是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的圖3的存儲(chǔ)塊BLKl到BLKz當(dāng)中的一個(gè)存儲(chǔ)塊的透視圖；圖觀是圖27的存儲(chǔ)塊BLKm的沿線III-III’截取的截面圖；圖四是示出存儲(chǔ)塊BLKm的一個(gè)NAND串NS的截面圖；以下，參照?qǐng)D24、25和四描述存儲(chǔ)塊BLKm的擦除操作；圖30是示出根據(jù)本發(fā)明構(gòu)思的第四實(shí)施例的圖3的存儲(chǔ)塊BLKl到BLKz當(dāng)中的一個(gè)存儲(chǔ)塊的透視圖；圖31是圖30的存儲(chǔ)塊BLKn的沿線IV-IV’截取的截面圖；圖32是根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_2的電路圖；圖33是根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_3的電路圖；圖34是根據(jù)本發(fā)明構(gòu)思的第四實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_4的電路圖；圖35是根據(jù)本發(fā)明構(gòu)思的第五實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_5的電路圖；圖36是根據(jù)本發(fā)明構(gòu)思的第六實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_6的電路圖；圖37是根據(jù)本發(fā)明構(gòu)思的第七實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_7的電路圖；圖38是根據(jù)本發(fā)明構(gòu)思的第八實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_8的電路圖；圖39是示出根據(jù)本發(fā)明構(gòu)思的第五實(shí)施例的存儲(chǔ)塊BLKl-BLKz當(dāng)中的一個(gè)存儲(chǔ)塊的透視圖；圖40是圖39的存儲(chǔ)塊BLKo的沿線V_V’截取的橫截面圖；圖41是示出根據(jù)本發(fā)明構(gòu)思的第六實(shí)施例的存儲(chǔ)塊BLKl-BLKz當(dāng)中的一個(gè)存儲(chǔ)塊BLKi’的透視圖；圖42是示出根據(jù)本發(fā)明構(gòu)思的第七實(shí)施例的存儲(chǔ)塊BLKl-BLKz當(dāng)中的一個(gè)存儲(chǔ)塊的透視圖；圖43是示出根據(jù)本發(fā)明構(gòu)思的第八實(shí)施例的存儲(chǔ)塊BLKl-BLKz當(dāng)中的一個(gè)存儲(chǔ)塊BLKp的透視圖；圖44是圖43的存儲(chǔ)塊BLKp的沿線VI-VI’截取的截面圖；圖45是示出圖44的存儲(chǔ)塊BLKp在擦除操作期間的電壓條件的第一實(shí)施例的表；圖46是示出根據(jù)圖45的電壓條件圖43和圖44的存儲(chǔ)塊BLKp的電壓改變的時(shí)序圖；圖47是示出在圖43和圖44的存儲(chǔ)塊BLKp的子塊之間未提供偽存儲(chǔ)單元DMC時(shí)的電壓條件的表；圖48是示出根據(jù)圖47的電壓條件的電壓改變的時(shí)序圖；圖49是示出根據(jù)本發(fā)明構(gòu)思的第九實(shí)施例的存儲(chǔ)塊BLKl-BLKz當(dāng)中的一個(gè)存儲(chǔ)塊的透視圖；圖50是圖43的存儲(chǔ)塊BLKq的沿線VII-VII’截取的截面圖；圖51是示出根據(jù)本發(fā)明構(gòu)思的第十實(shí)施例的存儲(chǔ)塊BLKl-BLKz中的一個(gè)存儲(chǔ)塊的透視圖；圖52是圖51的存儲(chǔ)塊BLKr的沿線VIII-VIII’截取的截面圖；圖53是示出根據(jù)本發(fā)明構(gòu)思的第十一實(shí)施例的存儲(chǔ)塊BLKl-BLKz中的一個(gè)存儲(chǔ)塊的透視圖；圖M是圖53的存儲(chǔ)塊BLKs的沿線IX-IX’截取的截面圖；圖55是示出根據(jù)本發(fā)明構(gòu)思的第十二實(shí)施例的存儲(chǔ)塊BLKl-BLKz中的一個(gè)存儲(chǔ)塊的透視圖；圖56是圖55的存儲(chǔ)塊BLKt的沿線X_X’截取的截面圖；圖57是圖1的存儲(chǔ)系統(tǒng)1000的應(yīng)用示例的框圖；以及圖58是示出具有參照?qǐng)D57描述的存儲(chǔ)系統(tǒng)2000的計(jì)算系統(tǒng)3000的框圖。具體實(shí)施例方式以下，將參考附圖詳細(xì)描述本發(fā)明構(gòu)思的實(shí)施例，以下描述將以使得本發(fā)明所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員能夠容易地實(shí)施本發(fā)明的技術(shù)思想的方式進(jìn)行。相同的元件將使用相同的參考標(biāo)記來(lái)表示。類似的元件將使用類似的參考標(biāo)記來(lái)表示。圖1是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)系統(tǒng)1000的框圖。參照?qǐng)D1，存儲(chǔ)系統(tǒng)1000包括非易失性存儲(chǔ)器件100和控制器500。非易失性存儲(chǔ)器件100具有允許數(shù)據(jù)存儲(chǔ)于其中的結(jié)構(gòu)。將參照?qǐng)D2更詳細(xì)地描述非易失性存儲(chǔ)器件。控制器500連接到主機(jī)和非易失性存儲(chǔ)器件100。響應(yīng)于來(lái)自主機(jī)的請(qǐng)求，控制器500被配置為存取非易失性存儲(chǔ)器件100。例如，控制器500被配置為控制非易失性存儲(chǔ)器件100的讀操作、寫操作、擦除操作和后臺(tái)操作?？刂破?00被配置為在非易失性存儲(chǔ)器件100與主機(jī)之間提供接口?？刂破?00被配置為驅(qū)動(dòng)控制非易失性存儲(chǔ)器件100的固件?？刂破?00包括內(nèi)部總線510、處理器520、隨機(jī)存取存儲(chǔ)器(RAM)530、主機(jī)接口M0、糾錯(cuò)塊550和存儲(chǔ)器接口560。內(nèi)部總線510提供控制器500的元件之間的通道。處理器520被配置為控制控制器500的總體操作。處理器520被配置為驅(qū)動(dòng)在控制器500中驅(qū)動(dòng)的固件、代碼等等。例如，處理器520被配置為驅(qū)動(dòng)控制非易失性存儲(chǔ)器件100的固件、代碼等等。RAM530用作操作存儲(chǔ)器、非易失性存儲(chǔ)器件100與主機(jī)之間的高速緩沖存儲(chǔ)器、以及非易失性存儲(chǔ)器件100與主機(jī)之間的緩沖存儲(chǔ)器中的至少一個(gè)。主機(jī)接口MO包括用于在主機(jī)與控制器500之間執(zhí)行數(shù)據(jù)交換的協(xié)議。舉例來(lái)說(shuō)，主機(jī)接口540被配置為通過(guò)多種接口協(xié)議中的至少一個(gè)與外部(主機(jī))通信，所述多種接口協(xié)議諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組間互聯(lián)(PCI)協(xié)議、高速PCI(PCI-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)小型接口(SCSI)協(xié)議、增強(qiáng)型小盤接口(ESDI)協(xié)議和集成驅(qū)動(dòng)電子器件(IDE)協(xié)議。糾錯(cuò)塊550包括糾錯(cuò)碼(ECC)。糾錯(cuò)塊550利用ECC檢測(cè)從非易失性存儲(chǔ)器件100讀出的數(shù)據(jù)中的錯(cuò)誤并糾正該錯(cuò)誤。存儲(chǔ)接口560與非易失性存儲(chǔ)器件100接口。例如，存儲(chǔ)接口包括NAND(與非)或NOR(或非)接口?？刂破?00和非易失性存儲(chǔ)器件100可以集成到單個(gè)半導(dǎo)體器件中。舉例來(lái)說(shuō)，控制器500和非易失性存儲(chǔ)器件100被集成到單個(gè)半導(dǎo)體器件中并形成存儲(chǔ)卡。例如，控制器500和非易失性存儲(chǔ)器件100可以集成到單個(gè)半導(dǎo)體器件中，從而形成存儲(chǔ)卡，諸如PC卡(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PersonalComputerMemoryCardInternationalAssociation，PCMCIA))、緊湊閃速卡(CF)，智能媒體卡(SM和SMC)、記憶棒、多媒體卡(MMC、RS-MMC和MMCmicro)、SD卡(SD、miniSD、microSD和SDHC)和通用閃速存儲(chǔ)器(UniversalFlashStorage,UFS)?？刂破?00和非易失性存儲(chǔ)器件100被集成到單個(gè)半導(dǎo)體器件中，從而形成半導(dǎo)體驅(qū)動(dòng)器，如固態(tài)驅(qū)動(dòng)器(SSD)。SSD包括被配置為在半導(dǎo)體存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元。在存儲(chǔ)系統(tǒng)1000被用作SSD的情況中，連接到存儲(chǔ)系統(tǒng)1000的主機(jī)的操作速度被顯者提尚。再例如，可以提供存儲(chǔ)系統(tǒng)1000以作為各種電子設(shè)備的組件之一，所述電子設(shè)備諸如計(jì)算機(jī)、超移動(dòng)個(gè)人計(jì)算機(jī)(UltraMobilePersonalComputer，UMPC)、工作站、上網(wǎng)本(net-book)、個(gè)人數(shù)字輔助(PDA)、便攜式計(jì)算機(jī)(PC)、上網(wǎng)平板機(jī)(webtablet)、無(wú)線電話、移動(dòng)電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲控制臺(tái)、導(dǎo)航設(shè)備、黑匣子、數(shù)碼相機(jī)、數(shù)字多媒體廣播(DMB)播放器、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、用于在無(wú)線環(huán)境下發(fā)送和接收信息的設(shè)備、構(gòu)成家庭網(wǎng)絡(luò)的各種電子設(shè)備之一、構(gòu)成計(jì)算機(jī)網(wǎng)絡(luò)的各種電子設(shè)備之一、構(gòu)成車載信息服務(wù)網(wǎng)(telematicsnetwork)的各種電子設(shè)備之一、射頻識(shí)別(RFID)器件以及構(gòu)成計(jì)算系統(tǒng)的各種組件之一。舉例來(lái)說(shuō)，非易失性存儲(chǔ)器件100或存儲(chǔ)系統(tǒng)1000可以使用各種封裝來(lái)裝配。例如，非易失性存儲(chǔ)器件100或存儲(chǔ)系統(tǒng)1000可以使用多種封裝來(lái)裝配，所述多種封裝諸如層疊封裝(PackageonPackage,PoP)、球柵陣列(Ballgridarray,BGA)、芯片尺寸封裝(Chipscalepackage，CSP)、塑料帶引線芯片載體(PlasticLeadedChipCarrier,PLCC)、塑料雙列直插封裝(PlasticDualIn-LinePackage,PDIP)、疊片內(nèi)裸片封裝(DieinWafflePack)、晶圓內(nèi)裸片形式(DieinWaferForm)、板上芯片(ChipOnBoard,COB)、陶瓷雙列直插封裝(CeramicDualIn-Linelockage，CERDIP)、塑料標(biāo)準(zhǔn)四邊扁平封裝(MetricQuadFlatPack，MQFP)、薄型四邊扁平封裝(ThinQuadFlatpack，TQFP)、小外型集成電路(SmallOutlineIntegratedCircuit,S0IC)、縮小外型封裝(ShrinkSmallOutlinePackage，SS0P)、薄型小外形封裝(ThinSmallOutlinePackage，TS0P)、系統(tǒng)級(jí)封裝(SystemInPackage,SIP)、多芯片封裝(MultiChipPackage,MCP)、晶圓級(jí)結(jié)構(gòu)封裝(Wafer-levelFabricatedPackage,WFP)和晶圓級(jí)處理堆疊封裝(Wafer-LevelProcessedStackPackage,WSP).圖2是示出圖1的非易失性存儲(chǔ)器件100的框圖。參照?qǐng)D1，非易失性存儲(chǔ)器件100包括存儲(chǔ)單元陣列110、地址譯碼器120、讀寫電路130、數(shù)據(jù)輸入/輸出(1/0)電路140和控制邏輯150。存儲(chǔ)單元陣列110通過(guò)字線WL和選擇線SL連接到地址譯碼器120，并且通過(guò)位線BL連接到讀寫電路130。存儲(chǔ)單元陣列110包括多個(gè)存儲(chǔ)單元(memorycell)。例如，存儲(chǔ)單元陣列100包括在與襯底交叉的方向上堆疊的多個(gè)存儲(chǔ)單元。例如，存儲(chǔ)單元陣列110包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元中能夠存儲(chǔ)一個(gè)或多個(gè)比特。地址譯碼器120通過(guò)字線WL和選擇線SL連接到存儲(chǔ)單元陣列110。地址譯碼器120被配置為響應(yīng)于控制邏輯150的控制而操作。地址譯碼器120從外部接收地址ADDR。地址譯碼器120被配置為譯碼接收到的地址ADDR的行地址。地址譯碼器120選擇字線WL當(dāng)中與譯碼的行地址相對(duì)應(yīng)的字線。地址譯碼器120選擇選擇線WL當(dāng)中與譯碼的行地址相對(duì)應(yīng)的選擇線。舉例來(lái)說(shuō)，當(dāng)?shù)刂纷g碼器120附加地通過(guò)偽字線DWL(未示出)連接到存儲(chǔ)單元陣列110時(shí)，地址譯碼器120還可以選擇偽字線DWL(未示出)當(dāng)中與譯碼的行地址相對(duì)應(yīng)的偽字線。地址譯碼器120被配置為譯碼接收到的地址ADDR的列地址。地址譯碼器120將譯碼的列地址傳送到讀寫電路130。例如，地址譯碼器120可以包括用于譯碼行地址的行譯碼器、用于譯碼列地址的列譯碼器和用于存儲(chǔ)接收到的地址ADDR的地址緩沖器。讀寫電路130通過(guò)位線BL連接到存儲(chǔ)單元陣列110，并且通過(guò)數(shù)據(jù)線DL連接到數(shù)據(jù)I/O電路140。讀寫電路130響應(yīng)于控制邏輯150的控制而操作。讀寫電路130從地址譯碼器120接收譯碼的列地址。讀寫電路130使用譯碼的列地址選擇位線BL。例如，讀寫電路130從數(shù)據(jù)I/O電路140接收數(shù)據(jù)，并且將接收的數(shù)據(jù)寫入存儲(chǔ)單元陣列。讀寫電路130從存儲(chǔ)單元陣列讀取數(shù)據(jù)，并且將讀取的數(shù)據(jù)傳送到數(shù)據(jù)I/O電路140。讀寫電路130從存儲(chǔ)單元陣列110的第一存儲(chǔ)區(qū)讀取數(shù)據(jù)，并且將讀取的數(shù)據(jù)寫入存儲(chǔ)單元陣列110的第二存儲(chǔ)區(qū)。例如，讀寫電路執(zhí)行回寫(copy-back)操作。舉例來(lái)說(shuō)，讀寫電路130可以包括諸如頁(yè)緩沖器(或頁(yè)寄存器)以及列選擇電路的元件。再例如，讀寫電路130可以包括諸如感測(cè)放大器、寫驅(qū)動(dòng)器以及列選擇電路的元件。數(shù)據(jù)I/O電路140通過(guò)數(shù)據(jù)線DL連接到讀寫電路。數(shù)據(jù)I/O電路140響應(yīng)于控制邏輯140的控制而操作。數(shù)據(jù)I/O電路140被配置為與外部交換數(shù)據(jù)DATA。數(shù)據(jù)I/O電路140被配置為通過(guò)數(shù)據(jù)線DL將從外部傳送的數(shù)據(jù)DATA傳送到讀寫電路130。數(shù)據(jù)I/O電路140被配置為將通過(guò)數(shù)據(jù)線DL從讀寫電路130傳送的數(shù)據(jù)DATA輸出到外部。舉例來(lái)說(shuō)，數(shù)據(jù)I/O電路140可以包括諸如數(shù)據(jù)緩沖器的元件?？刂七壿?50連接到地址譯碼器120、讀寫電路130和數(shù)據(jù)I/O電路140?？刂七壿?50被配置為控制非易失性存儲(chǔ)器件100的總體操作?？刂七壿?50響應(yīng)于從外部傳送的控制信號(hào)CTRL而操作。控制邏輯150包括電壓生成器151。例如，電壓生成器151可以被配置為產(chǎn)生高電壓。舉例來(lái)說(shuō)，由電壓生成器151生成的電壓可以通過(guò)地址譯碼器120施加到字線WL。當(dāng)在地址譯碼器120和存儲(chǔ)單元陣列110之間附加地提供偽字線DWL(未示出)時(shí)，由電壓生成器151產(chǎn)生的電壓還可以被傳送到偽字線DWL(未示出)。由電壓生成器151產(chǎn)生的電壓可以被傳送到存儲(chǔ)單元陣列110。例如，由電壓生成器151產(chǎn)生的電壓可以被傳送到存儲(chǔ)單元陣列110的襯底。圖3是示出圖2的存儲(chǔ)單元陣列110的框圖。參照?qǐng)D3，存儲(chǔ)單元陣列110可以包括多個(gè)存儲(chǔ)塊BLKl到BLKz。每一個(gè)所述存儲(chǔ)塊BLK具有三維結(jié)構(gòu)(或垂直結(jié)構(gòu))。例如，每個(gè)存儲(chǔ)塊BLK包括在第一方向到第三方向上延伸的結(jié)構(gòu)。例如，每個(gè)存儲(chǔ)塊BLK包括在第二方向上延伸的多個(gè)NAND串NS。例如，可以在第一方向和第三方向上提供多個(gè)NAND串NS。每個(gè)NAND串NS連接到位線BL、串選擇線SSL、地選擇線GSL、字線札和共源線CSL0每一個(gè)存儲(chǔ)塊連接到多條位線BL、多條串選擇線SSL、多條地選擇線GSL、多條字線WL和共源線CSL。將參照?qǐng)D4更充分地描述存儲(chǔ)塊BLKl到BLKz。舉例來(lái)說(shuō)，由圖2中示出的地址譯碼器120選擇存儲(chǔ)塊BLKl到BLKz。例如，地址譯碼器120被配置為選擇存儲(chǔ)塊BLKl到BLKz當(dāng)中與譯碼的行地址相對(duì)應(yīng)的存儲(chǔ)塊BLK。圖4是示出圖3中的存儲(chǔ)塊BLKl到BLKz中的一個(gè)存儲(chǔ)塊BLKi的第一實(shí)施例的透視圖。圖5是圖4的存儲(chǔ)塊BLKi的沿著線1-1’截取的橫截面圖。參照?qǐng)D4和圖5，存儲(chǔ)塊BLKi包括在第一方向到第三方向上延伸的結(jié)構(gòu)。首先，提供襯底111。舉例來(lái)說(shuō)，襯底111可以是具有第一類型(例如，第一導(dǎo)電類型)的阱(well)。例如，襯底111可以是通過(guò)注入第三主族元素(例如硼，B)形成的P型阱。例如，襯底111是提供在N型阱中的P型袋型阱。在下文中，假定襯底111是P型阱(或P型袋型阱)。然而，襯底111的導(dǎo)電類型不局限于P型。在襯底111上提供在第一方向延伸上的多個(gè)摻雜區(qū)311到314。例如，多個(gè)摻雜區(qū)311到314可以具有不同于襯底111的導(dǎo)電類型的第二類型(例如，第二導(dǎo)電類型)。在下文中，假定第一到第四摻雜區(qū)311到314為N型。然而，第一到第四摻雜區(qū)311到314的導(dǎo)電類型不局限于N型。在第一摻雜區(qū)311與第二摻雜區(qū)312之間的襯底111的區(qū)域上、在第二方向上順序地提供在第一方向上延伸的多個(gè)絕緣材料112。例如，可以在第二方向上提供多個(gè)絕緣材料112，使它們間隔預(yù)定距離。舉例來(lái)說(shuō)，絕緣材料112可以包括諸如硅氧化物的絕緣體。提供多個(gè)柱113，在第一摻雜區(qū)311與第二摻雜區(qū)312之間的襯底111的區(qū)域上、在第一方向上順序地設(shè)置所述多個(gè)柱113，并且所述多個(gè)柱113在第二方向上貫穿所述絕緣材料112。舉例來(lái)說(shuō)，多個(gè)柱113貫穿絕緣材料112以接觸襯底111。舉例來(lái)說(shuō)，每個(gè)柱113可以由多種材料構(gòu)成。例如，每個(gè)柱113的表層114可以包括第一類型的硅材料。例如，每個(gè)柱113的表層114可以包括類型與襯底111相同的硅材料。在下文中，假定每個(gè)柱113的表層114包括P型硅。然而，每個(gè)柱113的表層114不局限于包括P型硅。每個(gè)柱113的內(nèi)層115由絕緣材料構(gòu)成。例如，每個(gè)柱113的內(nèi)層115可以包括諸如硅氧化物的絕緣材料。例如，每個(gè)柱113的內(nèi)層115可以包括空氣隙(airgap)。在第一摻雜區(qū)311與第二摻雜區(qū)312之間的區(qū)域中，沿著絕緣材料112、柱113和襯底111的暴露表面提供絕緣層116。舉例來(lái)說(shuō)，可以沿第二方向去除在第二方向上設(shè)置的最后一個(gè)絕緣材料112的暴露側(cè)上提供的絕緣層116。例如，絕緣材料116的厚度可以小于絕緣材料112之間的距離的一半。也就是說(shuō)，可以在提供在第一絕緣材料底面上的絕緣層116與提供在低于該第一絕緣材料的、絕緣材料112中的第二絕緣材料的頂面上的絕緣層116之間，提供一區(qū)域，在該區(qū)域中可以設(shè)置除了所述絕緣材料112和所述絕緣層116之外的任何材料。在所述第一摻雜區(qū)311與第二摻雜區(qū)312之間的區(qū)域中，在絕緣層116的暴露表面上提供第一導(dǎo)電材料211到四1。例如，在襯底111與鄰近襯底111的絕緣層之間提供在第一方向上延伸的第一導(dǎo)電材料211。更具體地說(shuō)，在襯底111與設(shè)置在鄰近襯底111的絕緣材料112之下的絕緣層116之間提供在第一方向上延伸的第一導(dǎo)電材料211。在特定絕緣材料的頂面上的絕緣層116、與絕緣材料112當(dāng)中緊接著該特定絕緣材料的頂部提供的絕緣層的底面上設(shè)置的絕緣層之間，提供在第一方向上延伸的第一導(dǎo)電材料。舉例來(lái)說(shuō)，在絕緣材料112之間提供在第一方向上延伸的多個(gè)第一導(dǎo)電材料221到觀1。舉例來(lái)說(shuō)，第一導(dǎo)電材料211到291可以是金屬材料。舉例來(lái)說(shuō)，第一導(dǎo)電材料211到291可以是導(dǎo)電材料，如多晶硅。在第二摻雜區(qū)312與第三摻雜區(qū)313之間的區(qū)域中提供與設(shè)置在第一摻雜區(qū)311與第二摻雜區(qū)312上的結(jié)構(gòu)相同的結(jié)構(gòu)。舉例來(lái)說(shuō)，在第二摻雜區(qū)312與第三摻雜區(qū)313之間的區(qū)域中提供在第一方向上延伸的多個(gè)絕緣材料112、在第一方向上順序地排列并且在第三方向上貫穿多個(gè)絕緣材料112的多個(gè)柱113、在多個(gè)絕緣材料112和多個(gè)柱113的暴露表面上提供的絕緣層116、以及在第一方向上延伸的多個(gè)第一導(dǎo)電材料212到四2。在第三摻雜區(qū)313與第四摻雜區(qū)314之間的區(qū)域中提供與設(shè)置在第一摻雜區(qū)311與第二摻雜區(qū)312上的結(jié)構(gòu)相同的結(jié)構(gòu)。舉例來(lái)說(shuō)，在第三摻雜區(qū)313與第四摻雜區(qū)314之間的區(qū)域中提供在第一方向上延伸的多個(gè)絕緣材料112、在第一方向上順序地排列并且在第三方向上貫穿多個(gè)絕緣材料112的多個(gè)柱113、在多個(gè)絕緣材料112和多個(gè)柱113的暴露表面上提供的絕緣層116、以及在第一方向上延伸的多個(gè)第一導(dǎo)電材料213到四3。在多個(gè)柱113上分別提供漏極320。舉例來(lái)說(shuō)，漏極320可以包括摻雜有第二類型材料的硅材料。例如，漏極320可以包括摻雜有N型材料的硅材料。在下文中，假定漏極320包括摻雜有N型材料的硅材料。然而，漏極320不局限于包括N型硅材料。舉例來(lái)說(shuō)，每個(gè)漏極320的寬度可以大于與其相對(duì)應(yīng)的柱113的寬度。例如，可以在相應(yīng)柱113的頂面上以墊(pad)的形狀提供每個(gè)漏極320。舉例來(lái)說(shuō)，每個(gè)漏極320可以延伸到相應(yīng)柱113的表層114的部分。在漏極320上提供在第三方向上延伸的第二導(dǎo)電材料331到333。在第一方向上安排第二導(dǎo)電材料331到333，使得它們相互間隔預(yù)定的距離。第二導(dǎo)電材料331到333分別連接到相應(yīng)區(qū)域中的漏極320。舉例來(lái)說(shuō)，漏極320以及在第三方向上延伸的第二導(dǎo)電材料333可以通過(guò)相應(yīng)的接觸插塞(contactplug)相互連接。舉例來(lái)說(shuō)，第二導(dǎo)電材料331到333可以是金屬材料。舉例來(lái)說(shuō)，第二導(dǎo)電材料331到333可以是導(dǎo)電材料，諸如多晶硅。在下文中，將定義第一導(dǎo)電材料211到四1、212到292和213到293的高度。第一導(dǎo)電材料211到291,212到292和213到293被定義為從襯底111順序地具有第一到第九高度。也就是說(shuō)，鄰近襯底111的第一導(dǎo)電材料211到213具有第一高度。鄰近第二導(dǎo)電材料331到333的第一導(dǎo)電材料291到293具有第九高度。當(dāng)從襯底111起第一導(dǎo)電材料211到四1、212到四2和213到四3中的特定導(dǎo)電材料的次序增大時(shí)，第一導(dǎo)電材料的高度也隨之增大。在圖4和圖5中，每個(gè)柱113與絕緣層116以及多個(gè)第一導(dǎo)電材料211到291、212到292和213到293—起形成串。例如，每個(gè)柱113與鄰近絕緣層116的區(qū)域以及第一導(dǎo)電材料211到四1、212到四2與213到四3的相鄰區(qū)域一起形成NAND串NS。NAND串NS包括多個(gè)晶體管結(jié)構(gòu)TS。將參照?qǐng)D6更充分地描述晶體管結(jié)構(gòu)TS。圖6是示出圖5的晶體管結(jié)構(gòu)TS的橫截面圖。參照?qǐng)D4到圖6，絕緣層116包括第一到第三子絕緣層117、118和119。包含P型硅的柱113的表層114可以用作主體。鄰近柱113的第一子絕緣層117可以用作隧穿(tunneling)絕緣層。例如，鄰近柱113的第一子絕緣層117可以包括熱氧化物層。第二子絕緣層118可以用作電荷存儲(chǔ)層。例如，第二子絕緣層118可以用作電荷陷阱層。例如，第二子絕緣層118可以包括氮化物層或金屬氧化物層(例如，鋁氧化物層、鉿氧化物層等等)。鄰近第一導(dǎo)電材料233的第三子絕緣層119可以用作阻擋絕緣層。舉例來(lái)說(shuō)，鄰近在第一方向上延伸的第一導(dǎo)電材料233的第三子絕緣層119可以具有單層或多層結(jié)構(gòu)。第三子絕緣層119可以是介電常數(shù)高于第一子絕緣層117和第二子絕緣層118的高電介質(zhì)層(例如，鋁氧化物層、鉿氧化物層等等)。第一導(dǎo)電材料233可以用作柵極(或控制柵極)。也就是說(shuō)，用作柵極(或控制柵極)的第一導(dǎo)電材料233、用作阻擋絕緣層的第三子絕緣層119、用作電荷陷阱層的第二子絕緣層118、用作隧穿絕緣層的第一子絕緣層117以及包含P型硅并且用作主體的表層114可以形成晶體管(或存儲(chǔ)單元晶體管結(jié)構(gòu))。舉例來(lái)說(shuō)，第一到第三子絕緣層117到119可以形成ONO結(jié)構(gòu)(氧化物-氮化物-氧化物)。在下文中，包含P型硅的柱113的表層114被定義為用作在第二方向上的主體。在存儲(chǔ)塊BLKi中，一個(gè)柱113對(duì)應(yīng)于一個(gè)NAND串NS。存儲(chǔ)塊BLKi包括多個(gè)柱113。也就是說(shuō)，存儲(chǔ)塊BLKi包括多個(gè)NAND串NS。更具體地說(shuō)，存儲(chǔ)塊BLKi包括在第二方向(垂直于襯底的方向)上延伸的多個(gè)NAND串NS。每個(gè)NAND串NS包括在第二方向上堆疊的多個(gè)晶體管結(jié)構(gòu)TS。每個(gè)NAND串NS的多個(gè)晶體管結(jié)構(gòu)TS中的至少一個(gè)用作串選擇晶體管SST。每個(gè)NAND串的多個(gè)晶體管結(jié)構(gòu)TS中的至少一個(gè)用作地選擇晶體管GST。柵極(或控制柵極)對(duì)應(yīng)于在第一方向上延伸的第一導(dǎo)電材料211到291、212到292和213到四3。也就是說(shuō)，柵極(或控制柵極)形成在第一方向上延伸的字線WL和至少兩個(gè)選擇線SL(例如，至少一條串選擇線SSL和至少一條地選擇線GSL)。在第三方向上延伸的第二導(dǎo)電材料331到333連接到NAND串NS的一端。例如，在第三方向上延伸的第二導(dǎo)電材料331到333用作位線BL。也就是說(shuō)，在一個(gè)存儲(chǔ)塊BLKi中，一條位線BL連接到多個(gè)NAND串。在NAND串NS的另一端提供在第一方向上延伸的第二類型摻雜區(qū)311到314。在第一方向上延伸的第二類型摻雜區(qū)311到314用作共源線CSL。概括來(lái)說(shuō)，存儲(chǔ)塊BLKi包括在垂直于襯底111的方向(第二方向)上延伸的多個(gè)NAND串NS，并且用作NAND閃速存儲(chǔ)塊(例如，電荷陷阱類型)，在該NAND閃速存儲(chǔ)塊中多個(gè)NAND串NS連接到一條位線BL。在圖4到圖6中，描述了在9層上提供第一導(dǎo)電材料211到四1、212到四2以及213到293。然而，第一導(dǎo)電材料211到291,212到292和213到293不局限于在9層上提供。例如，可以在形成存儲(chǔ)單元的至少8層以及形成選擇晶體管的至少兩層上提供第一導(dǎo)電材料。并且，可以在形成存儲(chǔ)單元的多層以及形成選擇晶體管的至少兩層上提供第一導(dǎo)電材料。例如，也可以在形成偽存儲(chǔ)單元的層上提供第一導(dǎo)電材料。在圖4到圖6中，描述了三個(gè)NAND串NS連接到一條位線BL。然而，不局限于三個(gè)NAND串NS連接到一條位線BL。舉例來(lái)說(shuō)，在存儲(chǔ)塊BLKi中m個(gè)NAND串NS可以連接到一條位線BL。這里，在第一方向上延伸的第一導(dǎo)電材料211到四1、212到四2以及213到四3的數(shù)目、以及用作共源線CSL的摻雜區(qū)311到314的數(shù)目也可以被調(diào)整為對(duì)應(yīng)于連接到一條位線BL的NAND串NS的數(shù)目。在圖4到圖6中，描述了三個(gè)NAND串NS連接到在第一方向上延伸的第一導(dǎo)電材料之一。然而，不局限于三個(gè)NAND串NS連接到第一導(dǎo)電材料之一。例如，η個(gè)NAND串NS可以連接到第一導(dǎo)電材料之一。這里，在第三方向上延伸的第二導(dǎo)電材料331到333的數(shù)目也可以被調(diào)整為對(duì)應(yīng)于連接到第一導(dǎo)電材料之一的NAND串NS的數(shù)目。如圖4到6中所示，柱113越靠近襯底111，柱113在第一方向和第三方向上的橫截面積可以越小。例如，柱113在第一方向和第三方向上的橫截面積可能由于工藝特點(diǎn)(processcharacteristic)或誤差而改變。舉例來(lái)說(shuō)，柱113是通過(guò)向通過(guò)蝕刻形成的洞內(nèi)填入諸如硅和絕緣材料的材料而形成的。隨著刻蝕深度增大，通過(guò)蝕刻形成的洞在第一和第三方向上的面積可能變小。也就是說(shuō)，柱113在第一方向和第三方向上的橫截面積可能隨著柱113逐漸靠近襯底111而變小。圖7是示出根據(jù)參照?qǐng)D4到圖6描述的存儲(chǔ)塊BLKi的第一實(shí)施例的等效電路BLKi_l的電路圖。參照?qǐng)D4到圖7，在第一位線BLl與共源線CSL之間提供NAND串NSll到NS31。在第二位線BL2與共源線CSL之間提供NAND串NS12、NS22和NS32。在第三位線BL3與共源線CSL之間提供NAND串NS13、NS23和NS33。第一到第三位線BLl到BL3分別對(duì)應(yīng)于在第三方向上延伸的第二導(dǎo)電材料331到333。每個(gè)NAND串NS的串選擇晶體管SST連接到相應(yīng)的位線BL。每個(gè)NAND串NS的地選擇晶體管GST連接到共源線CSL。在每個(gè)NAND串NS的串選擇晶體管SST和地選擇晶體管GST之間提供存儲(chǔ)單元MC。在下文中，以行和列為單位來(lái)定義NAND串NS。共同連接到一條位線的NAND串NS形成一列。例如，連接到第一位線BLl的NAND串NSll到NS31對(duì)應(yīng)于第一列。連接到第二位線BL2的NAND串NS12到NS32對(duì)應(yīng)于第二列。連接到第三位線BL3的NAND串NS13到NS33對(duì)應(yīng)于第三列。連接到一條串選擇線SSL的NAND串NS形成一行。例如，連接到第一串選擇線SSLl的NAND串NSll到NS31形成第一行。連接到第二串選擇線SSL2的NAND串NS21到NS23形成第二行。連接到第三串選擇線SSL3的NAND串NS31到NS33形成第三行。在每個(gè)NAND串NS中定義高度。舉例來(lái)說(shuō)，在每個(gè)NAND串NS中地選擇晶體管GST的高度被定義為1。鄰近地選擇晶體管GST的存儲(chǔ)單元MCl的高度被定義為2。串選擇晶體管SST的高度被定義為9。鄰近串選擇晶體管SST的存儲(chǔ)單元MC6的高度被定義為8。隨著從地選擇晶體管GST起存儲(chǔ)單元MC的次序的增大，存儲(chǔ)單元MC的高度也隨之增大。也就是說(shuō)，第一到第三存儲(chǔ)單元MCl到MC3分別被定義為具有第二到第四高度。偽存儲(chǔ)單元被定義為具有第五高度。第四到第六存儲(chǔ)單元MC4到MC6分別被定義為具有第六到第八高度。同一行的NAND串NS共用地選擇線GSL。排列在不同行中的NAND串NS共用地選擇線GSL。具有第一高度的第一導(dǎo)電材料211到213相互連接從而形成地選擇線GSL。在同一行的NAND串NS中具有相同高度的存儲(chǔ)單元MC共用字線WL。具有相同高度并且對(duì)應(yīng)于不同行的NAND串NS的字線札公共連接(commonlyconnected)。也就是說(shuō)，具有相同高度的存儲(chǔ)單元MC共用字線WL。具有第二高度的第一導(dǎo)電材料221到223公共連接以形成第一字線WLl。具有第三高度的第一導(dǎo)電材料231到233公共連接以形成第二字線WL2。具有第四高度的第一導(dǎo)電材料241到243公共連接以形成第三字線WL3。具有第五高度的第一導(dǎo)電材料251到253公共連接以形成偽字線DWL。具有第六高度的第一導(dǎo)電材料261到263公共連接以形成第四字線WL4。具有第七高度的第一導(dǎo)電材料271到273公共連接以形成第五字線WL5。具有第八高度的第一導(dǎo)電材料281到283公共連接以形成第六字線札6。同一行的NAND串NS共用串選擇線SSL。不同行的NAND串NS分別連接到不同的串選擇線SSL1、SSL2和SSL3。第一到第三串選擇線SSLl到SSL3分別對(duì)應(yīng)于具有第九高度的第一導(dǎo)電材料四1到四3。在下文中，第一串選擇晶體管SSTl被定義為連接到第一串選擇線SSLl的串選擇晶體管SST。第二串選擇晶體管SST2被定義為連接到第二串選擇線SSL2的串選擇晶體管SST0第三串選擇晶體管SST3被定義為連接到第三串選擇線SSL3的串選擇晶體管SST。共源線CSL公共連接到NAND串NS。例如，第一到第四摻雜區(qū)311到314相互連接從而形成共源線CSL。如圖7所示，具有相同高度的字線WL公共連接。因此，當(dāng)選擇了具有特定高度的字線WL時(shí)，連接到被選字線WL的所有NAND串NS都被選擇。不同行的NAND串連接到不同的串選擇線SSL。因此，在連接到相同字線札的NAND串NS當(dāng)中，通過(guò)選擇和不選擇串選擇線SSLl到SSL3，未選行的NAND串NS可以與相應(yīng)的位線電隔離，并且被選行的NAND串NS可以電連接到相應(yīng)的位線。也就是說(shuō)，通過(guò)選擇和不選擇串選擇線SSLl到SSL3，可以選擇NAND串NS的行。可以選擇被選行中的一列NAND串NS。舉例來(lái)說(shuō)，在編程操作和讀操作期間選擇串選擇線SSLl到SSL3之一。也就是說(shuō)，以NAND串NSll到NS13、NS21到NS23以及NS31到NS33的行為單位執(zhí)行編程操作和讀操作。舉例來(lái)說(shuō)，在編程操作和讀操作期間向被選行的被選字線施加選擇電壓，并且向未選字線和偽字線DWL施加未選擇電壓。例如，選擇電壓是編程電壓Vpgm或選擇讀取電壓Vrd0例如，未選擇電壓是通過(guò)電壓Vpass或未選擇讀取電壓Vread。也就是說(shuō)，以NAND串NSll到NS13、NS21到NS23和NS31到NS33的被選擇的行的字線為單位執(zhí)行編程操作和讀操作。舉例來(lái)說(shuō)，在第一導(dǎo)電材料211到291,212到292和213到293當(dāng)中，在用作選擇線的第一導(dǎo)電材料與用作字線的第一導(dǎo)電材料在之間提供的絕緣材料112的厚度可以大于其他絕緣材料112的厚度。在圖4到圖7中，具有第一高度的第一導(dǎo)電材料211、212和213用作地選擇線GSL，并且具有第九高度的第一導(dǎo)電材料291、292和293用作串選擇線SSL1、SSL2和SSL3。這里，提供在具有第一高度的第一導(dǎo)電材料211、212和213與具有第二高度的第一導(dǎo)電材料221、222和223之間的絕緣材料112的厚度可以大于提供在具有第二高度的第一導(dǎo)電材料221、222和223與具有第八高度的導(dǎo)電材料281、282和283之間的絕緣材料112。同樣地，提供在具有第八高度的第一導(dǎo)電材料281、282和觀3與具有第九高度的第一導(dǎo)電材料四1、292和293之間的絕緣材料112的厚度可以大于提供在具有第二高度的第一導(dǎo)電材料221、222和223與具有第八高度的導(dǎo)電材料觀1、282和283之間的絕緣材料112。圖8是示出存儲(chǔ)塊BLKi_l的存儲(chǔ)單元MC形成子塊的示范性實(shí)施例的電路圖。參照?qǐng)D8，在存儲(chǔ)塊BLKi_l中，在偽存儲(chǔ)單元DMC與地選擇晶體管GST之間提供的第一到第三存儲(chǔ)單元MCl到MC3構(gòu)成第一子塊。在偽存儲(chǔ)單元DMC與串選擇晶體管SST之間提供的第四到第六存儲(chǔ)單元MC4到MC6構(gòu)成第二子塊。舉例來(lái)說(shuō)，以子塊為單位執(zhí)行擦除操作。例如，獨(dú)立地擦除每個(gè)子塊。例如，在第一子塊正在被擦除時(shí)，第二子塊可以被禁止擦除。在第二子塊正在被擦除時(shí)，第一子塊可以被禁止擦除。也就是說(shuō)，在每一個(gè)NAND串NS中，在存儲(chǔ)單元MCl到MC6中的一些(例如MCl到MO)正被擦除時(shí)，其他存儲(chǔ)單元(例如，MC4到MC6)可以被禁止擦除。圖9是示出在擦除操作期間施加到圖8的存儲(chǔ)塊BLKi_l的電壓的條件(condition)的第一實(shí)施例的表。參照?qǐng)D8和圖9，串選擇線SSLl到SSL3被浮置。未選子塊的字線WL被浮置。字線擦除電壓Vwe被施加到被選子塊的字線WL。第一偽字線電壓Vdwll被施加到偽字線DWL。地選擇線GSL被浮置。然后，擦除電壓Vers被施加到襯底111。例如，假定第一子塊被選擇。在擦除操作期間，字線擦除電壓Vwe被施加到被選擇的第一子塊的字線WLl到WL3。在擦除操作期間，未被選擇的第二子塊的字線WL4到札6被浮置。圖10是示出根據(jù)圖9的電壓條件的存儲(chǔ)塊BLKi_l的電壓變化的時(shí)序圖。圖11是存儲(chǔ)塊BLKi_l的NAND串之一的橫截面圖。在下文中，將參照?qǐng)D11描述存儲(chǔ)塊BLKi_l的擦除操作。舉例來(lái)說(shuō)，假定擦除第一子塊，并且禁止擦除第二子塊。參照?qǐng)D8到圖11，在第一時(shí)間tl，擦除電壓Vers被施加到襯底111。例如，擦除電壓Vers可以是高電壓。襯底111被摻雜有與用作第二方向上的主體的表層114相同類型的物質(zhì)。因此，擦除電壓Vers被傳送到NAND串NS的表層114。具有第一高度的第一導(dǎo)電材料211用作地選擇線GSL，并且用作地選擇晶體管GST的柵極(或控制柵極)。在第一時(shí)間tl地選擇線GSL被浮置。第一導(dǎo)電材料211受到來(lái)自表層114的耦合的影響。因此，由于表層114的電壓增大到擦除電壓Vers，用作地選擇線GSL的第一導(dǎo)電材料211的電壓也增大。例如，地選擇線GSL的電壓上升到地選擇線電壓Vgsl。用作第二方向上的主體的表層114的電壓是擦除電壓Vers，并且用作地選擇晶體管GST的柵極(或控制柵極)的第一導(dǎo)電材料的電壓是地選擇線電壓Vgsl。舉例來(lái)說(shuō)，擦除電壓Vers與地選擇線電壓Vgsl之間的差并未大到足以導(dǎo)致R)wler-Nordheim隧穿。因此，地選擇晶體管GST被禁止擦除。具有第二到第四高度的第一導(dǎo)電材料221到241分別用作第一到第三字線WLl到WL3，并且用作第一到第三存儲(chǔ)單元MCl到MC3的柵極(或控制柵極)。在第一時(shí)間tl，字線擦除電壓Vwe被施加到被選字線。因此，字線擦除電壓Vwe被施加到第一到第三字線WLl到札3。例如，字線電壓Vwe是低電壓。例如，字線擦除電壓Vwe是地電壓。用作第二方向上的主體的表層114的電壓是擦除電壓Vers，并且用作第一到第三存儲(chǔ)單元MCl到MC3的柵極(或控制柵極)的第一導(dǎo)電材料221到241的電壓是字線擦除電壓Vwe。例如，擦除電壓Vers與字線擦除電壓Vwe之間的差導(dǎo)致R)wler-Nordheim隧穿。例如，擦除電壓Vers和字線擦除電壓Vwe的電壓電平可以被設(shè)置為產(chǎn)生R)wler-Nordheim隧穿。因此，被選擇的第一子塊的第一到第三存儲(chǔ)單元MCl到MC3被擦除。具有第六到第八高度的第一導(dǎo)電材料261到281用作第四到第六字線WL4到WL6，并且用作第四到第六存儲(chǔ)單元MC4到MC6的柵極(或控制柵極)。在第一時(shí)間tl未選字線被浮置。第一導(dǎo)電材料261到281受到來(lái)自表層114的耦合的影響。因此，由于表層114的電壓增大到擦除電壓Vers，用作第四到第六字線WL4到WL6的第一導(dǎo)電材料261到281的電壓增大。例如，第四到第六字線WL4到WL6的電壓上升到未選字線電壓Vuwl。用作第二方向上的主體的表層114的電壓是擦除電壓Vers，并且用作第四到第六存儲(chǔ)單元MC4到MC6的柵極(或控制柵極)的第一導(dǎo)電材料到的電壓是未選字線電壓Vuwl。舉例來(lái)說(shuō)，擦除電壓Vers與未選字線電壓Vuwl之間的差并未大到足以導(dǎo)致Fowler-Nordheim隧穿。因此，未被選擇的第二子塊的第四到第六存儲(chǔ)單元MC4到MC6被禁止擦除。具有第九高度的第一導(dǎo)電材料四1用作串選擇線SSL，并且用作串選擇晶體管SST的柵極(或控制柵極)。在第一時(shí)間tl串選擇線SSL被浮置。第一導(dǎo)電材料291受到來(lái)自表層114的耦合的影響。因此，由于表層114的電壓增大到擦除電壓Vers，用作串選擇線SSL的第一導(dǎo)電材料的電壓也增大。例如，串選擇線SSL的電壓上升到串選擇線電壓Vssl。用作第二方向上的主體的表層114的電壓是擦除電壓Vers，并且用作串選擇晶體管SST的柵極(或控制柵極)的第一導(dǎo)電材料四1的電壓是串選擇線電壓Vssl。舉例來(lái)說(shuō)，擦除電壓Vers與串選擇線電壓Vssl之間的差并未大到足以導(dǎo)致Rwler-Nordheim隧穿。因此，串選擇晶體管SST被禁止擦除。具有第五高度的第一導(dǎo)電材料251用作偽字線DWL，并且用作偽存儲(chǔ)單元DMC的柵極(或控制柵極)。在第一時(shí)間tl，第一偽字線電壓Vdwll被施加到偽字線DWL。舉例來(lái)說(shuō)，第一偽字線電壓Vdwll的電壓電平被設(shè)置為不會(huì)由于表層141與偽存儲(chǔ)單元DMC的柵極(或控制柵極)之間的電壓差而產(chǎn)生i^owler-Nordheim隧穿。也就是說(shuō)，偽存儲(chǔ)單元DMC被禁止擦除。當(dāng)字線擦除電壓Vwe被施加到被選子塊的字線(例如，WLl到WL3)時(shí)，未選子塊的字線(例如，WL4到WL6)的電壓由于耦合而上升到未選字線電壓Vuwl。此時(shí)，未選子塊的字線WL4到WL6可以受到來(lái)自施加到被選子塊的字線WLl到WL3的字線擦除電壓Vwe的耦合的影響。也就是說(shuō)，由于來(lái)自被選子塊的字線WLl到WL3的耦合作用，未選子塊的字線WL4到札6的電壓增量可以減小。同樣地，被選子塊的字線WLl到WL3可以受到來(lái)自未選子塊的字線WL4到WL6的耦合的影響。也就是說(shuō)，由于來(lái)自未選子塊的字線札4到札6的耦合作用，被選子塊的字線WLl到札3的電壓可以增大。在第一子塊與第二子塊之間提供偽字線DWL。舉例來(lái)說(shuō)，第一偽字線電壓Vdwll被設(shè)置為具有字線擦除電壓Vwe與擦除電壓Vers之間的電壓電平。更具體地說(shuō)，第一偽字線電壓Vdwll被設(shè)置為具有字線擦除電壓Vwe與未選字線電壓Vuwl之間的電壓電平。由于偽字線DWL的第一偽字線電壓Vdwl1，被選子塊的字線WLl到WL3與未選子塊的字線WL4到WL6之間的電場(chǎng)被減弱(relieved)。因此，借助于來(lái)自被選子塊的字線WLl到WL3的耦合，避免了未選子塊的字線WL4到札6的電壓增量的降低。此外，借助于來(lái)自未選子塊的字線札4到札6的耦合，避免了被選子塊的字線WLl到WL3的電壓增大。并且，被選子塊的字線WLl到WL3與未選子塊的字線WL4到WL6之間的電場(chǎng)避免了熱載流子的產(chǎn)生。在上述的示范性實(shí)施例中，描述了在第一時(shí)間施加字線擦除電壓Vwe和第一偽字線電壓Vdwl1。然而，可以根據(jù)預(yù)設(shè)次序順序地施加擦除電壓Vers、字線擦除電壓Vwe和第一偽字線電壓Vdwl1。圖12被示出在改變第一偽字線電壓Vdwll時(shí)測(cè)量的存儲(chǔ)單元MC的閾值電壓的曲線圖。在圖12中，橫軸表示擦除周期(erasecycle)數(shù)，縱軸表示存儲(chǔ)單元MCl的閾值電壓。舉例來(lái)說(shuō)，假定對(duì)第一子塊執(zhí)行擦除操作。圖12中示出的閾值電壓表示被選擇的第一子塊的存儲(chǔ)單元的閾值電壓變化。第一閾值電壓線Vthl和第二閾值電壓線Vth2表示當(dāng)?shù)谝粋巫志€電壓Vdwll被設(shè)置為8V時(shí)、存儲(chǔ)單元MC的閾值電壓隨著擦除周期數(shù)的變化。例如，第一閾值電壓線Vthl表示偽存儲(chǔ)單元DMC和鄰近偽存儲(chǔ)單元DMC的存儲(chǔ)單元MC3的閾值電壓變化。第二閾值電壓線Vth2表示第一子塊中的存儲(chǔ)單元MCl和MC2。第三閾值電壓線Vth3和第四閾值電壓線Vth4表示當(dāng)?shù)谝粋巫志€電壓Vdwl1被設(shè)置為12V時(shí)、存儲(chǔ)單元MC的閾值電壓隨著擦除周期數(shù)的變化。例如，第三閾值電壓線Vth3表示偽存儲(chǔ)單元DMC和鄰近偽存儲(chǔ)單元DMC的存儲(chǔ)單元MC3的閾值電壓變化。第四閾值電壓線Vth4表示第一子塊中的存儲(chǔ)單元MCl和MC2。當(dāng)?shù)谝粋巫志€電壓Vdwll被設(shè)置為12V時(shí)，鄰近偽字線DWL的存儲(chǔ)單元MC3的閾值電壓與第一子塊中的存儲(chǔ)單元MCl和MC2的閾值電壓之間的差隨著第一子塊的擦除周期數(shù)的增大而增大。也就是說(shuō)，隨著第一子塊的擦除周期數(shù)增大，在擦除狀態(tài)中存儲(chǔ)單元MCl到MC3的閾值電壓分布也隨之增大。當(dāng)?shù)谝粋巫志€電壓Vdwll被設(shè)置為8V時(shí)，即使第一子塊的擦除周期數(shù)增大，鄰近偽字線DWL的存儲(chǔ)單元MC3的閾值電壓與子塊中的存儲(chǔ)單元MCl和MC2的閾值電壓之間的差也被保持在參考值或更低。也就是說(shuō)，即使第一子塊的擦除周期數(shù)增大，在擦除狀態(tài)中存儲(chǔ)單元MCl到MC3的閾值電壓分布也被保持。圖13是示出在擦除操作期間施加到圖8的存儲(chǔ)塊BLKi_l的電壓條件的第二實(shí)施例的表。參照?qǐng)D8和圖13，在擦除操作期間，串選擇線SSLl到SSL3被浮置。字線擦除禁止電壓Vwei被施加到未選子塊的字線WL。字線擦除電壓Vwe被施加到被選子塊的字線WL。第二偽字線電壓Vdwl2被施加到偽字線DWL。地選擇線GSL被浮置。擦除電壓Vers被施加到襯底111。舉例來(lái)說(shuō)，假定第一子塊被選擇。在擦除操作期間，字線擦除電壓Vwe被施加到被選擇的第一子塊的字線WLl到WL3。在擦除操作期間，字線擦除禁止電壓Vwei被施加到未被選擇的第二子塊的字線WL4到WL6。圖14是示出根據(jù)圖13的電壓條件的存儲(chǔ)塊BLKi_l的電壓變化的時(shí)序圖。圖15是存儲(chǔ)塊BLKi_l的NAND串之一的橫截面圖。在下文中，將參照?qǐng)D14描述存儲(chǔ)塊BLKi_l的擦除操作。舉例來(lái)說(shuō)，假定擦除第一子塊，并且禁止擦除第二子塊。圖14的電壓條件和電壓變化與圖9到圖11中描述的相同，除了字線擦除禁止電壓Vwei被施加到未選子塊的字線WL4到WL6、并且第二偽字線電壓Vdwl2被施加到偽字線DWL。因此，此處將省略重復(fù)的描述。參照?qǐng)D13到圖15，在第一時(shí)間tl，擦除電壓Vers被施加到襯底111。舉例來(lái)說(shuō)，擦除電壓Vers可以是高電壓。襯底111被摻雜有與用作第二方向上的主體的表層114相同類型的物質(zhì)。因此，擦除電壓Vers被傳送到NAND串NS的表層114。具有第六到第八高度的第一導(dǎo)電材料到281分別用作第四到第六字線WL4到札6，并且用作第四到第六存儲(chǔ)單元MC4到MC6的柵極(或控制柵極)。在第一時(shí)間tl，字線擦除禁止電壓Vwei被施加到未選字線。用作第二方向上的主體的表層114的電壓是擦除電壓Vers，并且用作第四到第六存儲(chǔ)單元MC4到MC6的柵極(或控制柵極)的第一導(dǎo)電材料261到281的電壓是字線擦除電壓Vwe。例如，字線擦除禁止電壓Vwei的電壓電平可以被設(shè)置為不會(huì)由于字線擦除禁止電壓Vwei與擦除電壓Vers之間的電壓差而產(chǎn)生Rwler-Nordheim隧穿。例如，字線擦除禁止電壓Vwei可以是高電壓。因此，被選擇的第二子塊的第四到第六存儲(chǔ)單元MC4到MC6被禁止擦除。具有第五高度的第一導(dǎo)電材料251用作偽字線DWL，并且用作偽存儲(chǔ)單元DMC的柵極(或控制柵極)。在第一時(shí)間tl，第二偽字線電壓Vdwl2被施加到偽字線DWL。舉例來(lái)說(shuō)，第二偽字線電壓Vdwl2的電壓電平被設(shè)置為不會(huì)由于表層141與偽存儲(chǔ)單元DMC的柵極(或控制柵極)之間的電壓差而產(chǎn)生i^owler-Nordheim隧穿。也就是說(shuō)，偽存儲(chǔ)單元DMC被禁止擦除。在第一子塊與第二子塊之間提供偽字線DWL。舉例來(lái)說(shuō)，第二偽字線電壓Vdwl2被設(shè)置為具有在字線擦除電壓Vwe與字線擦除禁止電壓Vwei之間的電壓電平。由于偽字線DffL的第一偽字線電壓Vdwl，被選子塊的字線WLl到WL3與未選子塊的字線WL4到WL6之間的電場(chǎng)被減弱。因此，借助于來(lái)自被選子塊的字線WLl到WL3的耦合，避免了未選子塊的字線WL4到札6的電壓增量的降低。此外，借助于來(lái)自未選子塊的字線札4到札6的耦合，避免了被選子塊的字線WLl到WL3的電壓增大。并且，被選子塊的字線WLl到WL3與未選子塊的字線WL4到WL6之間的電場(chǎng)避免了熱載流子的產(chǎn)生。在上述的示范性實(shí)施例中，描述了在第一時(shí)間施加擦除電壓Vers、字線擦除電壓Vwe，字線擦除禁止電壓Vwei和第一偽字線電壓Vdwll。然而，可以根據(jù)預(yù)設(shè)次序順序地施加擦除電壓Vers、字線擦除電壓Vwe、字線擦除禁止電壓Vwei和第一偽字線電壓Vdwl1。如上所述，在根據(jù)發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器件100(見(jiàn)圖1和圖2)中，以子塊為單位執(zhí)行擦除操作。也就是說(shuō)，擦除操作單位從存儲(chǔ)塊BLK減小為子塊。當(dāng)擦除操作單位減小時(shí)，諸如合并操作、碎片(gartage)收集操作、刷新操作的后臺(tái)操作所需的時(shí)間也被減少。因此，提高了非易失性存儲(chǔ)器件100的操作速度。并且，提高了包括非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000的操作速度。如上所述，在子塊之間提供偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，在擦除操作期間，具有在字線擦除電壓Vwe與未選字線電壓Vuwl之間的電壓電平的第一偽字線電壓Vdwll被施加到偽存儲(chǔ)單元DMC。再例如，在擦除操作期間，具有在字線擦除電壓Vwe與字線擦除禁止電壓之間的電壓電平的第二偽字線電壓Vdwl2被施加到偽存儲(chǔ)單元DMC。因此，由于子塊之間的電場(chǎng)被減弱，所以提高了非易失性存儲(chǔ)器件100的可靠性以及包括該非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000的可靠性。圖16是示出圖8中的存儲(chǔ)塊BLKi_l的存儲(chǔ)單元MC的閾值電壓分布的第一實(shí)施例的示圖。在圖16中，橫軸表示存儲(chǔ)單元MC的閾值電壓，縱軸表示存儲(chǔ)單元的數(shù)目。舉例來(lái)說(shuō)，圖16示出了每個(gè)單元中存儲(chǔ)一比特的存儲(chǔ)單元MC的閾值電壓分布。參照?qǐng)D8和圖16，存儲(chǔ)單元MC具有擦除狀態(tài)E和編程狀態(tài)P中的一個(gè)。在讀操作期間，選擇讀取電壓Vr被施加到被選字線。選擇讀取電壓Vr具有在擦除狀態(tài)E中的存儲(chǔ)單元的閾值電壓與編程狀態(tài)P中的存儲(chǔ)單元的閾值電壓之間的電壓電平。也就是說(shuō)，在連接到被選字線的存儲(chǔ)單元MC當(dāng)中，擦除狀態(tài)E的存儲(chǔ)單元被關(guān)斷，并且編程狀態(tài)P的存儲(chǔ)單元被導(dǎo)通。在讀操作期間，第一未選擇讀取電壓Vreadl被施加到未選字線。該第一未選擇讀取電壓Vreadl具有高于存儲(chǔ)單元MC的閾值電壓的電壓電平。例如，第一未選擇讀取電壓Vreadl可以是高電壓。也就是說(shuō)，連接到未選字線的存儲(chǔ)單元MC被導(dǎo)通。在讀操作期間，導(dǎo)通電壓被施加到偽字線。導(dǎo)通電壓是導(dǎo)通偽單元DMC的電壓。例如，導(dǎo)通電壓可以是第一未選擇讀取電壓Vreadl。圖17是示出圖8中的存儲(chǔ)塊BLKi_l的存儲(chǔ)單元MC的閾值電壓分布的第一實(shí)施例的示圖。在圖16中，橫軸表示存儲(chǔ)單元MC的閾值電壓，縱軸表示存儲(chǔ)單元的數(shù)目。舉例來(lái)說(shuō)，圖16示出了每個(gè)單元中存儲(chǔ)一比特的存儲(chǔ)單元MC的閾值電壓分布。參照?qǐng)D8和圖16，存儲(chǔ)單元MC具有擦除狀態(tài)E和編程狀態(tài)P中的一個(gè)。在讀操作期間，第一到第三選擇讀取電壓Vrl到Vr3中的至少兩個(gè)被順序地施加到被選字線。每當(dāng)?shù)谝坏降谌x擇讀取電壓Vrl到Vr3之一被施加到被選字線時(shí)，第二未選擇讀取電壓Vread2被施加到未選字線，并且導(dǎo)通電壓被施加到偽字線DWL。例如，導(dǎo)通電壓可以是第二未選擇讀取電壓Vread2。如參照?qǐng)D16和圖17描述的，在讀操作期間第一未選擇讀取電壓Vreadl或第二未選擇讀取電壓Vread2被施加到未選字線。第一未選擇讀取電壓Vreadl和第二未選擇讀取電壓Vread2具有高于存儲(chǔ)單元MC的閾值電壓的電壓電平。例如，第一未選擇讀取電壓Vreadl和第二未選擇讀取電壓Vread2可以是高電壓。在讀操作期間，連接到未選字線的存儲(chǔ)單元MC的閾值電壓可以由于第一未選擇讀取電壓Vreadl或第二未選擇讀取電壓Vread2而改變。例如，連接到未選字線的存儲(chǔ)單元MC的閾值電壓可以被增大。也就是說(shuō)，可能存在讀干擾。當(dāng)存在讀干擾時(shí)，存儲(chǔ)在存儲(chǔ)單元MC中的數(shù)據(jù)可能丟失。當(dāng)存儲(chǔ)在一個(gè)存儲(chǔ)單元中的比特?cái)?shù)增大時(shí)，存儲(chǔ)單元的閾值電壓也隨之增大。也就是說(shuō)，當(dāng)存儲(chǔ)在一個(gè)存儲(chǔ)單元中的比特?cái)?shù)增大時(shí)，未選擇讀取電壓也隨之增大。因此，當(dāng)存儲(chǔ)在一個(gè)存儲(chǔ)單元中的比特?cái)?shù)增大時(shí)，讀干擾變得更嚴(yán)重。如圖8所示，第一子塊和第二子塊共用NAND串NSll到NS13、NS21到NS23和NS31到NS33。更具體地說(shuō)，每個(gè)NAND串NS的存儲(chǔ)單元MC中的一些存儲(chǔ)單元MC被分配給第一子塊，其它存儲(chǔ)單元MC被分配給第二子塊。當(dāng)在第一子塊中執(zhí)行讀操作時(shí)，選擇讀取電壓￥1~、￥1~1、￥?；颍被施加到第一子塊的被選字線，并且未選擇讀取電壓Vreadl或Vread2被施加到未選字線。未選擇讀取電壓Vreadl或Vread2被施加到第二子塊的字線。同樣地，當(dāng)在第二子塊中執(zhí)行讀操作時(shí)，選擇讀取電壓Vr、Vrl、Vr2或Vr3被施加到第二子塊的被選字線，并且未選擇讀取電壓Vreadl或Vread2被施加到未選字線。未選擇讀取電壓Vreadl或Vread2被施加到第一子塊的字線。也就是說(shuō)，當(dāng)在存儲(chǔ)塊BLKi_l的子塊之一中執(zhí)行讀操作時(shí)，可能在存儲(chǔ)塊BLKi_l的所有子塊以及正在執(zhí)行讀操作的子塊中發(fā)生讀干擾。為了解決上述問(wèn)題，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的存儲(chǔ)系統(tǒng)1000(見(jiàn)圖1)被配置為基于在存儲(chǔ)塊BLKi_l的子塊中執(zhí)行的讀操作，刷新存儲(chǔ)塊BLKi_l的特定子塊。圖18是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的刷新方法的流程圖。參照?qǐng)D1、圖8和圖18，在操作S110，從存儲(chǔ)塊的子塊之一讀取數(shù)據(jù)。例如，從第一子塊和第二子塊之一讀取數(shù)據(jù)。舉例來(lái)說(shuō)，響應(yīng)于來(lái)自主機(jī)的讀請(qǐng)求讀取數(shù)據(jù)。例如，在非易失性存儲(chǔ)器件的被選存儲(chǔ)塊BLKi_l的第一子塊和第二子塊中，控制器500從相應(yīng)于來(lái)自主機(jī)的讀請(qǐng)求的子塊讀取數(shù)據(jù)。舉例來(lái)說(shuō)，控制器500根據(jù)預(yù)定操作進(jìn)度(schedule)、從對(duì)應(yīng)于來(lái)自主機(jī)的讀請(qǐng)求的、非易失性存儲(chǔ)器件的被選存儲(chǔ)塊BLKi_l的第一子塊和第二子塊之一讀取數(shù)據(jù)。例如，控制器500在諸如合并操作、碎片收集操作和刷新操作的后臺(tái)操作期間，從非易失性存儲(chǔ)器件100的被選存儲(chǔ)塊BLKi_l的第一子塊和第二子塊之一中讀取數(shù)據(jù)。在操作S120，響應(yīng)于讀操作選擇性地刷新存儲(chǔ)塊的每個(gè)子塊。例如，響應(yīng)于在操作S120執(zhí)行的讀操作，選擇性地刷新被選存儲(chǔ)塊BLKi_l的每個(gè)子塊。也就是說(shuō)，當(dāng)從被選存儲(chǔ)塊BLKi_l的子塊之一讀取數(shù)據(jù)時(shí)，確定是否刷新該被選存儲(chǔ)塊BLKi_l的每個(gè)子塊。在被選存儲(chǔ)塊BLKi_l的子塊當(dāng)中，刷新讀干擾達(dá)到參考值的子塊。例如，基于讀取周期數(shù)確定是否執(zhí)行刷新。也就是說(shuō)，在被選存儲(chǔ)塊BLKi_l的子塊當(dāng)中，刷新讀取周期數(shù)達(dá)到參考值的子塊。所述刷新包括備份存儲(chǔ)在特定子塊中的數(shù)據(jù)的操作。例如，刷新可以包括讀取存儲(chǔ)在特定子塊中的數(shù)據(jù)，并將讀取的數(shù)據(jù)寫入同一存儲(chǔ)塊BLKi_l或另一個(gè)存儲(chǔ)塊的子塊。舉例來(lái)說(shuō)，刷新還可以包括擦除或無(wú)效其中存儲(chǔ)了備份數(shù)據(jù)的特定子塊。圖19是示出在圖1的控制器中驅(qū)動(dòng)的閃存(flash)轉(zhuǎn)換層600的框圖。舉例來(lái)說(shuō)，閃存轉(zhuǎn)換層600被控制器500的處理器520所驅(qū)動(dòng)。舉例來(lái)說(shuō)，閃存轉(zhuǎn)換層600存儲(chǔ)在非易失性存儲(chǔ)器件100中。在上電(power-on)狀態(tài)中，控制器500從非易失性存儲(chǔ)器件100讀取閃存轉(zhuǎn)換層600。讀取的閃存轉(zhuǎn)換層600被處理器520所驅(qū)動(dòng)。舉例來(lái)說(shuō)，閃存轉(zhuǎn)換層600可以存儲(chǔ)在控制器500中。例如，控制器500還可以包括用于存儲(chǔ)閃存轉(zhuǎn)換層600的非易失性存儲(chǔ)器(未示出)。參照?qǐng)D1和圖18，閃存轉(zhuǎn)換層600在主機(jī)和非易失性存儲(chǔ)器件100之間執(zhí)行接口操作。例如，閃存轉(zhuǎn)換層600將從主機(jī)接收的邏輯塊地址(LBA)轉(zhuǎn)換成在非易失性存儲(chǔ)器件100中使用的物理塊地址(PBA)。閃存轉(zhuǎn)換層600執(zhí)行非易失性存儲(chǔ)器件100的后臺(tái)操作。例如，閃存轉(zhuǎn)換層600可以執(zhí)行諸如合并、碎片收集、耗損均衡(wear-leveling)和刷新的操作。閃存轉(zhuǎn)換層600包括映射表610、讀取周期表620和刷新單元630。映射表610被配置為存儲(chǔ)LBA與PBA之間的映射信息。讀取周期表620被配置為存儲(chǔ)非易失性存儲(chǔ)器件100的存儲(chǔ)塊BLKl到BLKz的每個(gè)子塊的讀取周期數(shù)。刷新單元630被配置為根據(jù)存儲(chǔ)在讀取周期表620中的每個(gè)子塊的讀取周期數(shù)選擇性地刷新非易失性存儲(chǔ)器件100的每個(gè)子塊。圖20是示出操作圖19的刷新單元630的方法的流程圖。舉例來(lái)說(shuō)，假定被選存儲(chǔ)塊BLKi_l的第一子塊和第二子塊的讀取周期數(shù)具有下面的表1中的值。表1子塊讀取周期數(shù)第一子塊a第二子塊b參照?qǐng)D19和圖20，在操作S210，檢測(cè)從被選存儲(chǔ)塊BLKi_l的子塊之一的讀取。例如，當(dāng)在被選存儲(chǔ)塊BLKi_l的被選子塊中執(zhí)行讀取時(shí)，調(diào)用刷新單元630。也就是說(shuō)，由于在被選子塊中執(zhí)行讀取時(shí)刷新單元630被激活，因此可以理解為在從被選子塊中檢測(cè)到讀取時(shí)刷新單元630被激活。舉例來(lái)說(shuō)，當(dāng)在被選子塊中執(zhí)行讀取時(shí)，被選子塊的地址被傳送到刷新單元630。在操作S220，對(duì)被選存儲(chǔ)塊BLKi_l的子塊的讀取周期數(shù)進(jìn)行向上計(jì)數(shù)(countup)。當(dāng)在被選存儲(chǔ)塊BLKi_l的第一子塊或第二子塊中讀取數(shù)據(jù)時(shí)，刷新單元630向上計(jì)數(shù)第一子塊和第二子塊兩者的讀取周期數(shù)。這里，存儲(chǔ)在讀取周期表620中的被選存儲(chǔ)塊BLKi_l的子塊的讀取周期數(shù)在下面的表2中列出。表2子塊讀取周期數(shù)第一子塊a+1第二子塊b+1在操作S230，確定是否存在讀取周期數(shù)達(dá)到參考值的子塊。例如，刷新單元630確定在被選存儲(chǔ)塊BLKi_l的子塊當(dāng)中是否存在讀取周期數(shù)達(dá)到參考值的子塊。如果沒(méi)有讀取周期數(shù)達(dá)到參考值的子塊，則刷新單元630停止操作。如果存在讀取周期數(shù)達(dá)到參考值的子塊，則執(zhí)行操作S240。在操作S240中，刷新讀取周期數(shù)達(dá)到參考值的子塊。例如，刷新單元630刷新讀取周期數(shù)達(dá)到參考值的子塊。如果在被選存儲(chǔ)塊BLKi_l中存在兩個(gè)或更多個(gè)讀取周期數(shù)達(dá)到參考值的子塊，則刷新單元630刷新讀取周期數(shù)達(dá)到參考值的至少兩個(gè)子塊。舉例來(lái)說(shuō)，在刷新單元630的控制下，從將被刷新的子塊中讀取數(shù)據(jù)。讀取的數(shù)據(jù)被存儲(chǔ)在RAM530中。之后，在刷新單元630的控制下，將存儲(chǔ)在RAM530中的數(shù)據(jù)寫入非易失性存儲(chǔ)器件100的空閑(free)子塊。例如，將讀取的數(shù)據(jù)寫入被選存儲(chǔ)塊BLKi_l的空閑子塊或被選存儲(chǔ)塊BLKi_l之外的存儲(chǔ)塊的空閑子塊。舉例來(lái)說(shuō)，可以在刷新單元630的控制下在非易失性存儲(chǔ)器件100中執(zhí)行刷新。在刷新單元630的控制下，讀寫電路130(見(jiàn)圖2)從將被刷新的子塊讀取容量(volume)與讀取單位相對(duì)應(yīng)的數(shù)據(jù)。之后，讀寫電路130將讀取的數(shù)據(jù)寫入空閑子塊。讀寫電路130重復(fù)讀寫操作，直到將被刷新的子塊的所有數(shù)據(jù)都被寫入空閑子塊為止。也就是說(shuō)，可以基于回寫操作來(lái)執(zhí)行刷新。舉例來(lái)說(shuō)，當(dāng)在讀取被選存儲(chǔ)塊BLKi_l的被選子塊之后、該被選存儲(chǔ)塊BLKi_l的特定子塊的讀取周期達(dá)到參考值時(shí)，刷新單元630可以在讀取該被選子塊之后刷新該特定子塊。舉例來(lái)說(shuō)，當(dāng)在讀取被選存儲(chǔ)塊BLKi_l的被選子塊之后、該被選存儲(chǔ)塊BLKi_l的特定子塊的讀取周期達(dá)到參考值時(shí)，刷新單元630可預(yù)訂(makeareservation)刷新該特定子塊。刷新單元630可以在存儲(chǔ)系統(tǒng)100處于空閑狀態(tài)時(shí)執(zhí)行對(duì)特定子塊的刷新操作。當(dāng)在預(yù)訂刷新特定子塊的狀態(tài)下請(qǐng)求對(duì)與該特定子塊相對(duì)應(yīng)的存儲(chǔ)塊BLKi_l的子塊執(zhí)行讀操作時(shí)，刷新單元630可以在執(zhí)行讀操作之前刷新該特定子塊。在操作S250，重置被刷新的子塊的讀取周期數(shù)。舉例來(lái)說(shuō)，假定被選存儲(chǔ)塊BLKi_l的第一子塊被重置。這里，存儲(chǔ)在讀取周期表620中的被選存儲(chǔ)塊BLKi_l的子塊的讀取周期數(shù)在下面的表3中列出。表3子塊讀取周期數(shù)第一子塊0第二子塊b+1舉例來(lái)說(shuō)，在刷新第一子塊之后，第一子塊可以被無(wú)效。例如，在映射表610中，第一子塊可以被設(shè)置為無(wú)效數(shù)據(jù)塊。舉例來(lái)說(shuō)，在刷新第一子塊之后，第一子塊可以被擦除。例如，在刷新第一子塊之后，第一子塊可以被擦除。舉例來(lái)說(shuō)，在刷新第一子塊之后，可以預(yù)訂對(duì)第一子塊的擦除操作。例如，可以在存儲(chǔ)系統(tǒng)1000處于空閑狀態(tài)時(shí)擦除第一子塊?？傊?，當(dāng)在存儲(chǔ)塊BLKi_l的子塊中的被選子塊中執(zhí)行了讀操作時(shí)，選擇性地刷新存儲(chǔ)塊BLKi_l的每個(gè)子塊。例如，當(dāng)存儲(chǔ)塊BLKi_l的特定子塊被寫入數(shù)據(jù)、之后在存儲(chǔ)塊BLKi_l的子塊中執(zhí)行的讀取周期數(shù)達(dá)到參考值時(shí)，刷新該特定子塊。由于補(bǔ)償了存儲(chǔ)塊BLKi_l的子塊的讀操作所導(dǎo)致的讀干擾，因此，提高了非易失性存儲(chǔ)器件100的可靠性以及該非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000的可靠性。在前述示范性實(shí)施例中，描述了在每個(gè)存儲(chǔ)單元MC中存儲(chǔ)1比特或2比特。然而，不局限于每個(gè)存儲(chǔ)單元MC存儲(chǔ)1比特或2比特。每一個(gè)存儲(chǔ)單元MC可以存儲(chǔ)至少3比特。在前述示范性實(shí)施例中，描述了存儲(chǔ)塊BLKi_l包括第一子塊和第二子塊。然而，不局限于存儲(chǔ)塊BLKi_l包括兩個(gè)子塊。例如，存儲(chǔ)塊BLKi_l可以包括三個(gè)或更多個(gè)子塊。當(dāng)提供多個(gè)子塊時(shí)，存儲(chǔ)塊BLKi_l包括設(shè)置在子塊之間的至少一條偽字線DWL和偽存儲(chǔ)單元DMC。圖21是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的圖3的存儲(chǔ)塊BLKl到BLKz之一的透視圖。圖22是圖21的存儲(chǔ)塊BLKj的沿線11-11’截取的截面圖。與參照?qǐng)D4到圖6描述的存儲(chǔ)塊BLKi相比，所提供的第一導(dǎo)電材料211’到281’、212’到觀2’以及213’到觀3’分別與第一到第八高度相對(duì)應(yīng)。在具有第四高度的第一導(dǎo)電材料對(duì)1，、242，和M3，與具有第五高度的第一導(dǎo)電材料251，、252，和253，之間，提供厚度大于絕緣材料112的絕緣材料112’。圖23是示出參照?qǐng)D21和圖22描述的存儲(chǔ)塊BLKj的等效電路的電路圖。參照?qǐng)D21到圖23，具有第一高度的導(dǎo)電材料211’、212’和213’公共連接以形成地選擇線GSL。分別與第二到第七高度相對(duì)應(yīng)的第一導(dǎo)電材料221，到271，、222，到272，以及223，到273，形成第一到第六字線WLl到WL6。具有第八高度的第一導(dǎo)電材料觀1，、282，和觀3，形成第一到第三串選擇線SSL1、SSL2和SSL3。除了高度的改變之外，第一導(dǎo)電材料211，到281，、212，到282，以及213，到283，形成地選擇線GSL、字線到札6以及串選擇線SSL1、SSL2和SSL3，如參照?qǐng)D4到圖6所描述的那樣。因此，可以省略對(duì)其的詳細(xì)描述。第一到第三存儲(chǔ)單元MCl到MC3形成第一子塊，并且第四到第六存儲(chǔ)單元MC4到MC6形成第二子塊。圖M是示出在擦除操作期間施加到圖23的存儲(chǔ)塊BLKj_l的電壓條件的表。參照?qǐng)D23和圖對(duì)，在擦除操作期間浮置串選擇線SSLl到SSL3。浮置未選子塊的字線WL。字線擦除電壓Vwe被施加到被選子塊的字線WL。然后，擦除電壓Vers被施加到襯底111。例如，假定第一子塊被選擇。在擦除操作期間，字線擦除電壓Vwe可以被施加到被選擇的第一子塊的字線WLl到WL3。同時(shí)，在擦除操作期間，可以浮置未被選擇的第二子塊的字線WL4到WL6。圖25是示出根據(jù)圖M的電壓條件的圖23的存儲(chǔ)塊BLKj_l的電壓變化的時(shí)序圖。圖沈是示出存儲(chǔ)塊BLKj_l的一個(gè)NAND串的截面圖。在下文中，參照?qǐng)D沈中示出的一個(gè)NAND串NS的部分，描述存儲(chǔ)塊BLKj_l的擦除操作。例如，假定擦除第一子塊，并且禁止擦除第二子塊。參照?qǐng)D23到圖26，在第一時(shí)間tl，擦除電壓Vers被施加到襯底111。例如，擦除電壓Vers是高電壓。襯底111被摻雜有與表層114相同類型的物質(zhì)，該表層114作為第二方向上的主體來(lái)操作。因此，擦除電壓Vers被傳送到NAND串NS的表層114。如參照?qǐng)D9到圖11所描述的，在第一時(shí)間tl，浮置地選擇線GSL。因此，地選擇晶體管GST可以被禁止擦除。在第一時(shí)間tl，字線擦除電壓Vwe被施加到被選字線。因此，被選擇的第一子塊的第一到第三存儲(chǔ)單元MCl到MC3可以被擦除。在第一時(shí)間tl，浮置未選字線。因此，未被選擇的第二子塊的第四到第六存儲(chǔ)單元MC4到MC6可以被禁止擦除。在第一時(shí)間tl，浮置串選擇線SSL。因此，串選擇晶體管SST可以被禁止擦除。此外，當(dāng)字線擦除電壓Vwe被施加到被選子塊的字線(例如，WLl到WL3)時(shí)，未選子塊的字線(例如，WL4到WL6)的電壓由于耦合而上升到未選字線電壓Vuwl。此時(shí)，未選子塊的字線WL4到WL6可能受到來(lái)自施加到被選子塊的字線WLl到WL3的字線擦除電壓Vwe的耦合的影響。也就是說(shuō)，由于來(lái)自被選子塊的字線WLl到WL3的耦合，可能弱化(deteriorate)未選子塊的字線WL4到WL6的電壓上升寬度。此外，由于來(lái)自被選子塊的字線WLl到WL3的耦合，被選子塊的字線WLl到WL3的電壓可能上升。在第一子塊和第二子塊之間提供絕緣材料112’。在第一子塊和第二子塊之間的絕緣材料112’的厚度大于在每個(gè)子塊中的字線WL之間的絕緣材料112的厚度。也就是說(shuō)，當(dāng)假定在每個(gè)子塊中的存儲(chǔ)單元MC之間在第二方向上的距離為第一距離時(shí)，在沿與襯底交叉的方向(即，第二方向)相鄰的子塊的接口處提供的存儲(chǔ)單元相互間隔第二距離，該第二距離大于沿第二方向的第一距離，并且，提供這樣的存儲(chǔ)單元。當(dāng)增大第二距離時(shí)，可以降低子塊之間的耦合的影響。因此，這避免了未選子塊的字線WL4到札6的電壓上升寬度被弱化。此外，這避免了被選子塊的字線WLl到WL3的電壓上升。另外，當(dāng)增大第二距離時(shí)，在子塊之間的電場(chǎng)被分散(distribute)因此，通過(guò)被選子塊的字線WLl到WL3與未選子塊的字線WL4到WL6之間的電場(chǎng)避免了熱載流子的出現(xiàn)。如上所述，根據(jù)發(fā)明構(gòu)思的實(shí)施例的圖1和圖2的非易失性存儲(chǔ)器件100以子塊為單位執(zhí)行擦除操作。因此，提高了非易失性存儲(chǔ)器件100的操作速度。另外，提高了包括非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000的操作速度。如上所述，在根據(jù)發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器件1000的存儲(chǔ)塊BLKj_l中，子塊之間的絕緣材料112’的厚度大于每個(gè)子塊中的絕緣材料的厚度。因此，非易失性存儲(chǔ)器件100和包括該非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000變得更可靠。在上述實(shí)施例中，描述了在第一定時(shí)施加擦除電壓Vers和字線擦除電壓Vwe。然而，可以根據(jù)預(yù)定次序順序地施加擦除電壓Vers和字線擦除電壓Vwe。在上述實(shí)施例中，描述了浮置未選字線(例如，WL4到WL6)。然而，如圖13到圖15所示，可以向未選字線(例如WL4到WL6)施加字線擦除禁止電壓Vwei。圖27是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的圖3的存儲(chǔ)塊BLKl到BLKz當(dāng)中的一個(gè)的透視圖。圖觀是圖27的存儲(chǔ)塊BLKm的沿線III-III’截取的截面圖。與參照?qǐng)D21到圖沈描述的存儲(chǔ)塊BLKj相比，在第一子塊中具有第二高度的第一導(dǎo)電材料221”、222”和223”以及具有第四高度的第一導(dǎo)電材料241”、M2”和M3”的厚度大于其余的第一導(dǎo)電材料。此外，在第二子塊中具有第五高度的第一導(dǎo)電材料251”、252”和253”以及具有第七高度的第一導(dǎo)電材料271”、272”和273”的厚度大于其余的第一導(dǎo)電材料。存儲(chǔ)塊BLKm的等效電路與圖23中示出的等效電路BLKj_l相同。在擦除操作期間施加到存儲(chǔ)塊BLKm的電壓條件與圖M中示出的相同。此外，在擦除操作期間存儲(chǔ)塊BLKm的電壓變化與圖25中示出的相同。圖四是示出存儲(chǔ)塊BLKm的一個(gè)NAND串NS的截面圖。在下文中，參照?qǐng)DM、圖25和圖四描述存儲(chǔ)塊BLKm的擦除操作。例如，假定擦除第一子塊，并且禁止擦除第二子塊。在擦除操作期間，字線擦除電壓Vwe被施加到連接到第一到第三存儲(chǔ)單元MCl到MC3的第一到第三字線。擦除電壓Vers被施加到作為第二方向的主體操作的表層114。通過(guò)在第一到第三存儲(chǔ)單元MCl到MC3與表層114之間形成的電場(chǎng)擦除第一到第三存儲(chǔ)單元MCl至IJMC3。第三存儲(chǔ)單元MC3被提供在第二存儲(chǔ)單元MC2的頂部，并且第一存儲(chǔ)單元MCl被提供在第二存儲(chǔ)單元MC2的底部。由于在第一到第三存儲(chǔ)單元MCl到MC3與表層114之間產(chǎn)生的電場(chǎng)①和③的影響，在第二存儲(chǔ)單元MC2與表層114之間產(chǎn)生的電場(chǎng)②被集中(concentrate)0此外，在第一存儲(chǔ)單元MCl的底部提供處于浮置狀態(tài)的地選擇晶體管GST。因此，在第一存儲(chǔ)單元MCl和表層114之間的電場(chǎng)①在地選擇晶體管GST的方向上分散。因此，第一存儲(chǔ)單元MCl的擦除效率可以低于第二存儲(chǔ)單元MC2的擦除效率。在第三存儲(chǔ)單元MC3的頂部提供處于浮置狀態(tài)的第四存儲(chǔ)單元MC4。因此，在第三存儲(chǔ)單元MC3與表層114之間的電場(chǎng)③在第四存儲(chǔ)單元MC4的方向上分散。因此，第三存儲(chǔ)單元MC3的擦除效率可以低于第二存儲(chǔ)單元MC2的擦除效率。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，在每個(gè)子塊中，沿著與襯底111交叉的方向，第一存儲(chǔ)單元MCl和最后的存儲(chǔ)單元MC3中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2具有小于第一大小的第二大小。例如，在每個(gè)子塊的輪廓(outline)上提供的存儲(chǔ)單元MCl和MC3的厚度大于在每個(gè)子塊內(nèi)部提供的存儲(chǔ)單元MC2的厚度。如果具有第二高度的第一導(dǎo)電材料221”的厚度增大，則具有第二高度的第一導(dǎo)電材料221”與表層114之間的耦合比(couplingratio)也增大。因此，提高了第一存儲(chǔ)單元MCl的擦除效率。同樣地，如果具有第四高度的第一導(dǎo)電材料Ml”的厚度增大，則在具有第四高度的第一導(dǎo)電材料Ml”與表層114之間的耦合比也增大。因此，提高了第三存儲(chǔ)單元MC3的擦除效率。同樣地，在第二子塊中，沿著與襯底111交叉的方向，第一存儲(chǔ)單元MC4和最后的存儲(chǔ)單元MC6具有第一大小，并且其余的存儲(chǔ)單元MC5具有小于第一大小的第二大小。因此，提高了第四存儲(chǔ)單元MC4和第六存儲(chǔ)單元MC6的擦除效率。也就是說(shuō)，通過(guò)增大在每個(gè)子塊的輪廓處提供的存儲(chǔ)單元MCl和MC3的大小，均衡了在每個(gè)子塊中的存儲(chǔ)單元MCl、MC2和MC3的擦除速度。因此，由于降低了存儲(chǔ)單元MC1、MC2和MC3的擦除狀態(tài)的閾值電壓分布，因此非易失性存儲(chǔ)器件100以及包括非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000變得更可靠。圖30是示出根據(jù)本發(fā)明構(gòu)思的第四實(shí)施例的圖3的存儲(chǔ)塊BLKl到BLKz當(dāng)中的一個(gè)的透視圖。圖31是圖30的存儲(chǔ)塊BLKn的沿線IV-IV'截取的截面圖。與參照?qǐng)D4到圖6描述的存儲(chǔ)塊BLKi相比，在存儲(chǔ)塊BLKn的第一子塊中具有第二高度的第一導(dǎo)電材料221”、222”和223”以及具有第四高度的第一導(dǎo)電材料241”、242”和243”的厚度大于其余的第一導(dǎo)電材料。此外，在第二子塊中具有第五高度的第一導(dǎo)電材料251”、252”和253”以及具有第七高度的第一導(dǎo)電材料271”、272”和273”的厚度大于其余的第一導(dǎo)電材料。存儲(chǔ)塊BLKn的等效電路與圖8中示出的等效電路BLKj_l相同。在擦除操作期間施加到存儲(chǔ)塊BLKn的電壓條件與圖9或圖13中示出的相同。此外，在擦除操作期間存儲(chǔ)塊BLKn的電壓變化與圖10或圖14中示出的相同。如參照?qǐng)D27到圖四所描述的，在每個(gè)子塊中，沿著與襯底111交叉的方向，第一存儲(chǔ)單元MCl和最后的存儲(chǔ)單元MC3中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2具有小于第一大小的第二大小。例如，在每個(gè)子塊的輪廓上提供的存儲(chǔ)單元MCl和MC3的厚度大于在每個(gè)子塊內(nèi)部提供的存儲(chǔ)單元MC2的厚度。如果增大具有第二高度的第一導(dǎo)電材料221”的厚度，則在具有第二高度的第一導(dǎo)電材料221”與表層114之間的耦合比也增大。因此，提高了第一存儲(chǔ)單元MCl的擦除效率。同樣地，如果具有第四高度的第一導(dǎo)電材料Ml”的厚度增大，則在具有第四高度的第一導(dǎo)電材料Ml”與表層114之間的耦合比也增大。因此，提高了第三存儲(chǔ)單元MC3的擦除效率。也就是說(shuō)，通過(guò)增大在每個(gè)子塊的輪廓處提供的存儲(chǔ)單元MCl和MC3的大小，均衡了在每個(gè)子塊中的存儲(chǔ)單元MCl、MC2和MC3的擦除速度。因此，由于降低了存儲(chǔ)單元MC1、MC2和MC3的擦除狀態(tài)的閾值電壓分布，因此非易失性存儲(chǔ)器件100以及包括非易失性存儲(chǔ)器件100的存儲(chǔ)系統(tǒng)1000變得更可靠。圖32是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_2的電路圖。與參照?qǐng)D8描述的等效電路相比，在存儲(chǔ)塊BLKi_2的每個(gè)NAND串NS附加地提供橫向(lateral)晶體管LTR。在每個(gè)NAND串NS中，橫向晶體管LTR連接在地選擇晶體管GST和共源線CSL之間。橫向晶體管LTR的柵極(或控制柵極)以及地選擇晶體管GST的柵極(或控制柵極)連接到地選擇線GSL。如參照?qǐng)D4到圖7所描述的，具有第一高度的第一導(dǎo)電材料211、212和213分別對(duì)應(yīng)于第一到第三地選擇線GSLl到GSL3。一旦特定電壓被施加到具有第一高度的第一導(dǎo)電材料211、212和213，在鄰近該第一導(dǎo)電材料211、212和213的表層114的區(qū)域中即形成溝道。此外，如果特定電壓被施加到第一導(dǎo)電材料211、212和213，則在鄰近該第一導(dǎo)電材料211、212和213的襯底111的區(qū)域中形成溝道。第一摻雜區(qū)311連接到通過(guò)第一導(dǎo)電材料的電壓形成的襯底111中的溝道。通過(guò)第一導(dǎo)電材料211的電壓產(chǎn)生的襯底111的溝道連接到在表層114中通過(guò)第一導(dǎo)電材料211的電壓形成的溝道，所述表層114用作第二方向的主體。同樣地，通過(guò)第一導(dǎo)電材料211、212和213的電壓在襯底111中形成溝道。第一到第四摻雜區(qū)311到314分別通過(guò)在襯底111中由第一導(dǎo)電材料211、212和213的電壓形成的溝道連接到用作第二方向的主體的表層114。如參照?qǐng)D4到圖7所描述的，第一到第四摻雜區(qū)311到314公共連接以形成共源線CSL。共源線CSL以及存儲(chǔ)單元MCl到MC6的溝道通過(guò)與襯底111垂直和平行的溝道電連接，所述溝道是通過(guò)地選擇線GSL的電壓形成的。也就是說(shuō)，可以理解為，在共源線CSL和第一存儲(chǔ)單元MCl之間提供由地選擇線GSL驅(qū)動(dòng)的、與襯底垂直和平行的晶體管。垂直于襯底的晶體管可以被理解為地選擇晶體管GST，并且平行于襯底襯底的晶體管可以被理解為橫向晶體管LST。例如，如參照?qǐng)D21到沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中，沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_2的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_2的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_2的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_2的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新該特定子塊。圖33是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_3的電路圖。與參照?qǐng)D8描述的等效電路相比，在每個(gè)NAND串NS中，可以在存儲(chǔ)單元MCl到MC4與共源線CSL之間提供兩個(gè)地選擇晶體管GSTl和GST2。與具有相同高度的地選擇晶體管GSTl或GST2相對(duì)應(yīng)的地選擇線GSLl和GSL2可以公共連接。此外，與同一NAND串NS相對(duì)應(yīng)的地選擇線GSLl和GSL2可以公共連接。例如，為了均衡第一子塊和第二子塊的存儲(chǔ)單元的數(shù)目，調(diào)整偽字線DWLl和DWL2以及偽存儲(chǔ)單元DMCl和DMC2的數(shù)目。然后，第一子塊的存儲(chǔ)單元MCl和MC2以及第二子塊的存儲(chǔ)單元MC3和MC4的數(shù)目不局限于圖33。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3、MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大例如，如參照?qǐng)D30和圖31所描述的，提供偽存儲(chǔ)單元DMCl和DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_3的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_3的每個(gè)子塊。例如，當(dāng)在存儲(chǔ)塊BLKi_3的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_3的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖34是示出根據(jù)本發(fā)明構(gòu)思的第四實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_4的電路圖。與圖33的存儲(chǔ)塊BLKi_3相比，可以在存儲(chǔ)單元MCl到MC4與位線BL之間提供兩個(gè)串選擇晶體管SSTa和SSTb。在同一行中的NAND串中，具有相同高度的串選擇晶體管SSTa或SSTb可以共用一條串選擇線SSL。例如，在第一行的NAND串NSll到NS13中，a串選擇晶體管SSTa共用Ia串選擇線SSLla。b串選擇晶體管SSTb共用Ib串選擇線SSLlb。在第二行中的NAND串NS21到NS23中，a串選擇晶體管SSh共用加串選擇線SSL2a。b串選擇晶體管SSTb共用2b串選擇線SSL2b。在第三行中的NAND串NS21到NS23中，a串選擇晶體管SSh共用3a串選擇線SSL3a。b串選擇晶體管SSTb共用北串選擇線SSL3b。如參照?qǐng)D33提到的，在子塊之間提供的偽字線DWL和偽存儲(chǔ)單元DMC的數(shù)目、第一子塊的存儲(chǔ)單元MCl和MC2的數(shù)目、以及第二子塊的存儲(chǔ)單元MC3和MC4的數(shù)目不受限制。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，提供偽存儲(chǔ)單元DMCl和DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_4的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_4的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_4的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_4的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖35是示出根據(jù)本發(fā)明構(gòu)思的第五實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_5的電路圖。與圖34的存儲(chǔ)塊BLKi_4相比，與同一行的NAND串NS相對(duì)應(yīng)的串選擇線SSL被公共連接。如參照?qǐng)D33提到的，在子塊之間提供的偽字線DWL和偽存儲(chǔ)單元DMC的數(shù)目、第一子塊的存儲(chǔ)單元MCl和MC2的數(shù)目、以及第二子塊的存儲(chǔ)單元MC3和MC4的數(shù)目不受限制。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，提供偽存儲(chǔ)單元DMCl和DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_5的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_5的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_5的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_5的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖36是示出根據(jù)本發(fā)明構(gòu)思的第六實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_6的電路圖。與圖8的存儲(chǔ)塊BLKi_l相比，在每個(gè)NAND串NS中，在串選擇晶體管SST與存儲(chǔ)單元MCl到MC4之間提供偽存儲(chǔ)單元DMC3。偽存儲(chǔ)單元DMC3共同連接到偽字線DWL3。也就是說(shuō)，在串選擇線SSLl到SSL3與字線WLl到WL4之間提供偽字線DWL3。如參照?qǐng)D33提到的，在子塊之間提供的偽字線DffLl和DWL2以及偽存儲(chǔ)單元DMCl和DMC2的數(shù)目、第一子塊的存儲(chǔ)單元MCl和MC2的數(shù)目、以及第二子塊的存儲(chǔ)單元MC3和MC4的數(shù)目不受限制。同樣地，在存儲(chǔ)單元MCl到MC4與串選擇晶體管SST之間提供的偽存儲(chǔ)單元DMC3的數(shù)目不受限制。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMCl和DMC2，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMCl和DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，提供偽存儲(chǔ)單元DMCl和DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_6的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_6的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_6的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_6的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖37是示出根據(jù)本發(fā)明構(gòu)思的第七實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_7的電路圖。與圖8的存儲(chǔ)塊BLKi_l相比，在每個(gè)NAND串NS中，在地選擇晶體管GST與存儲(chǔ)單元MCl到MC6之間提供偽存儲(chǔ)單元DMCl。偽存儲(chǔ)單元DMCl共同連接到偽字線DWL3。也就是說(shuō)，在地選擇線GSL與字線WLl到WL4之間提供偽字線DWL1。如參照?qǐng)D33提到的，在子塊之間提供的偽字線DWL2和DWL3以及偽存儲(chǔ)單元DMC2和DMC3的數(shù)目、第一子塊的存儲(chǔ)單元MCl和MC2的數(shù)目、以及第二子塊的存儲(chǔ)單元MC3和MC4的數(shù)目不受限制。同樣地，在存儲(chǔ)單元MCl到MC4與地選擇晶體管GST之間提供的偽存儲(chǔ)單元DMCl的數(shù)目不受限制。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC2和DMC3，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC2和DMC3，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，提供偽存儲(chǔ)單元DMC2和DMC3，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_7的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_7的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_7的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_7的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖38是示出根據(jù)本發(fā)明構(gòu)思的第八實(shí)施例的、參照?qǐng)D4和圖6描述的存儲(chǔ)塊BLKi的等效電路BLKi_8的電路圖。與圖8的存儲(chǔ)塊BLKi_l相比，在每個(gè)NAND串NS中，在地選擇晶體管GST與存儲(chǔ)單元MCl到MC4之間提供偽存儲(chǔ)單元DMCl。偽存儲(chǔ)單元DMCl共同連接到偽字線DWLl。也就是說(shuō)，在地選擇線GSL與字線WLl到WL4之間提供偽字線DWLl。在每個(gè)NAND串中，在串選擇晶體管SST與存儲(chǔ)單元MCl到MC4之間提供偽存儲(chǔ)單元DMC3。偽存儲(chǔ)單元DMC3共同連接到偽字線DWL3。也就是說(shuō)，在串選擇線SSLl到SSL3與字線WLl到WL6之間提供偽字線DWL3。如參照?qǐng)D33提到的，在子塊之間提供的偽字線DWL2和DWL3以及偽存儲(chǔ)單元DMC2和DMC3的數(shù)目、第一子塊的存儲(chǔ)單元MCl和MC2的數(shù)目、以及第二子塊的存儲(chǔ)單元MC3和MC4的數(shù)目不受限制。同樣地，在存儲(chǔ)單元MCl到MC4與地選擇晶體管GST之間提供的偽存儲(chǔ)單元DMCl的數(shù)目不受限制。此外，在存儲(chǔ)單元MCl到MC4與串選擇晶體管SST之間提供的偽存儲(chǔ)單元DMC3的數(shù)目不受限制。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC2，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，提供偽存儲(chǔ)單元DMC2，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC2、MC3和MC4中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元(未示出)中的每一個(gè)具有小于第一大小的第二大例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_8的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_8的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_8的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_8的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖39是根據(jù)本發(fā)明構(gòu)思的第五實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一的透視圖。圖40是圖39的存儲(chǔ)塊BLKo的沿V-V'線截取的橫截面圖。與參照?qǐng)D4到圖6描述的存儲(chǔ)塊BLKi相比，存儲(chǔ)塊BLKo中的一個(gè)柱(pillar)包括第一子柱113a和第二子柱11北。除了存儲(chǔ)塊BLKi的柱113被第一柱113a和第二柱11所替代之外，存儲(chǔ)塊BLKo具有與存儲(chǔ)塊BLKi相同的結(jié)構(gòu)。因此，此處將省略重復(fù)的描述。參照?qǐng)D39和圖40，在襯底111上提供第一子柱113a。舉例來(lái)說(shuō)，第一子柱113a的表層IHa包括P型硅材料。第一子柱113a的表層11用作第二方向的主體。第一子柱113a的內(nèi)層由絕緣材料構(gòu)成。在該第一子柱113a上提供第二子柱11北。舉例來(lái)說(shuō)，第二子柱11的表層114b包括P型硅材料。第二子柱11的表層114b用作第二方向上的主體。第二子柱11的內(nèi)層11由絕緣材料構(gòu)成。舉例來(lái)說(shuō)，第一子柱113a的表層IHa連接到第二子柱11的表層114b。例如，如圖39和圖40所示，第一子柱113a的表層11和第二子柱11的表層114b通過(guò)P型硅墊(p-typesiliconpad,SIP)連接。在具有硅墊SIP的區(qū)域中，第一子柱113a的表層11與第二子柱11的表層114b以不規(guī)則形式連接。因此，在提供硅墊SIP的區(qū)域中，溝道形成可能是不穩(wěn)定的。也就是說(shuō)，具有與硅墊SIP相對(duì)應(yīng)的高度的存儲(chǔ)單元MC可能無(wú)法正常地存儲(chǔ)、擦除或讀取數(shù)據(jù)。為了避免上述局限性，具有與硅墊SIP相對(duì)應(yīng)的高度(即，第五高度)的第一導(dǎo)電材料251、252和253形成偽字線DW^和偽存儲(chǔ)單元DMC。也就是說(shuō)，可以根據(jù)與硅墊SIP相對(duì)應(yīng)的高度將存儲(chǔ)塊BLKo分成子塊。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKo的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKo的等效電路可以被圖示為在圖32到圖38中示出的等效電路BLKi_2到BLKi_8。也就是說(shuō)，存儲(chǔ)塊BLKo的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKo的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC。可以進(jìn)一步在存儲(chǔ)塊BLKo的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MCl、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi_o的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi_o的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_o的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_o的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。舉例來(lái)說(shuō)，描述了柱包括第一子柱113a和第二子柱11北。然而，柱可以包括至少兩個(gè)子柱。圖41是根據(jù)本發(fā)明構(gòu)思的第六實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一BLKi’的透視圖。沿存儲(chǔ)塊BLKi’的1-1’線截取的橫截面圖與圖4中示出的相同。與圖4的存儲(chǔ)塊BLKi相比，在存儲(chǔ)塊BLKi中，柱113’具有方柱形式。而且，在沿著第一方向相互間隔特定距離的柱113’之間提供絕緣材料101。舉例來(lái)說(shuō)，絕緣材料101沿第二方向延伸，并且接觸襯底111。參照?qǐng)D4描述的第一導(dǎo)電材料211到四1、212到292和213到293在包括絕緣材料101的區(qū)域中被分成第一部分211a到^la、212a到四加和213a到以及第二部分211b到29lb、212b到292b和213b到293b在第一摻雜區(qū)311和第二摻雜區(qū)312上的區(qū)域中，每個(gè)柱113’形成第一導(dǎo)電材料的第一部分211a到^la和絕緣層116以及一個(gè)NAND串NS，并且形成第一導(dǎo)電材料的第二部分211b到^lb和絕緣層116以及另一個(gè)NAND串NS。在第二摻雜區(qū)312和第三摻雜區(qū)313上的區(qū)域中，每個(gè)柱113’形成第一導(dǎo)電材料的第一部分21到四加和絕緣層116以及一個(gè)NAND串NS，并且形成第一導(dǎo)電材料的第二部分212b到和絕緣層116以及另一個(gè)NAND串NS。在第三摻雜區(qū)313和第四摻雜區(qū)314上的區(qū)域中，每個(gè)柱113’形成第一導(dǎo)電材料的第一部分213a到和絕緣層116以及一個(gè)NAND串NS，并且形成第一導(dǎo)電材料的第二部分213b到和絕緣層116以及另一個(gè)NAND串NS。也就是說(shuō)，使用絕緣材料101分離在每個(gè)柱113’的兩側(cè)提供的第一導(dǎo)電材料的第一部分211a到^la和第二部分211b到^lb,從而使每個(gè)柱113，可以形成兩個(gè)NAND串。如參照?qǐng)D4到圖8所描述的，第一導(dǎo)電材料的第一部分211a到^la以及第二部分211b到291b,212b到292b和213b到293b可以分別對(duì)應(yīng)于地選擇線GSL、字線WL和串選擇線SST。具有相同高度的字線WL公共連接。舉例來(lái)說(shuō)，除了NAND串NS中的行的數(shù)目之外，存儲(chǔ)塊BLKi’的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。例如，存儲(chǔ)塊BLKi’的等效電路的NAND串NS中行的數(shù)目可以是圖8中示出的等效電路BLKi_l的NAND串NS中行的數(shù)目的兩倍。舉例來(lái)說(shuō)，除了NAND串NS中的行的數(shù)目之外，存儲(chǔ)塊BLKi’的等效電路可以被圖示為圖32到圖38中示出的等效電路BLKi_2到BLKi_8。例如，存儲(chǔ)塊BLKi’的等效電路的NAND串NS中行的數(shù)目可以是圖32到圖38中示出的等效電路BLKi_2到BLKi_8的NAND串NS中行的數(shù)目的兩倍。存儲(chǔ)塊BLKi，的每個(gè)NAND串可以包括橫向晶體管LTR。可以在存儲(chǔ)塊BLKi‘的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC。可以進(jìn)一步在存儲(chǔ)塊BLKi'的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKi'的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKi'的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi'的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi'的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖42是根據(jù)本發(fā)明構(gòu)思的第七實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一的透視圖。存儲(chǔ)塊BLKo'的沿V-V'線截取的橫截面圖與圖40的相同。如參照?qǐng)D39和圖40所描述的，在存儲(chǔ)塊BLKo，中一個(gè)柱包括第一子柱113a和第二子柱11北。除了柱具有方柱形式之外，該第一子柱113a和第二子柱11與參照?qǐng)D39和圖40描述的相同。如參照?qǐng)D41所示出的，一個(gè)柱113’形成兩個(gè)NAND串NS。第一導(dǎo)電材料的第一部分211a到291a以及第二部分211b到291b,212b到292b和213b到293b可以分別對(duì)應(yīng)于地選擇線GSL、字線WL和串選擇線SST。具有相同高度的字線WL被公共連接。舉例來(lái)說(shuō)，除了NAND串NS中的行的數(shù)目之外，存儲(chǔ)塊BLKo’的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。例如，存儲(chǔ)塊BLKo’的等效電路的NAND串NS中行的數(shù)目可以是圖8中示出的等效電路BLKi_l的NAND串NS中行的數(shù)目的兩倍。舉例來(lái)說(shuō)，除了NAND串NS中的行的數(shù)目之外，存儲(chǔ)塊BLKo’的等效電路可以被圖示為圖32到圖38中示出的等效電路BLKi_2到BLKi_8。例如，存儲(chǔ)塊BLKo’的等效電路的NAND串NS中行的數(shù)目可以是圖32到圖38中示出的等效電路BLKi_2到BLKi_8的NAND串NS中行的數(shù)目的兩倍。存儲(chǔ)塊BLKo，的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKo‘的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC。可以進(jìn)一步在存儲(chǔ)塊BLKo'的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。例如，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。如參照?qǐng)D39和圖40所描述的，具有與硅墊SIP相對(duì)應(yīng)的高度(即，第五高度)的第一導(dǎo)電材料251、252和253形成偽字線DffL和偽存儲(chǔ)單元DMC。也就是說(shuō)，可以根據(jù)與硅墊SIP相對(duì)應(yīng)的高度將存儲(chǔ)塊BLKo分成子塊。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKo'的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKo'的每個(gè)子塊。例如，在存儲(chǔ)塊BLKi_o的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKi_o&子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。舉例來(lái)說(shuō)，描述了柱包括第一子柱113a和第二子柱11北。然而，柱可以包括至少兩個(gè)子柱。圖43是根據(jù)本發(fā)明構(gòu)思的第八實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一BLKp的透視圖。圖44是圖43的存儲(chǔ)塊BLKp的沿線VI-VI'截取的截面圖。除了以板式(plate)形式提供形成共源線CSL的N型摻雜區(qū)315之外，存儲(chǔ)塊BLKp具有與參照?qǐng)D4到圖8描述的存儲(chǔ)塊BLKi相同的配置。例如，N型摻雜區(qū)315可以被提供為N型阱。如參照?qǐng)D4到圖8所描述的，第一導(dǎo)電材料211到291,212到292和213到293可以分別對(duì)應(yīng)于地選擇線GSL、字線WL和串選擇線SST。具有相同高度的字線WL被公共連接。圖45是示出在圖44的存儲(chǔ)塊BLKp的擦除操作期間的電壓條件的第一實(shí)施例的表。參照?qǐng)D43和圖44，在擦除操作期間浮置串選擇線SSL。浮置未選子塊的字線WL。在浮置之后用第二字線擦除電壓Vwe2驅(qū)動(dòng)被選子塊的字線WL。第三偽字線電壓Wdwl3被施加到偽字線DWL。在地選擇線GSL被地電壓驅(qū)動(dòng)之后，將其浮置。然后，在襯底111被預(yù)電壓(prevoltage)Vpre驅(qū)動(dòng)之后，其被第二擦除電壓Vers2驅(qū)動(dòng)。圖46是示出根據(jù)圖45的電壓條件的圖43和圖44的存儲(chǔ)塊BLKp的電壓變化的時(shí)序圖。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKp的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。在下文中，參照?qǐng)D8和圖43到圖46的等效電路BLKi_l，舉例說(shuō)明存儲(chǔ)塊BLKp的擦除操作。舉例來(lái)說(shuō)，假定擦除第一子塊，并且禁止擦除第二子塊。在第一時(shí)間tl，預(yù)電壓Vpre被施加到襯底111。例如，襯底111包括ρ型硅材料，并且摻雜區(qū)315包括N型硅材料。由于襯底111和摻雜區(qū)315形成正向偏置情況，因此通過(guò)襯底111將預(yù)電壓Vpre傳送到摻雜區(qū)315。例如，預(yù)電壓Vpre是高電壓。在第一時(shí)間tl，地電壓Vss被施加到地選擇線GSL。地電壓被施加到地選擇晶體管GST的柵極(或控制柵極)，并且預(yù)電壓Vpre被施加到源極。由于預(yù)電壓Vpre是高電壓，因此在地選擇晶體管GST產(chǎn)生熱電子。例如，在地選擇晶體管GST處通過(guò)柵致漏極泄漏(gateinduceddrainleakage,GIDL)產(chǎn)生熱電子。產(chǎn)生的熱電子被從摻雜區(qū)315傳送到用作第二方向的主體的表層114。因此，表層114的電壓上升。在第一時(shí)間tl，浮置被選子塊的字線到札3和未選子塊的字線札4到札6。因此，由于隨著表層114的電壓上升而產(chǎn)生的耦合，提高了被選子塊的字線WLl到WL3以及未選子塊的字線WL4到WL6的電壓。在第一時(shí)間tl，第三偽字線電壓Vdwl3被施加到偽字線DWL。在第一時(shí)間tl，浮置串選擇線SSL。因此，由于隨著表層114的電壓上升而產(chǎn)生的耦合，提高了串選擇線SSL的電壓。在第二時(shí)間t2，第二擦除電壓Vers2被施加到襯底111。該第二擦除電壓Vers2被傳送到摻雜區(qū)315。由于第二擦除電壓Vers2與地選擇線GSL的電壓之間的差，在地選擇晶體管GST中產(chǎn)生熱電子。例如，在地選擇晶體管GST中可以通過(guò)GIDL產(chǎn)生熱電子。所產(chǎn)生的熱電子被注入到表層114上，從而表層114的電壓可以上升。在第二時(shí)間t2，浮置地選擇線GSL。因此，由于隨著表層114的電壓上升而產(chǎn)生的耦合，可以使地選擇線GSL的電壓可以上升。例如，地選擇線GSL的電壓上升到第二地選擇線電壓Vgsl2。在第二時(shí)間t2，浮置被選子塊的字線WLl到WL3以及未選子塊的字線WL4到WL6。因此，由于隨著表層114的電壓上升而產(chǎn)生的耦合，提高了被選子塊的字線WLl到WL3以及未選子塊的字線WL4到WL6的電壓。例如，被選子塊的字線WLl到WL3以及未選子塊的字線WL4到WL6的電壓上升到字線電壓Vwl。在第二時(shí)間t2，浮置串選擇線SSL。因此，由于隨著表層114的電壓上升而產(chǎn)生的耦合，提高了串選擇線SSL的電壓。例如，串選擇線SSL的電壓上升到第二串選擇線電壓Vssl2。在第三時(shí)間t3，第二字線擦除電壓Vwe2被施加到被選子塊的字線WLl到WL3。例如，第二字線擦除電壓Vwe2是低電壓。例如，第二字線擦除電壓Vwe2是地電壓Vss。此時(shí)，表層114的電壓是高電壓。因此，在被選子塊的存儲(chǔ)單元中產(chǎn)生R)Wler-N0rdheim(F-N)隧穿。由于F-N隧穿，被選子塊的存儲(chǔ)單元MCl到MC3被擦除。在第三時(shí)間t3，未選子塊的字線札4到札6的電壓具有字線電壓Vwl的電平。舉例來(lái)說(shuō)，字線電壓Vwl是由于依據(jù)表層114的電壓上升的耦合而產(chǎn)生的電壓。例如，字線電壓Vwl是高電壓。舉例來(lái)說(shuō)，字線電壓Vwl避免了在未選子塊的字線札4到札6中產(chǎn)生F-N隧穿。因此，未選子塊的字線札4到札6被禁止擦除。在第三時(shí)間t3，地選擇線GSL的電壓具有第二地選擇線電壓Vgsl2的電平。舉例來(lái)說(shuō)，第二地選擇線電壓Vgsl2是由于依據(jù)表層114的電壓上升的耦合而產(chǎn)生的電壓。例如，第二地選擇線電壓Vgsl2可以是高電壓。舉例來(lái)說(shuō)，設(shè)置第二地選擇線電壓Vgsl2的電平，以便不妨礙在地選擇晶體管GST中產(chǎn)生F-N隧穿。例如，通過(guò)調(diào)整浮置地選擇線GSL的時(shí)間，可以調(diào)整第二地選擇線電壓Vgsl2的電平。因此，地選擇晶體管GST被禁止擦除。在第三時(shí)間t3，串選擇線SSL的電壓具有第二地選擇線電壓Vgsl2的電平。舉例來(lái)說(shuō)，第二地選擇線電壓Vgsl2是由于依據(jù)表層114的電壓上升的耦合而產(chǎn)生的電壓。例如，第二地選擇線電壓Vgsl2可以是高電壓。舉例來(lái)說(shuō)，第二地選擇線電壓Vgsl2避免在串選擇晶體管SST中產(chǎn)生F-N隧穿。因此，地選擇晶體管GST被禁止擦除。在第二時(shí)間t2和第三時(shí)間t3，偽字線DWL的電壓保持為第三偽字線電壓Vdwl3。舉例來(lái)說(shuō)，設(shè)置第三偽字線電壓Vdwl3的電平，以便不妨礙在偽存儲(chǔ)單元DMC中產(chǎn)生F-N隧穿。因此，偽存儲(chǔ)單元DMC被禁止擦除。舉例來(lái)說(shuō)，設(shè)置第三偽字線電壓Vdwl3的電平，以避免或降低被選子塊的字線WLl到WL3與未選子塊的字線WL4到WL6之間的耦合的影響。例如，在第三時(shí)間t3選擇的子塊的字線WLl到WL3的電壓從字線電壓Vwl下降到第二字線擦除電壓Vwe。此時(shí)，可以設(shè)置第三偽字線電壓Vdwl3，以避免或降低相應(yīng)于被選子塊的字線WLl到WL3的電壓降的耦合的影響被傳送到未選子塊的字線WL4到札6。而且，可以設(shè)置第三偽字線電壓Vdwl3，以避免或降低當(dāng)未選子塊的字線WL4到札6的電壓被保持時(shí)的耦合的影響被傳送到被選子塊的字線WLl到WL3。舉例來(lái)說(shuō)，第三偽字線電壓Vdwl3可以具有第二擦除電壓Vers2與第二字線擦除電壓Vwe2之間的電平。例如，第三偽字線電壓Vdwl3可以具有字線電壓Vwl與第二字線擦除電壓Vwe2之間的電平。在上述實(shí)施例中，描述了浮置未選子塊的字線WL4到WL6。然而，可以將第二字線擦除禁止電壓Vwei2施加到未選子塊的字線WL4到WL6。例如，在第一時(shí)間tl，預(yù)定電壓被施加到未選子塊的字線。該預(yù)定電壓可以具有比第二字線擦除電壓Vwei2低的電平。然后，在第二時(shí)間t2，第二字線擦除電壓Vwei2被施加到未選子塊的字線WL4到WL6。舉例來(lái)說(shuō)，可以設(shè)置第二字線擦除電壓Vwei2的電平，以避免通過(guò)第二字線擦除電壓Vwei2與第二擦除電壓Vers2之間的電壓差產(chǎn)生F-N隧穿。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKp的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKp的等效電路可以被圖示為在圖32到圖38中示出的等效電路BLKi_2到BLKi_8。也就是說(shuō)，存儲(chǔ)塊BLKp的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKp的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC?？梢赃M(jìn)一步在存儲(chǔ)塊BLKp的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MCl、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。如果在子塊之間不提供偽存儲(chǔ)單元DMC，則存儲(chǔ)塊BLKo在擦除操作期間的電壓條件和電壓變化與圖47和圖48中示出的相同。圖47是示出當(dāng)在圖43和圖44的存儲(chǔ)塊BLKp的子塊之間不提供偽存儲(chǔ)單元DMC時(shí)的電壓條件的表。除了偽字線DWL的電壓條件被去除之外，圖47的電壓條件與圖45的電壓條件相同。圖48是示出根據(jù)圖47的電壓條件的電壓變化的時(shí)序圖。除了偽字線DWL的電壓變化被去除之外，圖48的電壓變化與圖46的電壓變化相同。舉例來(lái)說(shuō)，在圖46示出的電壓變化中，通過(guò)偽字線DffL避免或降低了子塊之間的耦合的影響，并且在圖46示出的電壓變化中，也通過(guò)在子塊之間提供的絕緣材料112’避免或降低了子塊之間的耦合的影響。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKp的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKp的每個(gè)子塊。例如，在存儲(chǔ)塊BLKp的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKp的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖49是根據(jù)本發(fā)明構(gòu)思的第九實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一的透視圖。圖50是圖43的存儲(chǔ)塊BLKq的沿線VII-VII’截取的截面圖。除了存儲(chǔ)塊BLKq的一個(gè)柱包括第一子柱113a和第二子柱11之外，存儲(chǔ)塊BLKq具有與參照?qǐng)D43到圖44描述的存儲(chǔ)塊BLKp相同的配置。如參照?qǐng)D39和圖40所描述的，在存儲(chǔ)塊BLKq中一個(gè)柱包括第一子柱113a和第二子柱11北。第一子柱113a和第二子柱11與參照?qǐng)D39和圖40描述的相同。如參照?qǐng)D43和圖44所描述的，形成共源線CSL的N型摻雜區(qū)315具有板式形式。舉例來(lái)說(shuō)，根據(jù)參照?qǐng)D45到圖48描述的方法執(zhí)行存儲(chǔ)塊BLKq的擦除操作。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKq的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKq的等效電路可以被圖示為在圖32到圖38中示出的等效電路BLKi_2到BLKi_8。也就是說(shuō)，存儲(chǔ)塊BLKq的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKq的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC?？梢赃M(jìn)一步在存儲(chǔ)塊BLKo的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MCl、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。如參照?qǐng)D39和圖40所描述的，具有與硅墊SIP相對(duì)應(yīng)的高度(即，第五高度)的第一導(dǎo)電材料251、252和253形成偽字線DffL和偽存儲(chǔ)單元DMC。也就是說(shuō)，可以根據(jù)與硅墊SIP相對(duì)應(yīng)的高度將存儲(chǔ)塊BLKq分成子塊。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKq的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKq的每個(gè)子塊。例如，在存儲(chǔ)塊BLKq的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKq的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。舉例來(lái)說(shuō)，描述了柱包括第一子柱113a和第二子柱11北。然而，柱可以包括至少兩個(gè)子柱。圖51是根據(jù)本發(fā)明構(gòu)思的第十實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一的透視圖。圖52是圖51的存儲(chǔ)塊BLKr的沿線VIII-VIir截取的截面圖。參照?qǐng)D51和圖52，如參照?qǐng)D43和圖44所描述的，形成共源線CSL的N型摻雜區(qū)315具有板式形式。與參照?qǐng)D4到圖8描述的存儲(chǔ)塊BLKi相比，用于形成地選擇線GSL的、具有第一高度的第一導(dǎo)電材料211p具有板式形式。用于形成第一到第七字線WLl到WL7的、具有第二到第八高度的第一導(dǎo)電材料221p到^lp具有板式形式。用于形成串選擇線SSL的、具有第九高度的第一導(dǎo)電材料^lp、292p和沿第一方向延伸，并且沿第二方向相互間隔特定距離。每個(gè)柱113’的表層116’包括絕緣層。柱113’的表層116’，像參照?qǐng)D6描述的絕緣層116那樣，被配置為存儲(chǔ)數(shù)據(jù)。例如，表層116’可以包括隧穿絕緣層、電荷存儲(chǔ)層和阻擋絕緣層。柱113’的中間層114’包括ρ型硅。柱113’的中間層114’用作第二方向的主體。柱113’的內(nèi)層115’包括絕緣材料。舉例來(lái)說(shuō)，根據(jù)參照?qǐng)D45到圖48描述的方法執(zhí)行存儲(chǔ)塊BLKr的擦除操作。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKr的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKr的等效電路可以被圖示為在圖32到38中示出的等效電路BLKi_2到BLKi_8。也就是說(shuō)，存儲(chǔ)塊BLKr的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKr的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC?？梢赃M(jìn)一步在存儲(chǔ)塊BLKr的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。例如，如參照?qǐng)D21到圖沈所描述的，代替在子塊之間提供偽存儲(chǔ)單元DMC，可以將子塊之間的絕緣材料112’的厚度形成為大于其他絕緣材料112的厚度。例如，如參照?qǐng)D27到圖四所描述的，不提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。舉例來(lái)說(shuō)，如參照?qǐng)D30和圖31所描述的，在子塊之間提供偽存儲(chǔ)單元DMC，并且在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MC1、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKr的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKr的每個(gè)子塊。例如，在存儲(chǔ)塊BLKr的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKr的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。圖53是根據(jù)本發(fā)明構(gòu)思的第i^一實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一的透視圖。圖54是圖53的存儲(chǔ)塊BLKs的沿線IX-IX’截取的截面圖。除了存儲(chǔ)塊BLKs的一個(gè)柱包括第一子柱113a和第二子柱11之外，存儲(chǔ)塊BLKs與參照?qǐng)D51和圖52描述的相同。如參照?qǐng)D39和圖40所描述的，在存儲(chǔ)塊BLKs中一個(gè)柱包括第一子柱113a和第二子柱11北。第一子柱113a和第二子柱11與參照?qǐng)D39和圖40描述的相同。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKs的等效電路可以被圖示為圖8中示出的等效電路BLKi_l。舉例來(lái)說(shuō)，存儲(chǔ)塊BLKs的等效電路可以被圖示為在圖32到38中示出的等效電路BLKi_2到BLKi_8。也就是說(shuō)，存儲(chǔ)塊BLKs的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKs的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC?？梢赃M(jìn)一步在存儲(chǔ)塊BLKs的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MCl、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。如參照?qǐng)D39和圖40所描述的，具有與硅墊SIP相對(duì)應(yīng)的高度(即，第五高度)的第一導(dǎo)電材料251p、252p和253p形成偽字線DWL和偽存儲(chǔ)單元DMC。也就是說(shuō)，可以根據(jù)與硅墊SIP相對(duì)應(yīng)的高度將存儲(chǔ)塊BLKs分成子塊。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKs的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKs的每個(gè)子塊。例如，在存儲(chǔ)塊BLKs的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKs的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。舉例來(lái)說(shuō)，描述了柱包括第一子柱113a和第二子柱11北。然而，柱可以包括至少兩個(gè)子柱。圖55是根據(jù)本發(fā)明構(gòu)思的第十二實(shí)施例的存儲(chǔ)塊BLKl-BLKz之一的透視圖。圖56是圖55的存儲(chǔ)塊BLKt的沿線X-X’截取的截面圖。參照?qǐng)D55和圖56，在襯底111上提供在第一方向上延伸的第一到第四上字線(upperwordline)UWl到UW4。第一到第四上字線UWl到UW4沿第二方向相互間隔特定距離，并且提供沿第二方向貫穿第一到第四上字線Uffl到UW4的第一上柱(upperpillar)UPl0在襯底上提供沿第一方向延伸的第一到第四下字線(lowerwordline)DWl到而4。第一到第四下字線DWl到DW4沿第二方向相互間隔。第一到第四下字線DWl到DW4沿第三方向與第一到第四上字線UWl到UW4間隔特定距離。提供沿第一方向相互間隔特定距離并且沿第二方向貫穿第一到第四下字線DWl到DW4的第一上柱DPI。而且，提供沿第一方向相互間隔特定距離并且沿第二方向貫穿第一到第四下字線DWl到DW4的第二上柱DP2。例如，第一下柱DPl和第二下柱DP2可以沿第二方向平行設(shè)置。第一下柱DPl和第二下柱DP2可以沿第三方向相互間隔特定距離。在襯底111上提供沿第一方向延伸的第五到第八上字線UW5到UW8。第五到第八上字線UW5到UW8沿第二方向相互間隔特定距離。第五到第八上字線UW5到UW8沿第三方向與第一到第四下字線DWl到DW4間隔特定距離。提供沿第一方向相互間隔特定距離并且沿第二方向貫穿第五到第八上字線UW5到UW8的第二上柱UP2。在第一和第二下柱DPl和DP2的頂部提供在第一方向上延伸的共源線CSL。舉例來(lái)說(shuō)，共源線CSL包括N型硅材料。舉例來(lái)說(shuō)，如果共源線CSL用導(dǎo)電材料形成而非諸如N型或P型的導(dǎo)電類型，則可以在共源線CSL與第一和第二下柱DPl和DP2之間附加地提供N型源極。例如，第一和第二下柱DPl和DP2的區(qū)域當(dāng)中的鄰近共源線CSL的區(qū)域被以N型摻雜，從而可以用作源極。舉例來(lái)說(shuō)，共源線CSL以及第一和第二下柱DPl和DP2中的每一個(gè)可以通過(guò)接觸插塞連接。例如，接觸插塞被以N型摻雜，因而可以用作源極。分別在第一和第二上柱UPl和UP2的頂部提供漏極320。舉例來(lái)說(shuō)，漏極320可以包括N型硅材料。在漏極320頂部提供沿第三方向延伸的多條位線BLl到BL3。例如，位線BLl到BL3沿第一方向相互間隔特定距離。舉例來(lái)說(shuō)，位線BLl到BL3由金屬形成。舉例來(lái)說(shuō)，位線BLl到BL3與漏極320通過(guò)接觸插塞(未示出)連接。第一上柱UPl和第二上柱UP2中的每一個(gè)包括表層116”和內(nèi)層114”。如參照?qǐng)D51和52所示的，第一和第二上柱UPl和UP2以及第一和第二下柱DPl和DP2的表層116”可以包括阻擋絕緣層、電荷存儲(chǔ)層和隧穿絕緣層。舉例來(lái)說(shuō)，隧穿絕緣層包括熱氧化物層。電荷存儲(chǔ)層包括氮化物層或金屬氧化物層(例如鋁氧化物層、鉿氧化物層等等)。阻擋絕緣層由單層或多層形成。阻擋絕緣層可以是介電常數(shù)高于隧穿絕緣層和電荷存儲(chǔ)層的高電介質(zhì)層(highdielectriclayer)(例如，鋁氧化物層、鉿氧化物層等等)。舉例來(lái)說(shuō)，隧穿絕緣層、電荷存儲(chǔ)層和阻擋絕緣層可以構(gòu)成氧化物-氮化物-氧化物(ONO)。第一和第二上柱UPl和UP2以及第一和第二下柱DPl和DP2的內(nèi)層114”可以包括P型硅材料。第一和第二上柱UPl和UP2以及第一和第二下柱DPl和DP2的內(nèi)層114”用作第二方向的主體。第一上柱UPl和第一下柱DPl通過(guò)第一管道接觸件(pipelinecontact)PCl連接。舉例來(lái)說(shuō)，第一上柱UPl和第一下柱DPl的表層116”中的每一個(gè)通過(guò)第一管道接觸件PCl的表層連接。第一管道接觸件PCl的表層由與第一上柱UPl和第一下柱DPl的表層116”相同的材料形成。舉例來(lái)說(shuō)，第一上柱UPl和第一下柱DPl的內(nèi)層114”中的每一個(gè)通過(guò)第一管道接觸件PCl的內(nèi)層連接。第一管道接觸件PCl的內(nèi)層由與第一上柱UPl和第一下柱DPl的內(nèi)層114”相同的材料形成。也就是說(shuō)，第一上柱UPl和第一到第四上字線UWl到UW4形成第一上串(upperstring)，并且第一下柱DPl和第一到第四下字線DWl到DW4形成第一下串。第一上串和第一下串中的每一個(gè)通過(guò)第一管道接觸件PCl連接。漏極320和位線BLl到BL3連接到第一上串的一端。共源線CSL連接到第一下串的一端。也就是說(shuō)，第一上串和第一下串形成連接在位線BLl到BL3與共源線CSL之間的多個(gè)串。同樣地，第二上柱UPl和第五到第八上字線UW5到UW8形成第二上串，并且第二下柱DP2和第一到第四下字線DWl到DW4形成第二下串。第二上串和第二下串中的每一個(gè)通過(guò)第二管道接觸件PC2連接。漏極320和位線BLl到BL3連接到第二上串的一端。共源線CSL連接到第二下串的一端。也就是說(shuō)，第二上串和第二下串形成連接在位線BLl到BL3與共源線CSL之間的多個(gè)串。舉例來(lái)說(shuō)，除了在一個(gè)串中提供八個(gè)晶體管以及兩個(gè)串連接到第一到第三位線BLl到BL3中的每一個(gè)之外，存儲(chǔ)塊BLKt的等效電路與圖8的BLKi_l相同。另外，除了在一個(gè)串中提供八個(gè)晶體管以及兩個(gè)串連接到第一到第三位線BLl到BL3中的每一個(gè)之外，存儲(chǔ)塊BLKt的等效電路與圖32到圖38的BLKi_2到BLKi_8相同。也就是說(shuō)，存儲(chǔ)塊BLKo的每個(gè)NAND串可以包括橫向晶體管LTR?？梢栽诖鎯?chǔ)塊BLKo的子塊之間提供至少一個(gè)偽存儲(chǔ)單元DMC?？梢赃M(jìn)一步在存儲(chǔ)塊BLKo的子塊之間提供的存儲(chǔ)單元DMC的數(shù)目可以改變。在每個(gè)NAND串中，可以提供至少兩個(gè)串選擇晶體管SST。在每個(gè)NAND串中，可以提供至少兩個(gè)地選擇晶體管GST。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與串選擇晶體管SST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。在每個(gè)NAND串中，可以在存儲(chǔ)單元MC與地選擇晶體管GST之間提供至少一個(gè)偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，為了在第一管道接觸件PCl和第二管道接觸件PC2中的內(nèi)層114’中形成溝道，可以分別提供第一管道接觸件柵極(pipelinecontactgate)和第二管道接觸件柵極(未示出)。舉例來(lái)說(shuō)，可以在第一管道接觸件PCl和第二管道接觸件PC2的表面上提供第一管道接觸件柵極和第二管道接觸件柵極(未示出)。例如，第一管道接觸件柵極和第二管道接觸件柵極(未示出)可以對(duì)應(yīng)于圖8中示出的偽存儲(chǔ)單元DMC。也就是說(shuō)，可以根據(jù)第一管道接觸件柵極和第二管道接觸件柵極(未示出)將存儲(chǔ)塊BLKt分成子塊。舉例來(lái)說(shuō)，第一管道接觸件柵極和第二管道接觸件柵極(未示出)中的每一個(gè)可以對(duì)應(yīng)于兩個(gè)偽存儲(chǔ)單元DMC。舉例來(lái)說(shuō)，描述了相鄰的下柱DPl和DP2共用下字線DWl到DW4。然而，當(dāng)沿著第三方向添加鄰近上柱UPl和UP2的上柱時(shí)，該沿第三方向相鄰的上柱可以被配置為共用上字線UWl到UW4或上字線UW5到UW8。舉例來(lái)說(shuō)，在沿第三方向相鄰的上字線UWl到UW4或上字線UW5到UW8當(dāng)中具有最高高度的上字線UW4和UW8可以相互間隔特定距離。舉例來(lái)說(shuō)，如參照?qǐng)D30和圖31所描述的，在每個(gè)子塊中、沿著與襯底111相交的方向，第一存儲(chǔ)單元到最后的存儲(chǔ)單元MCl、MC3、MC4和MC6中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元MC2和MC5中的每一個(gè)具有小于第一大小的第二大小。例如，如參照?qǐng)D18到圖20所描述的，雖然對(duì)存儲(chǔ)塊BLKo的子塊當(dāng)中的被選子塊執(zhí)行讀操作，但是選擇性地刷新存儲(chǔ)塊BLKo的每個(gè)子塊。例如，在存儲(chǔ)塊BLKo的特定子塊上寫入數(shù)據(jù)后，當(dāng)對(duì)存儲(chǔ)塊BLKo的子塊的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新特定子塊。在上述實(shí)施例中，描述了形成串選擇晶體管SST和地選擇晶體管GST的第一導(dǎo)電材料的厚度與形成子塊中的存儲(chǔ)單元MC的第一導(dǎo)電材料的厚度相同。然而，形成串選擇晶體管SST和地選擇晶體管GST的第一導(dǎo)電材料的厚度可以大于形成子塊中的存儲(chǔ)單元MC的第一導(dǎo)電材料的厚度。在上述實(shí)施例中，描述了在形成串選擇晶體管SST的第一導(dǎo)電材料與形成存儲(chǔ)單元MC的第一導(dǎo)電材料之間的絕緣材料112的厚度與子塊中的絕緣材料112的厚度相同。然而，形成串選擇晶體管SST的第一導(dǎo)電材料與形成存儲(chǔ)單元MC的第一導(dǎo)電材料之間的絕緣材料112的厚度可以大于子塊中的絕緣材料112的厚度。在上述實(shí)施例中，描述了形成地選擇晶體管GST的第一導(dǎo)電材料與形成存儲(chǔ)單元MC的第一導(dǎo)電材料之間的絕緣材料112的厚度與子塊中的絕緣材料112的厚度相同。然而，形成地選擇晶體管GST的第一導(dǎo)電材料與形成存儲(chǔ)單元MC的第一導(dǎo)電材料之間的絕緣材料112的厚度可以大于子塊中的絕緣材料112的厚度。圖57是示出圖1的存儲(chǔ)系統(tǒng)1000的應(yīng)用示例的框圖。參照?qǐng)D57，存儲(chǔ)系統(tǒng)2000包括非易失性存儲(chǔ)器件2100和控制器2200。非易失性存儲(chǔ)器件2100包括多個(gè)非易失性存儲(chǔ)器芯片。多個(gè)非易失性存儲(chǔ)器芯片被分成組。每組非易失性存儲(chǔ)器芯片被配置為通過(guò)一個(gè)公共通道與控制器2200通信。在圖17中，示出了多個(gè)非易失性存儲(chǔ)器芯片通過(guò)第一通道CHl到第k通道CHk與控制器2200通信。每個(gè)非易失性存儲(chǔ)器芯片具有與參照?qǐng)D1到圖56描述的非易失性存儲(chǔ)器件100相同的配置。舉例來(lái)說(shuō)，控制器2200被配置為控制非易失性存儲(chǔ)器件2100。例如，控制器2200被配置為控制非易失性存儲(chǔ)器件2100的刷新操作。如參照?qǐng)D18到圖20所描述的，控制器2200控制非易失性存儲(chǔ)器件2100的刷新操作?？刂破?200通過(guò)多個(gè)通道與多個(gè)非易失性存儲(chǔ)器芯片通信。因此，當(dāng)在連接到特定通道的一個(gè)非易失性存儲(chǔ)器芯片中執(zhí)行刷新操作時(shí)，連接到另一通道的非易失性存儲(chǔ)器芯片繼續(xù)處于備用狀態(tài)。也就是說(shuō)，在連接到一個(gè)通道的一個(gè)非易失性存儲(chǔ)器芯片中執(zhí)行刷新操作的同時(shí)，可以在連接到另一通道的非易失性存儲(chǔ)器芯片中執(zhí)行諸如寫入、讀取和擦除的操作。圖58是示出具有參照?qǐng)D57描述的存儲(chǔ)系統(tǒng)2000的計(jì)算系統(tǒng)3000的框圖。參照?qǐng)D58，計(jì)算系統(tǒng)3000包括中央處理單元(CPU)3100、隨機(jī)存取存儲(chǔ)器(RAM)3200、用戶接口3300、電源3400、系統(tǒng)總線3500和存儲(chǔ)系統(tǒng)2000。存儲(chǔ)系統(tǒng)2000通過(guò)系統(tǒng)總線；3500電連接到CPU3100,RAM3200、和電源；3400。通過(guò)用戶接口3300提供的或由CPU處理的數(shù)據(jù)可以存儲(chǔ)在存儲(chǔ)系統(tǒng)2000中。存儲(chǔ)系統(tǒng)2000包括控制器2200和非易失性存儲(chǔ)器件2100。在圖58中，示出了非易失性存儲(chǔ)器件2100通過(guò)控制器2200連接到系統(tǒng)總線3500。然而，非易失性存儲(chǔ)器件2100可以直接連接到系統(tǒng)總線3500。此時(shí)，CPU3100控制非易失性存儲(chǔ)器件2100的刷新操作。在圖58中，描述了提供參照?qǐng)D57描述的存儲(chǔ)系統(tǒng)2000。然而，也可以將存儲(chǔ)系統(tǒng)2000替換為參照?qǐng)D1描述的存儲(chǔ)系統(tǒng)1000。舉例來(lái)說(shuō)，計(jì)算系統(tǒng)3000可以被配置為包括參照?qǐng)D1和57描述的所有存儲(chǔ)系統(tǒng)1000和2000。根據(jù)發(fā)明構(gòu)思的實(shí)施例，存儲(chǔ)塊包括多個(gè)子塊并且以子塊為單位執(zhí)行擦除操作。由于縮小了合并單位，因此可以提供具有提高的操作速度的非易失性存儲(chǔ)器件、該非易失性存儲(chǔ)器件的操作方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例，在將數(shù)據(jù)寫入子塊之后，根據(jù)對(duì)存儲(chǔ)塊的讀操作的數(shù)目刷新子塊。由于考慮了對(duì)同一存儲(chǔ)塊中的其他子塊的讀操作的數(shù)目，因此可以提供具有提高的操作速度的非易失性存儲(chǔ)器件、該非易失性存儲(chǔ)器件的操作方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例，在相鄰子塊的接口處提供偽存儲(chǔ)單元。由于向連接到偽存儲(chǔ)單元的偽字線施加中間電壓，因此降低了子塊之間的耦合。因此，可以提供具有提高的操作速度的非易失性存儲(chǔ)器件、該非易失性存儲(chǔ)器件的操作方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例，在相鄰的子塊的接口處提供的存儲(chǔ)單元之間的距離比每個(gè)子塊中的存儲(chǔ)單元之間的距離長(zhǎng)。由于減小了子塊之間的耦合，因此可以提供具有提高的操作速度的非易失性存儲(chǔ)器件、該非易失性存儲(chǔ)器件的操作方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例，在子塊的輪廓處提供的存儲(chǔ)單元的大小大于在子塊中提供的存儲(chǔ)單元的大小。由于增強(qiáng)了在子塊輪廓處的存儲(chǔ)單元與溝道之間的耦合，因此可以提供具有提高的操作速度的非易失性存儲(chǔ)器件、該非易失性存儲(chǔ)器件的操作方法以及包括該非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)。以上公開(kāi)的主題應(yīng)被看作是說(shuō)明性的，而不是限制性的，并且權(quán)利要求書旨在覆蓋落入本發(fā)明的真實(shí)精神和范圍內(nèi)的所有修改、改進(jìn)以及其他實(shí)施例。因而，在法律允許的最大程度內(nèi)，本發(fā)明的范圍由對(duì)于權(quán)利要求及其等效物的最寬泛的可允許解釋來(lái)確定，而不應(yīng)受限或局限于前述具體描述。權(quán)利要求1.一種操作非易失性存儲(chǔ)器件的方法，該非易失性存儲(chǔ)器件包括襯底和存儲(chǔ)塊，所述存儲(chǔ)塊具有沿著與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元，所述方法包括從被選存儲(chǔ)塊的子塊當(dāng)中的被選子塊讀取數(shù)據(jù)；以及響應(yīng)于對(duì)被選子塊的讀取，選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊，其中，被選存儲(chǔ)塊的每個(gè)子塊被單獨(dú)擦除。2.如權(quán)利要求1所述的方法，其中，所述響應(yīng)于對(duì)被選子塊的讀取選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊包括在數(shù)據(jù)被寫入被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊之后，當(dāng)在被選存儲(chǔ)塊中執(zhí)行的讀操作的數(shù)目達(dá)到參考值時(shí)，刷新該特定子塊。3.如權(quán)利要求1所述的方法，其中，所述響應(yīng)于對(duì)被選子塊的讀取選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊包括備份被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊的數(shù)據(jù)；以及擦除該特定子塊。4.如權(quán)利要求3所述的方法，其中，所述備份被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊的數(shù)據(jù)包括讀取該特定子塊的數(shù)據(jù)；以及將讀取的數(shù)據(jù)寫入存儲(chǔ)塊的子塊當(dāng)中的子塊。5.如權(quán)利要求3所述的方法，其中，所述備份被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊的數(shù)據(jù)包括讀取該特定子塊的數(shù)據(jù)；以及將讀取的數(shù)據(jù)寫入被選存儲(chǔ)塊的子塊當(dāng)中的子塊。6.如權(quán)利要求3所述的方法，其中，所述擦除特定子塊包括向被選存儲(chǔ)塊的字線當(dāng)中與該特定子塊相對(duì)應(yīng)的字線施加字線擦除電壓；浮置被選存儲(chǔ)塊的其余的字線；以及向襯底施加擦除電壓。7.如權(quán)利要求6所述的方法，其中，所述字線擦除電壓是地電壓。8.如權(quán)利要求6所述的方法，其中，所述擦除電壓是高電壓。9.如權(quán)利要求6所述的方法，其中，所述擦除特定子塊還包括向該特定子塊與鄰近該特定子塊的至少一個(gè)子塊之間的至少一條偽字線施加中間電壓。10.如權(quán)利要求9所述的方法，其中所述中間電壓具有所述字線擦除電壓與所述擦除電壓之間的電平。11.如權(quán)利要求3所述的方法，其中，所述擦除特定子塊包括向被選存儲(chǔ)塊的字線當(dāng)中與該特定子塊相對(duì)應(yīng)的字線施加字線擦除電壓；向被選存儲(chǔ)塊的其余的字線施加字線擦除禁止電壓；以及向襯底施加擦除電壓。12.—種非易失性存儲(chǔ)器件，包括存儲(chǔ)單元陣列，其包括襯底和存儲(chǔ)塊，所述存儲(chǔ)塊包括沿著與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元；譯碼器，其通過(guò)字線連接到所述存儲(chǔ)塊；和讀寫電路，其通過(guò)位線連接到存儲(chǔ)塊，其中，每個(gè)存儲(chǔ)塊沿著與襯底相交的方向被分成多個(gè)子塊；并且每個(gè)子塊被單獨(dú)擦除。13.如權(quán)利要求12所述的非易失性存儲(chǔ)器件，其中，每個(gè)子塊中的存儲(chǔ)單元沿著所述與襯底相交的方向相互間隔第一距離；并且沿著與襯底相交的方向相鄰的子塊的接口處的存儲(chǔ)單元相互間隔第二距離，該第二距離比所述第一距離長(zhǎng)。14.如權(quán)利要求12所述的非易失性存儲(chǔ)器件，其中，在每個(gè)子塊中，沿著與襯底相交的方向，第一存儲(chǔ)單元和最后的存儲(chǔ)單元中的每一個(gè)具有第一大小，并且其余的存儲(chǔ)單元中的每一個(gè)具有小于該第一大小的第二大小。15.如權(quán)利要求12所述的非易失性存儲(chǔ)器件，其中，襯底上的特定存儲(chǔ)單元和沿著與襯底相交的方向堆疊在該特定存儲(chǔ)單元上的存儲(chǔ)單元構(gòu)成一個(gè)串；并且所述串的存儲(chǔ)單元的溝道沿著與襯底相交的方向公共連接。16.一種存儲(chǔ)系統(tǒng)，包括非易失性存儲(chǔ)器件，其包括襯底和存儲(chǔ)塊，該存儲(chǔ)塊具有沿著與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元；控制器，其控制該非易失性存儲(chǔ)器件，其中，每個(gè)存儲(chǔ)塊沿著與襯底相交的方向被分成多個(gè)子塊；每個(gè)子塊被單獨(dú)擦除；并且根據(jù)對(duì)存儲(chǔ)塊當(dāng)中的被選存儲(chǔ)塊執(zhí)行的讀操作的數(shù)目，所述控制器選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊。17.如權(quán)利要求16所述的存儲(chǔ)系統(tǒng)，其中，在將數(shù)據(jù)寫入被選存儲(chǔ)塊的被選子塊之后，當(dāng)對(duì)被選存儲(chǔ)塊執(zhí)行的讀操作的數(shù)目達(dá)到參考值時(shí)，所述控制器選擇性地刷新所述被選存儲(chǔ)塊的每個(gè)子塊。18.如權(quán)利要求16所述的存儲(chǔ)系統(tǒng)，其中，當(dāng)刷新被選存儲(chǔ)塊的子塊當(dāng)中的特定子塊時(shí)，所述控制器讀取該特定子塊的數(shù)據(jù)并且將讀取的數(shù)據(jù)寫入所述存儲(chǔ)塊的子塊之一。19.如權(quán)利要求16所述的存儲(chǔ)系統(tǒng)，其中，在每個(gè)存儲(chǔ)塊中，在沿著與襯底相交的方向相鄰的子塊之間提供至少一個(gè)偽存儲(chǔ)單元。20.如權(quán)利要求16所述的存儲(chǔ)系統(tǒng)，其中，所述非易失性存儲(chǔ)器件和所述控制器構(gòu)成固態(tài)驅(qū)動(dòng)器(SSD)。全文摘要本發(fā)明是一種非易失性存儲(chǔ)器件、其操作方法以及包括其的存儲(chǔ)系統(tǒng)。提供一種操作非易失性存儲(chǔ)器件的方法，該非易失性存儲(chǔ)器件包括襯底和存儲(chǔ)塊，所述存儲(chǔ)塊具有沿著與襯底相交的方向堆疊的多個(gè)存儲(chǔ)單元。所述方法包括從被選存儲(chǔ)塊的子塊當(dāng)中的被選子塊讀取數(shù)據(jù)；以及響應(yīng)于對(duì)被選子塊的讀取，選擇性地刷新被選存儲(chǔ)塊的每個(gè)子塊，其中，所述被選存儲(chǔ)塊的每個(gè)子塊被單獨(dú)擦除。文檔編號(hào)G11C16/16GK102163456SQ201110039569公開(kāi)日2011年8月24日申請(qǐng)日期2011年2月17日優(yōu)先權(quán)日2010年2月17日發(fā)明者孫炳根,張?jiān)谵?沈善一,金漢洙,韓真晚申請(qǐng)人:三星電子株式會(huì)社