專利名稱：非易失性存儲裝置和向非易失性存儲裝置寫入數(shù)據(jù)的方法
技術領域：
本發(fā)明涉及非易失性存儲裝置和向非易失性存儲裝置寫入數(shù)據(jù)的方法。更詳細 地，涉及具有可變電阻元件的非易失性存儲裝置和向非易失性存儲裝置寫入數(shù)據(jù)的方法。
背景技術：
非易失性存儲裝置廣泛裝載在便攜式電話機和數(shù)碼相機等便攜式設備中，利用率 急速擴大中。近年來，處理音頻數(shù)據(jù)和圖像數(shù)據(jù)的機會大增，開始強烈希望有比以往更大容 量且高速動作的非易失性存儲裝置。另外，在用于便攜設備的非易失性存儲裝置的領域，對 低耗電有著進一步的強烈要求。當前非易失性存儲裝置的主流是閃存。閃存通過控制積蓄在浮柵中的電荷來進行 數(shù)據(jù)存儲。閃存由于具有在高電場下在浮柵中積蓄電荷的結(jié)構(gòu)，所以被指出存在下述問題， 即，小型化有限度，更進一步大容量化所需的精密加工較困難。而且對于閃存來說，為了進 行擦寫，必須要將規(guī)定的數(shù)據(jù)塊一次性擦除。由于這個特性，閃存的擦寫需要非常長的時 間，高速化也存在限度。作為解決這些問題的下一代非易失性存儲裝置，可以使用利用電阻的變化來記錄 信息的可變電阻型元件。作為當前提出的利用可變電阻型元件的非易失性存儲器，提出了 MRAM (Magnetic RAM 磁阻式隨機存儲器)、PRAM (Phase-Change RAM 相變隨機存儲器)、 ReRAM(Resistive RAM 電阻型隨機存取器)等。專利文獻1公開了使用鈣鐵礦結(jié)構(gòu)的氧化物的雙極型ReRAM元件控制方法的一 例。雙極型是指，通過極性不同的電壓脈沖，用一種極性的電壓脈沖使ReRAM元件向 高電阻狀態(tài)變化，用另一種極性的電壓脈沖使之向低電阻狀態(tài)變化。ReRAM是指，通過電刺 激，至少可以在第一電阻狀態(tài)(高電阻狀態(tài)，也稱為RH狀態(tài)或僅用RH表示)和電阻值比上 述第一電阻狀態(tài)低的第二電阻狀態(tài)(低電阻狀態(tài)，也稱為RL狀態(tài)或僅用RL表示)之間可 逆變化的元件。是指根據(jù)電阻值存儲信息的非易失性存儲器。以下對這種ReRAM元件的控制方法參照附圖進行說明。圖36 圖38是表示專利文獻1所公開的存儲單元的控制方法的圖。存儲單元9 具有可變電阻型元件1和選擇晶體管(transistor) 2?？勺冸娮栊驮?的一個端子與選擇 晶體管2的一個主端子(漏極或源極)互相電連接。選擇晶體管2的另一個主端子(源極 或漏極)通過源極線6與源極線端子3電連接?？勺冸娮栊驮?的另一個端子通過位線 8與位線端子5電連接。選擇晶體管2的柵極通過字線7與字線端子4電連接。數(shù)據(jù)寫入 時(寫入“ 1 ”時，數(shù)據(jù)“ 1 ”分配給ReRAM元件的RH (高電阻狀態(tài)))、擦除時(寫入“0”時， 數(shù)據(jù)“0”分配給ReRAM元件的RL (低電阻狀態(tài)))和讀取時的任意一種情況下，都對被選擇 的存儲單元的字線端子4施加高電平的閾值電壓(用于使晶體管處于導通狀態(tài)的電壓)，使 選擇晶體管2處于導通狀態(tài)。圖36是表示專利文獻1的存儲單元中進行寫入動作時的電壓脈沖的施加狀態(tài)的圖。將源極線6設定為OV(接地)，對位線8施加規(guī)定的寫入電壓振幅的正極性的寫入脈 沖，對可變電阻型元件1寫入希望的數(shù)據(jù)。在向可變電阻型元件1寫入多值信息時，寫入脈 沖的電壓振幅被設定為與寫入數(shù)據(jù)的值相應的等級。例如將四值數(shù)據(jù)寫入一個可變電阻型 元件1時，選擇與各個寫入數(shù)據(jù)的值對應地決定的規(guī)定的四個電壓振幅中的一個進行寫入 動作。另外，寫入脈沖寬度根據(jù)元件選擇相應的適當?shù)膶挾?。即，為了使之向?guī)定的電阻狀 態(tài)變化，存在對應于該電阻狀態(tài)的一個電壓振幅等級和脈沖寬度。圖37是表示專利文獻1的存儲單元中進行擦除動作時的電壓脈沖的施加狀態(tài)的 圖。將位線設定為OV(接地)，對源極線施加規(guī)定的擦除電壓振幅的正極性的擦除脈沖。通 過施加擦除脈沖，使可變電阻型元件1的電阻變成最小值。專利文獻1公開了在多個位線 被設定為OV的狀態(tài)下，通過對特定的源極線施加擦除脈沖，將與該多個位線和源極線連接 的多個存儲單元同時一次性擦除。圖38是表示專利文獻1的存儲單元中進行讀取動作時的電壓脈沖的施加狀態(tài)的 圖。當讀取可變電阻型元件1中存儲的數(shù)據(jù)時，將源極線6設定為OV(接地)，經(jīng)由讀取電 路向所選擇的位線8施加規(guī)定的讀取電壓。通過施加讀取電壓，在比較判定電路中將位線 8的電平與讀取用的參考電平作比較，讀取存儲數(shù)據(jù)。接著，在專利文獻2中記載了能夠在同極性的電壓Vb下變化到RH (高電阻狀態(tài))， 在電壓Va下變化到RL (低電阻狀態(tài))的單極動作的ReRAM。特別記載了，對于具有正負兩側(cè) 對稱的特性的單極性型ReRAM，也可以進行使之在一種極性的Va下變?yōu)镽L (低電阻狀態(tài))， 在另一種極性的Vb下變?yōu)镽H(高電阻狀態(tài))的雙極驅(qū)動。而且，提出了當使可變電阻元件 電阻變化時使之與負載電阻串聯(lián)連接，如圖39所示，在使之從RH變化到RL時和從RL變化 到RH時使負載電阻特性變化，由此使得電阻變化動作穩(wěn)定化。另外還記載了，作為各自的 負載電阻特性應當滿足的條件，與圖39㈧所示的從RL變化到RH時相比，將從RH變化到 RL時的負載電阻(也包含如晶體管那樣的非線性負載)的電壓電流特性以電阻變得更大的 方式設定。由此，從點Tb變化到達的點T4的電流、電壓自動地變得比Ta低，從點Ta變化 到達的點T3的電流、電壓自動地變得比Tb低，能夠?qū)崿F(xiàn)穩(wěn)定的動作。但是，即使進行如上所述的雙極性的驅(qū)動，單極型ReRAM也要以VB的絕對值比VA 的絕對值小為前提。另一方面，完全的雙極型ReRAM即使VB比VA大也不會產(chǎn)生動作上的 問題。但是，因為需要以能夠流通比剛RL化之后的電流量多的電流的驅(qū)動能力進行RH化， 所以優(yōu)選用圖39的關系進行驅(qū)動。專利文獻1 特開2004-185756號公報專利文獻2 特開2007-188603號公報非專利文獻1 提崇、秋濃俊郎，“基于速度飽和效應的CMOS反相器的解析延遲模 式”，信學技報，社團法人電子情報通信學會，TECHNICAL REPORT OF IEICE VLD2003-136 ppl-5,200
發(fā)明內(nèi)容
本發(fā)明的主要目的在于，在使用雙極型ReRAM的非易失性存儲裝置中，取得比現(xiàn) 有技術更高的動作的穩(wěn)定性和可靠性。本發(fā)明者們?yōu)榱颂岣呤褂肦eRAM的非易失性存儲裝置的動作的穩(wěn)定性和可靠性，進行了深入的研究。在這個過程中，發(fā)現(xiàn)現(xiàn)有的驅(qū)動方式會出現(xiàn)如下問題在從RL(低電阻 狀態(tài))向RH(高電阻狀態(tài))變化時，會轉(zhuǎn)移到相同電壓下獲得比期望的RH(高電阻狀態(tài)) 高得多的電阻值的超高電阻狀態(tài)，變得無法再次回到RL(低電阻狀態(tài))。容易推測出，在根據(jù)變化的電阻值存儲信息的情況下，第一電阻狀態(tài)和第二電阻 狀態(tài)之間的電阻值的差越大，就越容易判定各自的狀態(tài)。即電阻值的變化幅度越大檢測裕 度也越大，對于每個存儲單元的偏差的余量(margin)和設計裕度也越大，能夠提供數(shù)據(jù)錯 誤等問題得到進一步改善的可靠性高的非易失性存儲裝置。進一步地，也可以提高工廠的 制造工序的成品率，可期待產(chǎn)品的成本下降。對于這樣的要求，本發(fā)明者們發(fā)現(xiàn)，利用以缺氧型氧化鉭用作可變電阻層的可變 電阻型元件，有可以解決上述課題的可能性。進一步發(fā)現(xiàn)，在使用由含氧率低的第一氧化鉭 層和形成在第一氧化鉭層上的含氧率高的第二氧化鉭層的層疊結(jié)構(gòu)構(gòu)成的可變電阻層的 可變電阻型元件中，利用第二氧化鉭層的含氧率和厚度能夠大幅改善讀取電壓下的電阻值 的變化幅度和RH(高電阻狀態(tài))的讀取電壓下的電阻值的大小。但是，若采用現(xiàn)有技術的驅(qū)動方式，S卩，若將可變電阻元件與負載電阻串聯(lián)連接， 在負載電阻的負載電阻特性從RL向RH變化時(高電阻化時)，與從RH向RL變化時(低電 阻化時)相比放寬電流限制進行驅(qū)動，可知會發(fā)生RH(高電阻狀態(tài))的電阻值遷移到獲得 比期望的值高得多的電阻值的超高電阻狀態(tài)，變得無法再次回到RL(低電阻狀態(tài))的問題 (參照實驗例2)。本發(fā)明者們經(jīng)過進一步研究的結(jié)果發(fā)現(xiàn)，通過在高電阻化時也進行適當?shù)碾娏骺?制，可以抑制相關問題。S卩，為解決上述課題，本發(fā)明的非易失性存儲裝置包括具有可變電阻元件和與上 述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路；和能夠從第一極性的第一施加電壓的電 脈沖和與第一極性不同的第二極性的第二施加電壓的電脈沖中選擇一個對上述串聯(lián)線路 進行施加的電脈沖施加裝置，其中，上述可變電阻元件具有第一電極；第二電極；和設置 在上述第一電極與上述第二電極之間的可變電阻層，在令上述第一電極與上述第二電極之 間產(chǎn)生的電壓為電極間電壓，上述第一電極與上述第二電極之間流動的電流為電極間電流 時，上述可變電阻層，具有下述特性在從上述電脈沖施加裝置對上述串聯(lián)線路施加上述第 一施加電壓的電脈沖時，從第一電阻狀態(tài)向電阻值比上述第一電阻狀態(tài)低的第二電阻狀態(tài) 變化，在從上述電脈沖施加裝置對上述串聯(lián)線路施加上述第二施加電壓的電脈沖時，從上 述第二電阻狀態(tài)向上述第一電阻狀態(tài)變化，在從上述電脈沖施加裝置對上述串聯(lián)線路施加 了上述第一施加電壓的情況下，產(chǎn)生第一極性的上述電極間電壓，在從上述電脈沖施加裝 置對上述串聯(lián)線路施加了上述第二施加電壓的情況下，產(chǎn)生第二極性的上述電極間電壓， 在從上述第一電阻狀態(tài)向上述第二電阻狀態(tài)變化時，當由上述串聯(lián)線路與上述可變電阻元 件的電阻比關系引起上述電極間電壓的絕對值減小，從而上述電極間電壓到達第一電壓 時，電阻值停止降低，在從上述第二電阻狀態(tài)向上述第一電阻狀態(tài)變化時，當上述電極間電 壓到達與上述第一電壓絕對值相同但極性不同的第二電壓時，電阻值開始上升，當由上述 串聯(lián)線路與上述可變電阻元件的電阻比關系引起上述電極間電壓的絕對值增大，從而上述 電極間電壓到達絕對值比上述第二電壓的絕對值大且具有與上述第二電壓相同的極性的 第三電壓時，以保持上述電極間電壓為上述第三電壓的方式流動上述電極間電流，在上述電極間電壓處于上述第二電壓以上但不足上述第三電壓的期間，當上述電極間電流到達第 一電流值以下時，電阻值停止上升，上述負載電阻具有如下特性在上述電脈沖施加裝置輸 出上述第二施加電壓的電脈沖時，上述第二施加電壓減去上述第三電壓而得的電壓被施加 到上述負載電阻上時流動的電流，在上述第一電流值以下。該結(jié)構(gòu)在使用雙極型ReRAM的非易失性存儲裝置中能夠獲得比現(xiàn)有技術更高的 動作的穩(wěn)定性和可靠性。在上述非易失性儲存裝置中，上述負載電阻也可以具有如下特性在上述電脈沖 施加裝置輸出第二施加電壓的電脈沖時，第二施加電壓減去第二電壓而得的電壓被施加到 上述負載電阻上時流動的電流，在第一電壓減去第一施加電壓而得的電壓被施加到上述負 載電阻上時流動的電流的絕對值以上。上述非易失性存儲裝置中，還可以具有負載電阻切換裝置，上述負載電阻切換裝 置，可以當上述電脈沖施加裝置輸出上述第一施加電壓的電脈沖時，和當上述電脈沖施加 裝置輸出上述第二施加電壓的電脈沖時，對上述負載電阻的特性進行切換。上述非易失性存儲裝置中，上述負載電阻可以是具有兩個主端子和一個控制端子 的晶體管，上述負載電阻切換裝置，可以通過切換施加到上述控制端子的電壓來對上述負 載電阻的特性進行切換。在上述非易失性存儲裝置中，上述負載電阻可以具有晶體管與二極管并聯(lián)連接的 結(jié)構(gòu)。上述非易失性存儲裝置包括以在第一平面內(nèi)沿第一方向相互平行延伸的方式形 成的多個第一配線；以在與第一平面平行的第二平面內(nèi)沿第二方向相互平行延伸且與上述 第一配線立體交叉的方式形成的多個第二配線；和設置在上述第一配線與上述第二配線的 各個立體交叉點的存儲單元，其中，上述存儲單元各自具有上述串聯(lián)線路，上述第一配線與 對應的上述存儲單元所具有的上述晶體管的上述控制端子連接，上述第二配線與對應的上 述存儲單元所具有的上述串聯(lián)線路的一端連接。另外，本發(fā)明的非易失性存儲裝置，包括具有可變電阻元件和與上述可變電阻元 件串聯(lián)連接的負載電阻的串聯(lián)線路；和能夠從第一極性的第一施加電壓的電脈沖、與上述 第一施加電壓極性不同的第二極性的第二施加電壓的電脈沖和與上述第一施加電壓極性 不同的第二極性的第三施加電壓的電脈沖中選擇一個進行輸出的電脈沖施加裝置，其中， 上述可變電阻元件具有第一電極；第二電極；和設置在上述第一電極與上述第二電極之 間的可變電阻層，在令上述第一電極與上述第二電極之間產(chǎn)生的電壓為電極間電壓，上述 第一電極與上述第二電極之間流動的電流為電極間電流時，上述可變電阻層，具有下述特 性在從上述電脈沖施加裝置對上述串聯(lián)線路施加上述第一施加電壓的電脈沖時，從第一 電阻狀態(tài)向電阻值比上述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在從上述電脈沖施加裝置 對上述串聯(lián)線路施加上述第二施加電壓的電脈沖時，從上述第二電阻狀態(tài)向電阻值比上述 第一電阻狀態(tài)低但比上述第二電阻狀態(tài)高的第三電阻狀態(tài)變化，在從上述電脈沖施加裝置 對上述串聯(lián)線路施加上述第三施加電壓的電脈沖時，從上述第三電阻狀態(tài)向上述第一電阻 狀態(tài)變化，在從上述電脈沖施加裝置對上述串聯(lián)線路施加了上述第一施加電壓的情況下， 產(chǎn)生第一極性的上述電極間電壓，在從上述電脈沖施加裝置對上述串聯(lián)線路施加了上述第 二施加電壓的情況下，產(chǎn)生第二極性的上述電極間電壓，在從上述第一電阻狀態(tài)向上述第二電阻狀態(tài)變化時，當由上述串聯(lián)線路與上述可變電阻元件的電阻比關系引起上述電極間 電壓的絕對值減小，從而上述電極間電壓到達第一電壓時，電阻值停止降低，在從上述第二 電阻狀態(tài)向上述第三電阻狀態(tài)變化時，當上述電極間電壓到達與上述第一電壓絕對值相同 但極性不同的第二電壓時，電阻值開始上升，在從上述第三電阻狀態(tài)向上述第一電阻狀態(tài) 變化時，當由上述串聯(lián)線路與上述可變電阻元件的電阻比關系引起上述電極間電壓絕對值 增大，從而上述電極間電壓到達絕對值比上述第二電壓的絕對值大且具有與上述第二電壓 相同的極性的第三電壓時，以保持上述電極間電壓為上述第三電壓的方式流動上述電極間 電流，在從上述第二電阻狀態(tài)向上述第三電阻狀態(tài)變化時，在上述電極間電壓處于上述第 二電壓以上但不足上述第三電壓的期間，當上述電極間電流到達第一電流值以下時，電阻 值停止上升，上述負載電阻具有如下特性在上述電脈沖施加裝置輸出上述第二施加電壓 的電脈沖時，上述第二施加電壓減去上述第二電壓而得的電壓被施加到上述負載電阻上時 流動的電流，在上述第一施加電壓減去上述第一電壓而得的電壓被施加到上述負載電阻上 時流動的電流以上，在上述電脈沖施加裝置輸出上述第三施加電壓的電脈沖時，上述第三 施加電壓減去上述第三電壓而得的電壓被施加到上述負載電阻上時流動的電流在上述第 一電流值以下。上述非易失性存儲裝置，還可以具有負載電阻切換裝置，上述負載電阻切換裝置， 當上述電脈沖施加裝置輸出上述第一施加電壓的電脈沖時、當上述電脈沖施加裝置輸出上 述第二施加電壓的電脈沖時和當上述電脈沖施加裝置輸出上述第三施加電壓的電脈沖時， 對上述負載電阻的特性進行切換。上述非易失性存儲裝置中，上述負載電阻可以是具有兩個主端子和一個控制端子 的晶體管，上述負載電阻切換裝置，可以通過切換施加到上述控制端子的電壓來對上述負 載電阻的特性進行切換。上述非易失性存儲裝置中，上述可變電阻層，是至少具有由以TaOx(其中0 <x < 2. 5)表示組成的第一含鉭層和以TaOy(其中χ < y < 2. 5)表示組成的第二含鉭層層疊 形成的層疊結(jié)構(gòu)的可變電阻元件。上述非易失性存儲裝置中，上述TaOx可以滿足0.8彡χ ( 1. 9，上述TaOy可以滿 足2. 1彡y < 2. 5，上述第二含鉭層的厚度可以為Inm以上Snm以下。另外，本發(fā)明的向非易失性存儲裝置寫入數(shù)據(jù)的方法中，上述非易失性存儲裝置 包括具有可變電阻元件和與上述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路，其中，上 述可變電阻元件具有第一電極；第二電極；和設置在上述第一電極與上述第二電極之間 的可變電阻層，在令上述第一電極與上述第二電極之間產(chǎn)生的電壓為電極間電壓，上述第 一電極與上述第二電極之間流動的電流為電極間電流時，上述可變電阻層，具有下述特性 在上述串聯(lián)線路被施加第一極性的第一施加電壓的電脈沖時，從第一電阻狀態(tài)向電阻值比 上述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在上述串聯(lián)線路被施加與上述第一施加電壓不 同的第二極性的第二施加電壓的電脈沖時，從上述第二電阻狀態(tài)向上述第一電阻狀態(tài)變 化，在上述串聯(lián)線路被施加了上述第一施加電壓的情況下，產(chǎn)生上述第一極性的上述電極 間電壓，在上述串聯(lián)線路被施加了上述第二施加電壓的情況下，產(chǎn)生上述第二極性的上述 電極間電壓，在從上述第一電阻狀態(tài)向上述第二電阻狀態(tài)變化時，當由上述串聯(lián)線路與上 述可變電阻元件的電阻比關系引起上述電極間電壓絕對值減小，從而上述電極間電壓到達第一電壓時，電阻值停止降低，在從上述第二電阻狀態(tài)向上述第一電阻狀態(tài)變化時，當上述 電極間電壓到達與上述第一電壓絕對值相同但極性不同的第二電壓時，電阻值開始上升， 當由上述串聯(lián)線路與上述可變電阻元件的電阻比關系引起上述電極間電壓絕對值增大，從 而上述電極間電壓到達絕對值比上述第二電壓的絕對值大且具有與上述第二電壓相同的 極性的第三電壓時，以保持上述電極間電壓為上述第三電壓的方式流動上述電極間電流， 在上述電極間電壓處于上述第二電壓以上但不足上述第三電壓的期間，當上述電極間電流 到達第一電流值以下時，電阻值停止上升，上述向非易失性存儲裝置寫入數(shù)據(jù)的方法，在上 述第二施加電壓的電脈沖被輸入到上述串聯(lián)線路，上述可變電阻元件變化到上述第一電阻 狀態(tài)之后，對上述負載電阻的特性進行控制，以使在由上述可變電阻元件和上述負載電阻 構(gòu)成的上述直接線路中流動的電流限制在上述第一電流值以下。另外，本發(fā)明的向非易失性存儲裝置寫入數(shù)據(jù)的方法中，上述非易失性存儲裝置 包括具有可變電阻元件和與上述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路，其中，上 述可變電阻元件具有第一電極；第二電極；和設置在上述第一電極與上述第二電極之間 的可變電阻層，在令上述第一電極與上述第二電極之間產(chǎn)生的電壓為電極間電壓，上述第 一電極與上述第二電極之間流動的電流為電極間電流時，上述可變電阻層，具有下述特性 在上述串聯(lián)線路被施加第一極性的第一施加電壓的電脈沖時，從第一電阻狀態(tài)向電阻值比 上述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在上述串聯(lián)線路被施加與上述第一施加電壓不 同的第二極性的第二施加電壓的電脈沖時，從上述第二電阻狀態(tài)向電阻值比上述第一電阻 狀態(tài)低但比上述第二電阻狀態(tài)高的第三電阻狀態(tài)變化，在上述串聯(lián)線路被施加上述第二極 性的第三施加電壓的電脈沖時，從上述第三電阻狀態(tài)向上述第一電阻狀態(tài)變化，在上述串 聯(lián)線路被施加了上述第一施加電壓的情況下，產(chǎn)生上述第一極性的上述電極間電壓，在上 述串聯(lián)線路被施加了上述第二施加電壓的情況下，產(chǎn)生上述第二極性的上述電極間電壓， 在從上述第一電阻狀態(tài)向上述第二電阻狀態(tài)變化時，當由上述串聯(lián)線路與上述可變電阻元 件的電阻比關系引起上述電極間電壓的絕對值減小，從而上述電極間電壓到達第一電壓 時，電阻值停止降低，在從上述第二電阻狀態(tài)向上述第三電阻狀態(tài)變化時，當上述電極間電 壓到達與上述第一電壓絕對值相同但極性不同的第二電壓時，電阻值開始上升，在從上述 第三電阻狀態(tài)向上述第一電阻狀態(tài)變化時，當由上述串聯(lián)線路與上述可變電阻元件的電阻 比關系引起上述電極間電壓的絕對值增大，從而上述電極間電壓到達絕對值比上述第二電 壓的絕對值大且具有與上述第二電壓相同的極性的第三電壓時，以保持上述電極間電壓為 上述第三電壓的方式流動上述電極間電流，在從上述第二電阻狀態(tài)向上述第三電阻狀態(tài)變 化時，在上述電極間電壓處于上述第二電壓以上但不足上述第三電壓的期間，當上述電極 間電流到達第一電流值以下時，電阻值停止上升，上述向非易失性存儲裝置寫入數(shù)據(jù)的方 法，在上述第二施加電壓的電脈沖被輸入，上述可變電阻元件處于上述第二電阻狀態(tài)時，對 上述負載電阻的特性進行控制，以至少使在上述串聯(lián)線路中流動的電流，為在上述第一施 加電壓減去上述第一電壓而得的電壓被施加到上述負載電阻上時流動的電流以上，并且， 在上述第三施加電壓的電脈沖被輸入，上述可變電阻元件變化到上述第一電阻狀態(tài)之后， 對上述負載電阻的特性進行控制，以至少通過上述串聯(lián)線路，使在上述串聯(lián)線路和上述可 變電阻元件中流動的電流限制在第一電流值以下。上述非易失性存儲裝置中，上述電脈沖施加裝置可以以如下的方式構(gòu)成在全部寫入處理中，令上述電脈沖施加裝置使上述可變電阻元件從第一電阻狀態(tài)向第二電阻 狀態(tài)變化時對上述串聯(lián)線路施加的電壓的絕對值、上述電脈沖施加裝置使上述可變電阻 元件從第二電阻狀態(tài)向第一電阻狀態(tài)變化時對上述串聯(lián)線路施加的電壓的絕對值和施 加到上述控制端子的電壓的絕對值全部為VP，令V3為上述第三電壓，Ilim為上述第一電 流，K為線性區(qū)域的上述晶體管的固有的常數(shù)，Vth為上述晶體管的閾值電壓，則對于滿足 0. 9 彡 β 彡 1. 1 的 β，滿足 VP ( β (V3+Ilim/[2XKX (V3_Vth)])。上述非易失性存儲裝置中，上述電脈沖施加裝置可以以如下的方式構(gòu)成令施加 到上述控制端子的電壓為Ve，上述電脈沖施加裝置使上述可變電阻元件從第一電阻狀態(tài)向 第二電阻狀態(tài)變化時對上述串聯(lián)線路施加的電壓的絕對值為VP1，上述電脈沖施加裝置使 上述可變電阻元件從第二電阻狀態(tài)向第一電阻狀態(tài)變化時對上述串聯(lián)線路施加的電壓的 絕對值為VP2，令V3為上述第三電壓，Ilim為上述第一電流，K為線性區(qū)域的上述晶體管的 固有的常數(shù)，K2為速度飽和區(qū)域的上述晶體管的固有的常數(shù)，Vth為上述晶體管的閾值電 壓，則對于滿足0. 82彡α彡1. 09的α和滿足0. 9彡β彡1. 1的β，滿足\ = VPl = α (V3+(Ilim/I^))+Vth 和 VP2 = β (V3+Ilim/{2 XK (Vc-Vth)}) 0上述非易失性存儲裝置，可以具有對上述可變電阻元件的電阻狀態(tài)進行檢測的檢 測電路，上述電脈沖施加裝置，基于由上述檢測電路檢測出的上述可變電阻元件的電阻狀 態(tài)對寫入進行控制，并且可以以如下的方式構(gòu)成令V3為上述第三電壓，Ilim為上述第一電 流，K為線性區(qū)域的上述晶體管的固有的常數(shù)，Κ2為速度飽和區(qū)域的上述晶體管的固有的 常數(shù)，Vth為上述晶體管的閾值電壓，上述電脈沖施加裝置使上述可變電阻元件從第一電阻 狀態(tài)向第二電阻狀態(tài)變化時對上述串聯(lián)線路施加的電壓的絕對值為VP1，上述電脈沖施加 裝置使上述可變電阻元件從第二電阻狀態(tài)向第一電阻狀態(tài)變化時對上述串聯(lián)線路施加的 電壓的絕對值為VP2，則對于滿足VPla = V3+Ilim/[2XKX (VP2-Vth)]、0. 82彡α彡1. 09 的 α，滿足 VPlb = α (V3+(Ilim/K2))+Vth,對于滿足 0. 9 彡 β 彡 1. 1 的 β，滿足 VP2 = β (V3+Ilim/{2XK(VPlb-Vth)})，在上述電脈沖施加裝置使上述可變電阻元件從第一電阻 狀態(tài)向第二電阻狀態(tài)變化時，一面以規(guī)定的步伐將VPl從VPla增大到VPlb，一面反復進行 寫入處理，直到由上述檢測電路檢測出的上述可變電阻元件的電阻狀態(tài)達到規(guī)定的電阻狀 態(tài)為止。本發(fā)明的上述目的、其他目的、特征和優(yōu)點，參照附圖，通過以下合適的實施方式 的詳細說明變得明確。本發(fā)明作為具有如上所述的結(jié)構(gòu)的使用雙極型ReRAM的非易失性存儲裝置，可以 提供能夠比現(xiàn)有技術更高的動作的穩(wěn)定性和可靠性的非易失性存儲裝置和向非易失性存 儲裝置寫入數(shù)據(jù)的方法。


圖1是表示本發(fā)明的第一實施方式的非易失性存儲裝置的大概結(jié)構(gòu)的一例的框 圖。圖2是表示本發(fā)明的第一實施方式的非易失性存儲裝置所具有的可變電阻元件 的大概結(jié)構(gòu)的一例的元件結(jié)構(gòu)圖。圖3是表示本發(fā)明的第一實施方式中非易失性存儲裝置的可變電阻元件和負載
14電阻的電流電壓特性與向串聯(lián)線路施加的電壓的關系的圖。圖4是用于說明本發(fā)明的第一實施方式中作為非易失性存儲裝置所具有的可變 電阻元件的特性值的第一電流的概念圖。圖5是表示實驗例1中可變電阻元件的大概結(jié)構(gòu)的概念圖。圖6是表示實驗例1中經(jīng)過照射時間15秒的氧等離子體照射后的樣品A的電阻 變化特性的圖。圖7是表示實驗例1中經(jīng)過照射時間40秒的氧等離子體照射后的樣品B的電阻 變化特性的圖。圖8是表示實驗例的電路中含有的晶體管的特性的圖。圖9是表示實驗例2中得到的某可變電阻元件的電阻變化特性的圖。圖10是表示實驗例3中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖11是表示實驗例3中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。圖12是表示實驗例4中可變電阻元件的電阻變化特性的圖。圖13是表示實驗例5中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖14是表示實驗例5中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。圖15是表示實驗例6中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖16是表示實驗例6中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。圖17是表示實驗例6中電極間電壓和脈沖電流的關系的圖。圖18是表示可變電阻元件從第一特性(RL)向第二特性變化的樣態(tài)的示意圖。圖19是表示可變電阻元件從第二特性向第三特性變化的樣態(tài)的示意圖。圖20是表示可變電阻元件從第三特性向第四特性變化的樣態(tài)的示意圖。圖21是表示在可變電阻元件到達第四特性之后進一步使向串聯(lián)線路施加的電壓 提高時的樣態(tài)的示意圖。圖22是表示實驗例7中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖23是表示實驗例7中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。圖M是表示實驗例7中電極間電壓和脈沖電流的關系的圖。圖25是表示實驗例7中電極間電壓和元件消耗脈沖功率(電力)的關系的圖。圖沈是使用晶體管類型B，對在串聯(lián)線路施加-2. 0V、_2. 5V、_3. OV的脈沖電壓而 使可變電阻元件的電阻從IOOkQ變化到IkQ時因與晶體管之間的分壓關系所生成的各參 數(shù)的變化進行模擬而繪制的圖，圖26(a)是以電極間電壓的絕對值為縱軸的圖，圖沈…)是 以脈沖電流的絕對值為縱軸的圖，圖26(c)是以元件消耗功率為縱軸的圖。圖27是使用晶體管類型A，對在串聯(lián)線路施加-1. 7V、_2. 0V、_2. 7V的脈沖電壓而 使可變電阻元件的電阻從IOOkQ變化到IkQ時因與晶體管之間的分壓關系所生成的各參 數(shù)的變化進行模擬而繪制的圖，圖27(a)是以電極間電壓的絕對值為縱軸的圖，圖27(b)是 以脈沖電流的絕對值為縱軸的圖，圖27(c)是以元件消耗功率為縱軸的圖。圖28是用于說明可變電阻元件從RH向RL變化時由電壓進行控制的概念圖。圖四是僅繪出圖3的正電壓側(cè)的圖。圖30是本發(fā)明的第一實施方式的第一變形例中非易失性存儲裝置的相當于圖四 的圖。
圖31是本發(fā)明的第一實施方式的第二變形例中非易失性存儲裝置的相當于圖四 的圖。圖32是本發(fā)明的第一實施方式的第二變形例中非易失性存儲裝置中的負載電阻 電路的電路圖。圖33是表示本發(fā)明的第二實施方式中非易失性存儲裝置的一個結(jié)構(gòu)的框圖。圖34是表示圖33的C部的結(jié)構(gòu)(兩個位份的結(jié)構(gòu))的截面圖。圖35是表示本發(fā)明的非易失性存儲裝置的動作的一例的時序圖。圖36是表示專利文獻1的存儲單元中進行寫入動作時的電壓脈沖的施加狀態(tài)的 圖。圖37是表示專利文獻1的存儲單元中進行擦除動作時的電壓脈沖的施加狀態(tài)的 圖。圖38是表示專利文獻1的存儲單元中進行讀取動作時的電壓脈沖的施加狀態(tài)的 圖。圖39是說明專利文獻2的控制方式的圖。圖40是表示實驗例8中，使選擇晶體管112的柵極電壓Ve為+3. 6V，VPl為-1. 8V, 并對VP2進行改變時的耐反復擦寫性的不同的圖。圖41是表示實驗例8中，使選擇晶體管112的柵極電壓Ve為+3. 6V，VPl為-1. 8V, 并對VP2進行改變時的耐反復擦寫性的不同的圖。圖42是表示實驗例8中，使選擇晶體管112的柵極電壓Ve為+3. 6V，VP2為+2. 0V, 并對VPl進行改變時的耐反復擦寫性的不同的圖。圖43是表示實驗例8中，使選擇晶體管112的柵極電壓Ve為+3. 6V，VP2為+2. 0V, 并對VPl進行改變時的耐反復擦寫性的不同的圖。圖44是表示實驗例8中進行動作點分析(Operating-Point Analysis)的結(jié)果的 圖。圖45是表示實驗例8中進行動作點分析(Operating-Point Analysis)的結(jié)果的 圖。圖46是為了說明第三實施方式的晶體管的驅(qū)動條件的導出，表示圖45的負載曲 線⑵和(7’ )的關系的印象圖。圖47是將圖35的施加狀態(tài)A所示的電路放大的圖。圖48是表示本發(fā)明的第四實施方式中非易失性存儲裝置的一個結(jié)構(gòu)例的框圖。圖49是表示本發(fā)明的第四實施方式中非易失性存儲裝置的讀放大器(Sense Amplifier)的大概結(jié)構(gòu)的一例的框圖。圖50是用于說明本發(fā)明的第四實施方式中非易失性存儲裝置的讀放大器的動作 的時序圖。圖51是表示本發(fā)明的第四實施方式中的校驗追加寫入動作的一例的流程圖。圖52是表示實驗例9中在不進行校驗追加寫入的情況下反復進行10萬次高電阻 化和低電阻化時的擦寫次數(shù)與單元電流的關系的圖。圖53是表示實驗例9中對于圖52所示反復10萬次擦寫后的存儲單元，在不進行 校驗追加寫入的情況下進行擦寫的結(jié)果的圖。
圖M是表示實驗例9中對于進行過圖53的實驗之后的存儲單元，邊進行校驗追 加寫入邊進行擦寫的結(jié)果的圖。圖55是表示實驗例8中，使選擇晶體管112的柵極電壓Ve為+3. 6V，VP2為+2. 0V, 并對VPl進行改變時的耐反復擦寫性的不同的圖。
具體實施例方式以下參照附圖對本發(fā)明的實施方式進行詳細說明。(第一實施方式)[裝置結(jié)構(gòu)]圖1是表示本發(fā)明的第一實施方式中非易失性存儲裝置的大概結(jié)構(gòu)的一例的框 圖。圖2是表示本發(fā)明的第一實施方式的非易失性存儲裝置所具有的可變電阻元件的大概 結(jié)構(gòu)的一例的側(cè)截面圖。圖3是表示本發(fā)明的第一實施方式中非易失性存儲裝置的可變電 阻元件和負載電阻的電流電壓特性與向串聯(lián)線路施加的電壓的關系的圖。圖4是用于說明 本發(fā)明的第一實施方式中作為非易失性存儲裝置所具有的可變電阻元件的特性值的第一 電流的概念圖。下面參照各圖，對第一實施方式的非易失性存儲裝置100進行說明。如圖1所示，第一實施方式的非易失性存儲裝置100包括具有可變電阻元件120 和與可變電阻元件120串聯(lián)連接的負載電阻(在圖1的例子中，即晶體管110的ON(導通) 電阻。以下為了便于說明，稱作晶體管110)的串聯(lián)線路130(即圖中的黑圓點間的線路)； 和能夠?qū)Υ?lián)線路130施加第一施加電壓的電脈沖和與第一施加電壓極性不同的第二施 加電壓的電脈沖的二者之一的電脈沖施加裝置102。負載電阻不僅可以用晶體管，也可以用其他的電阻元件。負載電阻可以是單一的 部件，也可以例如由能夠切換多個電阻元件的裝置或多種特性的電阻元件并聯(lián)而得元件構(gòu) 成。可變電阻元件120例如可以使用ReRAM元件。電脈沖施加裝置102例如可以使用一般 的寫入電路。如圖2所示，可變電阻元件120具有第一電極(在圖1的例子中，即形成在基板 122上的下部電極124。以下為了便于說明，稱作下部電極124)、第二電極(在圖1的例子 中，即上部電極128。以下為了便于說明，稱作上部電極128)和配置在下部電極IM與上部 電極128之間的可變電阻層126。下部電極124和上部電極128的材料可以使用Pt (鉬)、W (鎢)、Cu (銅)、Al (鋁)、 TiN(氮化鈦)、TaN(氮化鉭)和TiAlN(氮化鈦鋁)等。另外，圖2中下部電極采用比上部 電極大的形狀，但并不限定于此，只要是能夠適用于配線接頭的一部分等的形狀即可，可以 為與半導體工藝相應的最適當?shù)男螤?。可變電阻? 的材料可以使用例如缺氧型過渡金屬氧化物(最好是缺氧型氧化 鉭(Ta))。缺氧型過渡金屬氧化物是指與具有化學計量組成的氧化物相比含氧量(原子比 氧原子數(shù)占總原子數(shù)的比例)較少的氧化物。例如在過渡金屬為鉭(Ta)的情況下，化學計 量氧化物的組成為Ta2O5，鉭(Ta)與氧(0)的原子數(shù)的比率(Ο/Ta)為2. 5。因此，缺氧型氧 化鉭中Ta與0的原子比大于0、小于2. 5。過渡金屬的種類可以列舉諸如鉭(Ta)、鎳(Ni)、 鉿(Hf)、鈮(Nb)、鋯(&)、鈦(Ti)等。本實施方式中缺氧型過渡金屬氧化物優(yōu)選缺氧型氧 化鉭(Ta)。更適宜地，可變電阻層1 至少具有由用TaOx (其中0 < χ < 2. 5)表示組成的
17第一含鉭層和用TaOy(其中χ < y < 2. 5)表示組成的第二含鉭層層疊形成的層疊結(jié)構(gòu)。當 然也可以適當配置其他層，例如第三含鉭層或其他的過渡金屬氧化物的層等。在這里TaOx 優(yōu)選滿足0. 8彡χ彡1. 9, TaOy優(yōu)選滿足2. 1彡y彡2. 5。第二含鉭層的厚度優(yōu)選在Inm以 上8nm以下。如圖3所示，當從電脈沖施加裝置102對串聯(lián)線路130施加第一施加電壓(在圖 3的例子中，即VP1。以下為了便于說明稱作VPl)的電脈沖時，可變電阻層1 從第一電阻 狀態(tài)(在圖3的例子中，即RH。以下為了便于說明稱作RH)向電阻值比第一電阻狀態(tài)低的 第二電阻狀態(tài)(在圖例中，即RL。以下為了便于說明稱作RL)變化。這時圖3的Rl表示以 配線電阻與晶體管110的導通電阻的和作為負載電阻時的負載曲線，在與可變電阻元件為 第一電阻狀態(tài)(RH)時的電壓-電流特性即RH的交點的絕對值比Vl (點A)的絕對值大時， 可變電阻元件開始向低電阻狀態(tài)變化，在向RL變化時可變電阻元件120的電極間電壓推移 與Rl的交點，到達Vl (點B)(虛線箭頭(i))。圖3中表示從RH向RL變化的虛線箭頭⑴ 在變化的初始階段不處于Rl的線上的原因是，施加脈沖在從0上升到VPl的途中，在超過 Vl的瞬間開始變化，因此過渡性推移到Rl的線上。于是可知，當Rl上的可變電阻元件120 的電極間電壓到達Vl時，AVP1( = VPl-Vl)的電壓是由作為負載電阻的晶體管和配線電 阻導致的電壓下降。另外，當同樣地從電脈沖施加裝置102對串聯(lián)線路130施加第二施加電壓(在圖3 的例子中，即VP2。以下為了便于說明稱作VP2)的電脈沖時，會從RL向RH變化。這時圖3 的R2表示在與上述情況反向的施加下的以配線電阻與晶體管110的導通電阻的和作為負 載電阻時的負載曲線，在可變電阻元件120的電極間電壓比V2與第二電阻狀態(tài)(RL)時的 電壓-電流特性即RL的交點(點C)的絕對值大時，可變電阻元件就開始向高電阻狀態(tài)變 化，在向RH變化時可變電阻元件120的電極間電壓在R2線上推移(虛線箭頭(ii))，到達 V3(AD)。圖3中表示從RL向RH變化的虛線(ii)在變化的初始階段不處于R2的線上的 原因是，施加脈沖在從0上升到VP2的途中，從交點超過V2的瞬間才開始變化，因此過渡性 地推移到R2的線上。于是可知，當電極間電壓到達V3時，AVP3( = VP2-V;3)的電壓是由 作為負載電阻的晶體管和配線電阻導致的電壓下降。像這樣，可變電阻元件120具有通過改變對元件施加電壓的極性來改變電阻可變 的方向的雙極型電阻變化特性。如圖3所示，以下，令第一施加電壓的極性為負(第一極性)，第二施加電壓的極 性為正(第二極性)，下部電極124與上部電極1 之間產(chǎn)生的電壓為電極間電壓，下部電 極124與上部電極1 之間流動的電流為電極間電流，從電脈沖施加裝置102施加VPl到 串聯(lián)線路130時的電極間電壓的極性為負(第一極性)，從電脈沖施加裝置102施加VP2到 串聯(lián)線路130時的電極間電壓的極性為正(第二極性)。另外，在本說明書的主要例子中以從上部電極向下部電極流動電流的方向為正， 反之為負。而且，正側(cè)的施加使電阻從低狀態(tài)向高狀態(tài)變化(以下也稱為高電阻化變化)， 負側(cè)的施加使電阻從高狀態(tài)向低狀態(tài)變化(以下也稱為低電阻化變化)。但是，并不限定于 此，也有在上述正側(cè)的施加(從上部電極向下部電極流動電流的施加狀態(tài))下發(fā)生低電阻 化變化，在負側(cè)的施加(從下部電極向上部電極流動電流的施加狀態(tài))下發(fā)生高電阻化變 化的情況，所以本專利的結(jié)構(gòu)不依賴于極性。例如，通過以使上述第二含鉭層與下部電極接觸的方式進行層疊來使對于極性的動作反轉(zhuǎn)。另外也可配置電阻容易變化的電極材料和電 阻難以變化的電極材料，在上部電極和下部電極替換，實現(xiàn)動作的反轉(zhuǎn)。如圖3所示，可變電阻層1 從RH向RL變化時，在電極間電壓超過負電壓Vl時 開始電阻變化，在到達第一電壓(在圖3的例子中，即VI。以下為了便于說明稱作VI)時 (即由于可變電阻元件120的電阻值降低，根據(jù)與負載電阻的電阻比關系，電極間電壓的絕 對值會降低，到達VI)，電阻值的降低(即電極間電壓的降低，電極間電流的上升)就會停止 (參照實驗例7的第三見解)。另一方面，從RL向RH變化時，當電極間電壓到達與Vl絕對值相同且極性相反的 正電壓即第二電壓(在圖3的例子中，即V2。以下為了便于說明稱作V2)時，電阻值的上升 (即電極間電壓的上升，電極間電流的降低)就會開始(參照實驗例7的第五見解)。進一步還具有如下特性從RL向RH變化時，當電極間電壓到達作為比V2更大的 電壓的第三電壓(在圖3的例子中，即V3。以下為了便于說明稱作V3)時，以將電極間電壓 保持為V3的方式在電極間流動電流(參照虛線箭頭(iii)和實驗例6、圖17)。如圖4所示，可變電阻層126具有以下特性從RL向RH變化時，若電極間電壓在 V2以上不到V3的期間內(nèi)電極間電流降低到第一電流值(在圖3的例子中，即Ilim。以下為 了便于說明稱作Ilim)以下，電阻值的上升(即電極間電壓的上升，電極間電流的降低)就 會停止(參照實驗例6、圖15、圖17)。根據(jù)圖4的例子進行更具體的說明，如果使處于RL的可變電阻層1 的電極間電 壓緩緩上升，當電極間電壓到達V2時(電極間電流變?yōu)?2時)電阻值開始上升。電極間 電流一旦降低到Ilim，電阻值的上升(即電極間電壓的上升，電極間電流的降低)就會停止。 此狀態(tài)為第一中間狀態(tài)(R’)。如果進一步使電極間電壓上升，由于電極間電流超過上述的Ilim，電阻值再次開始 上升。圖4表示了在將電壓上升的步伐提高一個階段時，電極間電流到達Istot，然后很快減 少到Ilim的情況。像這樣，當電極間電流降低到Ilim時，電阻值的上升(即電極間電壓的上 升，電極間電流的降低)就會再次停止。此狀態(tài)為第二中間狀態(tài)(R”)。如果進一步使電極間電壓再上升一個階段，電極間電流再次變?yōu)镮stmt，電阻值再 次開始上升。當電極間電流降低到Ilim時，電阻值的上升(即電極間電壓的上升，電極間電 流的降低)就會再次停止。此狀態(tài)為第三中間狀態(tài)(R”’)。另外，Istmt的值并不特別限定 為固定的值，隨著電壓上升的步伐幅度而變化，只要比Ilim大，就能觀測到這個現(xiàn)象。像這樣，在可變電阻層1 如果使電極間電壓階段性上升，電極間電流就會在 Istart和Ilim之間反復上升和降低，電阻值階段性地上升。最終可變電阻層126成為RH狀 態(tài)。另外，利用像這樣階段性的電阻值變化能夠應用于進行多個電平(level)的寫入的多 值記錄。通過以上的說明能夠明確，Ilim能夠是在可變電阻層126的電阻值上升時，若電 極間電流在該電流值以下則可變電阻層126不變?yōu)楦唠娮锠顟B(tài)的電流值；或是電極間電 流一旦變?yōu)樵撾娏髦狄韵?，則可變電阻層126的電阻值的變化(上升)不再繼續(xù)進行的電 流值(參照實驗例6、圖15、圖17)。進一步如圖3所示，晶體管110具有當電脈沖施加裝置102輸出VP2的電脈沖時， 從VP2減去V3后的電壓(在圖3的例子中，S卩AVP3。以下為了便于說明稱作AVP3。)被施加到晶體管110時流動的電流(在圖3的例子中，即頂3。以下為了便于說明稱作頂3。) 變?yōu)镮lim以下的特性(在圖3的例子中，即R2。以下為了便于說明稱作R2。)(參照實驗例 7的第四見解)。另外，在圖3中雖然IR3在Ilim以下，但畫成兩者幾乎一致的樣態(tài)。另外，如圖3所示的R2的“負載電阻特性”僅僅表示電脈沖施加裝置102輸出的 電脈沖的振幅到達VP2時的狀態(tài)，振幅從0電平開始上升的過渡狀態(tài)也可以與圖中的特性 不同(以下同樣)。另外，電脈沖施加裝置102的施加電壓(VP1、VP2)、可變電阻元件的特 性值(Vl、V2、V3、Ilim)、負載電阻的特性(R1、R2)只要按照整體上滿足上述條件的方式設計 即可。另外本實施方式的非易失性存儲裝置的數(shù)據(jù)寫入方法，在具有上述結(jié)構(gòu)的非易失 性存儲裝置中，當輸入VP2的電脈沖到串聯(lián)線路130時，在可變電阻元件的電阻值變化到第 一電阻狀態(tài)(RH)之后，通過晶體管110將串聯(lián)線路130中流動的電流限制在Ilim以下。根據(jù)以上結(jié)構(gòu)，在可變電阻層126的電阻值上升時，電極間電壓到達V3時的電極 間電流被限制在Ilim以下。由此可以抑制可變電阻層126不可逆地變化到超高電阻狀態(tài)， 或是可變電阻元件被大電流破壞。另外，當VP2施加到串聯(lián)線路130的兩端時，在晶體管110與可變電阻元件120之 間分壓。電阻狀態(tài)變化結(jié)束后，理想情況下在可變電阻元件120上會施加V3的電壓，晶體 管110上會施加AVP3( = VP2-V3)的電壓。這時在串聯(lián)線路130中流動的電流由晶體管 110的特性R2決定，為頂3 (彡Ilim)。由此RH的電流電壓特性通過電流值IR3和電壓V3相 交的點D。即，處于高電阻狀態(tài)的可變電阻元件120具有電極間電壓一旦變高，電極間電流 就會急劇增大的非線性的電流電壓特性(虛線箭頭(iii))。在施加了 VP2的情況下，可變 電阻元件120存在無數(shù)個能夠從RL遷移的電阻狀態(tài)。在這些大量電阻狀態(tài)之中，通過電流 值IR3和電壓V3的點的電阻狀態(tài)成為目標，是不變化到超高電阻狀態(tài)且具有讀取電壓下電 阻值最高的電流電壓特性的狀態(tài)，此為理想的高電阻狀態(tài)(RH)。由于可變電阻元件120具有非線性的電流電壓特性，表面上的電阻值也隨電極間 電壓而變化。因此，RH與RL間的電阻值的大小關系，也可以在電極間電壓相同的情況下進 行比較。更具體地，根據(jù)所施加的電極間電壓為比上述Vl和V2充分小的電壓時流動的電 流來計算電阻值，進行比較。另外，如上所述的晶體管110的合適的特性(第一主端子114與第二主端子116 之間的ON電阻的電流電壓特性)可以通過下述方法獲得例如，圖1所示的非易失性存儲 裝置100具有柵極電壓切換裝置104，由柵極電壓切換裝置104對晶體管110的柵極電壓 (控制端子112的電壓)進行適當控制，從而得到上述特性。進一步，第一實施方式的非易失性存儲裝置100具有下述特性如圖3所示，晶體 管Iio在電脈沖施加裝置102輸出VP2的電脈沖時，從VP2減去V2后的電壓(在圖3的 例子中，g卩AVP2。以下為了便于說明稱作AVP2。)被施加到晶體管110上時流動的電流 (在圖4的例子中，S卩IR2。以下為了便于說明稱作頂2。)，為從VPl減去Vl后的電壓(在 圖3的例子中，S卩AVP1。以下為了便于說明稱作AVP1。)被施加到晶體管110上時流動 的電流(在圖3的例子中，8卩頂1。以下為了便于說明稱作頂1。)的絕對值以上(在圖3 的例子中，即R2)(實驗例7的第五見解)。
20
根據(jù)以上結(jié)構(gòu)，在電脈沖施加裝置102輸出VP2的電脈沖時，被施加足夠高的電極 間電壓，從RL到RH的電阻狀態(tài)的變化能夠可靠地開始。這是因為，可變電阻層126的電阻 值從RL開始上升時的電流值(在圖3的例子中，S卩12。以下為了便于說明稱作12。)，與 RL下的電極間電壓等于第一電壓Vl時的電極間電流(在圖3的例子中，S卩II。)的絕對值 和被施加Vl-VPl的電壓時在晶體管110中流動的電流(在圖3的例子中，S卩的絕對 值相等(實驗例7的第五見解)。另外，Il = IRl的值由VI、VPl和電脈沖施加裝置102輸出VPl的電脈沖時的晶 體管110的特性(在圖3的例子中，即R1。以下為了便于說明稱作Rl。)的關系決定。VPl被施加到串聯(lián)線路130的兩端，在晶體管110和可變電阻元件120之間分壓。 最初，大部分電壓被分配到處于RH的電阻值高的可變電阻元件120上。電阻狀態(tài)的變化開 始后，隨著可變電阻元件120的電阻值降低，被分配到可變電阻元件120的電壓的絕對值也 降低。電極間電壓一旦減少到VI，可變電阻元件120的電阻值就不再降低。Vl是可變電阻 元件120本身的特性值，由可變電阻層的組成和厚度、電極面積和電極材料等決定。電極間 電壓到達Vl時的電流，由晶體管110的電阻特性Rl決定。即，該電流與晶體管110被施加 Vl-VPl的電壓時流動的電流相等。此電流值是II，也是頂1。RL狀態(tài)下的可變電阻元件 120的電阻值理論上由該電流和Vl決定。即，在可變電阻元件120可取的大量電阻狀態(tài)中， 通過電流值11(=頂1)和電壓Vl的點的電阻狀態(tài)成為RL。另外，可以利用此現(xiàn)象將RL設 定為多個等級(level)從而應用于多值記錄。[實驗例1可變電阻元件及其電阻變化特性]圖5是表示實驗例1的可變電阻元件的大概結(jié)構(gòu)的概念圖。如圖5所示，可變電阻元件220具有基板221、形成在基板221上的氧化物層222、 形成在氧化物層222上的第一電極層223、第二電極層227、夾在第一電極層223和第二電 極層227中的可變電阻層226。在本實驗例中，作為一例，可變電阻層226由含氧率低的第 一含鉭層(以下稱作“第一氧化鉭層”或僅稱作“第一氧化物層”)224、形成在第一含鉭層 2M上的含氧率高的第二含鉭層(以下稱作“第二氧化鉭層”或僅稱作“第二氧化物層”)225 構(gòu)成。基板221可以使用單晶硅基板或半導體基板，但不限定于此。由于可變電阻層226 可以在比較低的基板溫度下形成，所以也可以在樹脂材料等之上形成可變電阻層226。另 外，圖5中下部電極比上部電極形狀大，但并不限定于此，只要是能夠適用于配線接頭的一 部分等的形狀即可，可以為與半導體工藝相應的最適當?shù)男螤?。接著，對可變電阻元?20的制造方法進行說明。在單晶硅的基板221上，利用熱氧化法形成厚200nm的氧化物層222。作為第一電 極層223，利用濺射法在氧化物層222上形成厚IOOnm的Pt薄膜。在第一電極層223上，通過進行將鉭(Ta)靶在氬氣和氧氣中濺射的所謂反應濺 射法來形成含鉭層。成膜條件是開始濺射前的濺射裝置內(nèi)的真空度(背壓)為7X KT4Pa 左右，濺射時的功率為250W，氬氣和氧氣合起來全部氣體壓力為3. 3Pa，氧氣的流量比為 3.4%,基板的設定溫度為30°C，成膜時間為7分鐘。由此，含氧率約為58at %，即堆積30nm 的能夠表示為TaOu的含鉭層。用氧等離子體照射含鉭層的外表面來對該表面進行改性。具體而言，氣體壓力條件和功率等濺射的條件保持原樣，在Ta靶和與之相對設置的基板221之間插入閘板， 將此狀態(tài)保持規(guī)定時間。由此，第一含鉭層224的外表面被氧等離子體氧化。由此，形成 具有在第一含鉭層224( ^之上層疊比第一含鉭層224的含氧率更高的第二含鉭層 225 (TaO2.4)的結(jié)構(gòu)的可變電阻層226。最后，在第二含鉭層225上，作為第二電極層227，利用濺射法形成厚150nm的Pt 薄膜。這時的成膜條件與形成第一電極層223時相同。第一含鉭層224、第二含鉭層225和 第二電極層227的大小(從厚度方向看的形成)全都一樣，為500nmX500nm。另外，作為可變電阻元件220的制造方法，第一含鉭層2 和第二含鉭層225的形 成，以及第二電極227的形成，優(yōu)選在濺射裝置內(nèi)連續(xù)地進行。另外，第二含鉭層225的厚 度可以通過氧等離子體的照射時間、照射環(huán)境溫度、等離子體的輸出等來進行控制，如后文 所述，隨著第二含鉭層225的厚度的不同，可變電阻的特性也不同。另外，氧化物層222和 電極層223以及227等例示了厚度，但是這個值并不限定。為了驅(qū)動可變電阻元件220，將可變電阻元件220置于與圖1 一樣的電路結(jié)構(gòu)，使 電阻狀態(tài)變化。圖8是表示實驗例的電路中包含的晶體管的特性的圖。實驗例1中使用 晶體管A (柵極長度0. 18 μ m;柵極寬度0. 44 μ m;柵極電極材料多晶硅；柵極氧化膜 氮氧化物膜 3. 2nm ；Well 注入硼 30keV，5. 3X IO12CnT2 ；Vt 注入硼 30keV, 1. 2X IO1W2 ； S/D注入砷50keV，3X1015Cm_2 ；活化退火:1010°C,隊氣02氣中)。圖中的晶體管B(柵 極長度0. 38 μ m ；柵極寬度0. 44 μ m ；柵極電極材料多晶硅；柵極氧化膜氧化膜9. 7nm ； Well 注入硼 30keV，5. 3X IO12CnT2 ；Vt 注入無；S/D注入砷 50keV，3X IO15CnT2 ；活化退火 10101、隊氣02氣中)容后再述。另外，圖1的晶體管不僅被用作如上所述的負載電阻，還 被用作以圖1的黑點之間(由可變電阻元件120與晶體管112構(gòu)成的串聯(lián)線路130)作為 一個存儲單元，將多個存儲單元呈陣列狀配置時的選擇元件(參照圖33)。為了驅(qū)動可變電阻元件，利用外部電源在串聯(lián)線路間施加滿足規(guī)定條件的電脈沖 (作為正脈沖為+3V、100ns，作為負脈沖為-3V、100ns)。電脈沖的施加通過使串聯(lián)線路的一 端接地(GND)并對另一端施加正的電位來進行。另外，電壓的極性，令施加該電脈沖時以第 一電極層223為基準的第二電極層227的電位為正的脈沖為正脈沖。更詳細地，在圖1中， 在將沒有與可變電阻元件連接的一側(cè)的主端子接地(GND)的基礎上，以在可變電阻元件側(cè) 的一端施加了正電位的電脈沖的情況(圖35的施加狀態(tài)B)為正脈沖；在將可變電阻元件 側(cè)的一端接地(GND)的基礎上，以在沒有與可變電阻元件連接的一側(cè)的主端子施加正電位 的電脈沖的情況(圖35的施加狀態(tài)A)為負脈沖。每一次施加電脈沖時，電阻值通過在將沒 有與可變電阻元件連接的一側(cè)的主端子接地(GND)之后，對串聯(lián)電路施加+400mV的電壓， 對流動的電流進行測定來求得。電壓的極性與施加電脈沖時同樣地進行定義。令電脈沖施 加時的晶體管的柵極電壓為+3. 0V。圖6是表示實驗例1中經(jīng)過照射時間15秒的氧等離子體照射后的樣品A的電阻 變化特性的圖。圖7是表示實驗例1中經(jīng)過照射時間40秒的氧等離子體照射后的樣品B 的電阻變化特性的圖。樣品A、B的第二含鉭層225的厚度根據(jù)如上所述的照射時間的不同 而不同，樣品A為5. 5nm，樣品B為7nm。第二含鉭層225的厚度，基于預先進行的X光反射 率測定(制造商名=Rigaku ；軟件名X光反射率數(shù)據(jù)處理軟件)的測定數(shù)據(jù)，通過假定基板 上存在兩層氧化鉭層進行擬合來推定。
如圖6和圖7所示，隨著電壓施加方向的不同，可變電阻元件220的可變電阻層 2 的電阻值可逆地增加或減少?？芍勺冸娮柙?20至少可以在電阻值高的高電阻狀 態(tài)(RH狀態(tài))和比RH狀態(tài)電阻值低的低電阻狀態(tài)(RL狀態(tài))的兩種以上的狀態(tài)遷移，在停 止電壓施加后，電阻狀態(tài)也能保持，能夠根據(jù)各狀態(tài)用于信息記錄。不過，由于氧等離子體 的照射時間(即第二含鉭層225的厚度)的不同，可變電阻元件在RH(高電阻)狀態(tài)時的 讀取電壓下的可變電阻元件的電阻值不同。如將圖6和圖7對比即可明了，第二含鉭層225較薄的樣品A的電阻變化幅度小， 處于RH(高電阻狀態(tài))的可變電阻元件的讀取電壓下的電阻值也低。另一方面，第二含鉭 層225的膜厚較厚的樣品B的電阻變化幅度大，處于RH(高電阻狀態(tài))的可變電阻元件的 讀取電壓下的電阻值也比樣品A高。一般來說，因為電阻變化幅度越大，根據(jù)電阻狀態(tài)來讀 取存儲數(shù)據(jù)信息的情況下判定時的裕量也會增大，數(shù)據(jù)的可靠性得到提高，并且也更能抵 抗數(shù)據(jù)偏差和外部噪聲。即，可以明確，第二含鉭層225越厚，越適合提高數(shù)據(jù)的可靠性。但是，如果第二含鉭層225太厚就會接近絕緣膜，就會發(fā)生如下其它的問題初始 的電阻變高，為了變化到RL(低電阻狀態(tài))而需要施加的電壓變得非常高，施加的脈沖寬度 變大。即可知，在能夠驅(qū)動的電壓范圍內(nèi)優(yōu)選盡可能使第二含鉭層225的厚度變厚。可以 推定，存在最適合的厚度和與之對應的最適合的驅(qū)動方法。[實驗例2現(xiàn)有驅(qū)動方式中產(chǎn)生的問題]實驗例2中，在與實驗例1的樣品B相同的條件下制作多個可變電阻元件，在與實 驗例1相同的條件下使電阻狀態(tài)變化。圖9是表示實驗例2得到的某可變電阻元件的電阻變化特性的圖。如圖可知，在 實驗例2中，在電脈沖的施加次數(shù)未滿30次的階段，可變電阻型元件就固定在RH(高電阻 狀態(tài))而此后不能變回RL(低電阻狀態(tài))的情況多有發(fā)生。即可以得知，存在可變電阻型 元件不可逆地變化到RH(高電阻狀態(tài))的情況(在評價樣品中大約有3成左右的比例發(fā)生 同樣的問題)。這樣的現(xiàn)象在將可變電阻型元件用作可擦寫的存儲裝置時是致命的。[實驗例3實驗例2的條件下的可變電阻元件的電壓電流特性]在實驗例3中，用與實驗例2同樣的裝置結(jié)構(gòu)，確認可變電阻元件的電壓電流特 性。晶體管的柵極電壓也同實驗例2 —樣，為+3. 0V。在確認電壓電流特性時，將施加的電 脈沖的脈沖寬度固定在100ns，使電壓從OV階段性地上升到約+2. 4V，然后階段性地降低 到-3V，再次階段性地上升到0V。電脈沖的施加方法和電壓的極性同實驗例2—樣。施加 電脈沖時的電流值(脈沖寬度的最終端的電流值)作為脈沖電流記錄下來。每施加一次電 脈沖時，在將沒有與可變電阻元件連接的一側(cè)的主端子接地(GND)之后，施加+400mV的電 壓到串聯(lián)電流線路上，通過測定流動的電流來求取電阻值(元件DC電阻值)。圖10是表示實驗例3中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖11是 表示實驗例3中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。如圖10、圖11所示，如果將電壓從OV上升到+1.7V，電阻值就會從4. Ω上升到 數(shù)百kQ。這時，脈沖電流也降低到30μ A左右。如果進一步使電壓上升，電流就開始急劇 流動，在電壓到+2. 4V左右時脈沖電流到達200 μ Α。緊接著，電阻值超過100ΜΩ，可變電阻 元件變化到超高電阻狀態(tài)。另外，圖10和圖11外表上看起來電阻值不同，這是因為圖11的 電阻值表示的總是施加400mV時的電阻值。即，如后文所述，高電阻狀態(tài)(RH)的可變電阻元件具有非線性的電壓電流特性。在圖10和圖11的例子中，接著如果使電壓降低，在-1.7V 時電阻值再次回到4. ΑΩ，但由樣品不同也存在如圖9的例子那樣的無法回到RL的情況 下。[實驗例4實驗例2中產(chǎn)生的問題的解決]在實驗例4中，用與實驗例2同樣的樣品，同樣的實驗方法，僅使高電阻化時(正 脈沖施加時)晶體管的柵極電壓降低到+2. 6V，確認可變電阻元件的特性。低電阻化時(負 脈沖施加時)使晶體管的柵極電壓為+3. 0V。圖12是表示實驗例4中可變電阻元件的電阻變化特性的圖。從圖中可以明確，即 使電脈沖的施加次數(shù)超過700次，可變電阻型元件也繼續(xù)在RH(高電阻狀態(tài))和RL(低電 阻狀態(tài))之間可逆地遷移。但是，處于RH(高電阻狀態(tài))的可變電阻元件的讀取電壓下的 電阻值，在實驗例2中為IO7 Ω左右，而在實驗例4中為IO6 Ω左右，低了一個數(shù)量級。根據(jù)實驗例4的結(jié)果可以推測，通過增大與可變電阻元件連接的負載電阻(晶體 管的導通電阻)，能夠解決實驗例2中產(chǎn)生的問題。[實驗例5實驗例4的條件下的可變電阻元件的電壓電流特性]在實驗例5中，用與實驗例4同樣的裝置結(jié)構(gòu)，確認可變電阻元件的電壓電流特 性。晶體管的柵極電壓也與實驗例4同樣，高電阻化時(正脈沖施加時)為+2. 6V，低電阻 化時(負脈沖施加時)為+3. 0V。其他的實驗方法與實驗例3同樣。圖13是表示實驗例5中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖14是 表示實驗例5中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。如圖所示，當使電壓從OV上升到+1.9V時，電阻值從4. ΑΩ上升到數(shù)百kQ。這 時，脈沖電流也降低到數(shù)十μ A左右。進一步使電壓上升則電流開始急劇流動這一點與實 驗例3同樣，但即使電壓到達+2. 4V左右時脈沖電流也被限制在100 μ A左右。電阻值也只 能上升到數(shù)ΜΩ左右，可變電阻元件不能變化到超高電阻狀態(tài)。另外，圖13和圖14外表上 看起來電阻值不同，這是由于如上所述的施加電壓的不同造成的。即，如后所述高電阻狀態(tài) (RH)的可變電阻元件具有非線性的電壓電流特性。接著，如果使電壓降低，則在-1.7V時 電阻值再次回到4. ΑΩ?？梢灾溃襁@樣通過控制高電阻狀態(tài)(RH)的非線性導致的電 流的急劇上升(圖10和圖13的超過2V以上的區(qū)域的特性)，能夠改善向異常高電阻值粘 著的現(xiàn)象(圖9的現(xiàn)象)。但是，如果觀察圖12中各電阻變化的反復，也可以觀測到，各個 RH的值變化較大而出現(xiàn)偏差，偶爾會超過107Ω。這個變動的原因雖然尚不明確，但是有找 到電流限制值的最適條件的需要。對于這個觀點通過進一步的詳細討論可以明確，在這之 前先對目前為止得到的見解進行整理。[從實驗例1到5得到的見解]從實驗例1到5的結(jié)果，可以得到以下見解。第一見解是，可變電阻元件(優(yōu)選含有過渡金屬氧化物作為可變電阻材料的可變 電阻元件，更優(yōu)選具有包括含氧量不同的第一氧化物層和第二氧化物層的層疊結(jié)構(gòu)作為可 變電阻層的可變電阻元件)在高電阻狀態(tài)(RH)下表現(xiàn)出非線性的電壓電流特性(半導體 特性)。在低偏壓區(qū)域(電極間電壓的絕對值較小的狀態(tài))表現(xiàn)出高電阻值，而在高偏壓 區(qū)域(電極間電壓的絕對值較大的狀態(tài))表現(xiàn)出低電阻值。這意味著，高電阻狀態(tài)(RH)下可變電阻元件的電流電壓特性具有較強的偏壓依賴性。第二見解是，如果不對高偏壓區(qū)域的電流量進行適當?shù)南拗?，就會發(fā)生可變電阻 元件向超高電阻狀態(tài)不可逆地遷移，不能再回到低電阻狀態(tài)(RL)的問題。將實驗例3與實驗例5作比較，從中可以推測出，在實驗例3中，在高偏壓區(qū)域當 電流量較大時可變電阻元件向超高電阻狀態(tài)變化。可以推測出，在實驗例2中可變電阻型 元件不可逆地向RH(高電阻狀態(tài))變化的問題，也是由于高偏壓區(qū)域的大電流產(chǎn)生的。另 一方面，正如在實驗例5中討論的那樣，可以推測出，實驗例4中可變電阻型元件在RH(高 電阻狀態(tài))和RL(低電阻狀態(tài))之間持續(xù)可逆地遷移，是因為通過晶體管(負載電阻)對 電流進行了控制而使高偏壓區(qū)域的電流量變小。通過在高電阻化時進行電流控制，能夠抑 制像實驗例2那樣的問題。[實驗例6高電阻化時可變電阻元件的電壓電流特性的詳細說明]在實驗例2 5中，從RL到RH的狀態(tài)變化由于對施加電壓的變化產(chǎn)生靈敏反應， 對此過程的詳細把握較為困難。在實驗例6中，用電壓電流特性的上升更緩慢的晶體管 B(參照圖8 柵極電壓+4. 5V)代替實驗例2 5中使用的晶體管A，對從RL到RH的狀態(tài) 變化進行詳細的研究。具體而言，將與實驗例1的樣品B在相同條件下制作的可變電阻元件，置于與圖1 同樣的電路結(jié)構(gòu)，使電阻狀態(tài)變化。晶體管使用圖8的晶體管B。對于低電阻狀態(tài)(電阻 值IOkQ)的可變電阻元件，邊對串聯(lián)線路施加電脈沖邊使電壓從OV開始緩緩上升。如果 串聯(lián)線路的電阻值(元件DC電阻值)發(fā)生了 5倍以上的變化就暫時中止電壓上升(將此 作為一組(set))，再次邊從OV開始緩緩地使電壓上升邊施加電脈沖到串聯(lián)線路(將此作為 下一組)。電脈沖的施加方法和電壓極性的定義以及電阻值的測定方法等，與實驗例2和實 驗例3相同。圖15是表示實驗例6中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖16是 表示實驗例6中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值(元件DC電阻值)的關系的 圖。第一組的數(shù)據(jù)用黑色菱形( )表示，第二組的數(shù)據(jù)用黑色方塊(■)表示，第三組的 數(shù)據(jù)用黑色三角(▲)表示，第四組的數(shù)據(jù)用黑色圓點(·)表示。在圖15中，白色方塊 (□)和白色三角(Δ)表示電脈沖施加時電阻狀態(tài)變化前的電流值(將脈沖寬度的前半 的值從實測點外推的值)，黑色方塊(■)和黑色三角(▲)表示電脈沖施加時電阻狀態(tài)變 化后的電流值(脈沖寬度末端的值)。圖17是表示實驗例6中電極間電壓和脈沖電流的關系的圖。電極間電壓通過如 下方式獲得首先預先算出計算機模擬的晶體管的脈沖電壓電流特性，根據(jù)測定的電流值 求取由晶體管的導通電阻導致的電壓降低量，再將之從向串聯(lián)電路施加的電壓中減去。如圖16和圖17所示，在第一組中，處于RL(電阻值10kQ)的可變電阻元件，一旦 電流(與電極間電流相等，以下在實驗例6中均如此。)超過180 μ Α，電阻值就開始上升。 電阻值的上升在電流變?yōu)?0 70 μ A時停止。第二組中，由于電壓上升的步幅的關系，當電流量超過上述的60 70μΑ，達到 80 90 μ Α(大概在Istmt線上的值)時電阻值再次開始上升。然后電阻值的上升在電流 再次變?yōu)?0 70 μ A時停止。像這樣，第二組中反復進行如下動作電流上升到達80 90 μ Α —電阻值上升一電流下降到達60 70 μ Α —電阻值的上升停止。第三組也一樣。由此可知，可變電阻元件具有如果電流不在60 70 μ A以上則電阻值的上升就不會進行的性 質(zhì)。這個60 70 μ A的電流值就為Ilim。反過來可以認為只要稍微超過Ilim電阻值就開始 上升。在這次測定中，由于電壓上升的步幅的關系，為80 90 μ A的電流值，為了便于說明
ffl Istart feifl。在第四組中，當電極間電壓到達+3V后，電流以保持電極間電壓為+3V的方式流 動。即可以明確，可變電阻元件具有如擊穿電壓為+3V的齊納二極管的特性。在這里，考慮在電極間電壓達到+3V的狀態(tài)下進一步使對串聯(lián)線路施加的電壓上 升的情況。這時，分配到可變電阻元件上的電壓保持+3V不變。由此，只有分配到負載電阻 上的電壓上升，電流值也隨之上升?？梢酝茰y出，如果出現(xiàn)過剩的電流，則可變電阻元件就 會向超高電阻狀態(tài)遷移，或是發(fā)生絕緣擊穿。圖18 21是表示負載電阻(在實驗例6中是晶體管)與可變電阻元件之間的 電壓的分配和電流的關系的示意圖。在這些圖中為了便于說明，固定了晶體管的特性(實 線)，將可變電阻元件的特性(虛線)，以向串聯(lián)線路施加的電壓為起點反向表示。實線與 虛線的交點為實際實現(xiàn)的電流值。交點的電壓值為分配給晶體管的電壓，從向串聯(lián)線路施 加的電壓中減去該電壓后的值即為分配到可變電阻元件上的電壓。圖18是表示可變電阻元件從第一特性(RL)向第二特性變化的樣態(tài)的示意圖。如 圖所示，在可變電阻元件處于RL即第一特性(圖中的(1))的情況下，當向串聯(lián)線路施加的 電壓達到+1.6V(圖中的Α)時，串聯(lián)線路中流動的電流達到180μΑ，可變電阻元件的電阻 值開始上升(圖中的B)。當電流降低到60 70 μ A (Ilim)時，電阻值的上升停止(圖中的 C)，可變電阻元件變得具有第二特性(圖中的O))。圖19是表示可變電阻元件從第二特性向第三特性變化的樣態(tài)的示意圖。如 圖所示，在可變電阻元件處于第二特性的狀態(tài)下，使向串聯(lián)線路施加的電壓只上升一個 階段的電壓量，例如施加電壓到達+1.8V(圖中的D)，串聯(lián)線路中流動的電流到達80 90 μ A(Istmt)，可變電阻元件的電阻值開始上升。當電流降低到60 70 μ A時，電阻值的上 升停止，可變電阻元件變得具有第三特性(圖中的(3))。即，由于施加電壓的上升，在電流 反復著先暫時增加然后降低的現(xiàn)象的同時，電阻值上升(圖中的Ε)。圖20是表示可變電阻元件從第三特性向第四特性變化的樣態(tài)的示意圖。如圖所 示，如果在可變電阻元件處于第三特性的狀態(tài)下提高向串聯(lián)線路施加的電壓，則當施加電 壓到達+2. 6V時(圖中的F)在串聯(lián)線路中流動的電流到達80 90 μ Α，可變電阻元件的電 阻值開始上升。當電流降低到60 70 μ A時，電阻值的上升停止，可變電阻元件變得具有 第四特性(圖中的G))。第四特性是電阻上升的最后階段，處于電阻值不會再變?yōu)楦唠?阻的高電阻狀態(tài)，具有如果電極間電壓到達規(guī)定的值則電流以保持該電壓的方式流動的如 齊納二極管那樣的特性。圖21是表示可變電阻元件到達第四特性之后進一步使向串聯(lián)線路施加的電壓上 升時的樣態(tài)的示意圖。如圖所示，可變電阻元件具有如齊納二極管那樣的特性。這種特性 某種程度上是穩(wěn)定的，但流動遠超過Istot的大電流會導致元件變?yōu)槌唠娮锠顟B(tài)或是元件 被破壞的情況不會改變。因此，隨著向串聯(lián)線路施加的電壓的上升，由于電極間電壓被一直 固定在+3V，分配到晶體管上的電壓上升，所以電流也上升。如果在OV附近的晶體管的電壓 電流特性的上升(傾斜)很陡峭(例如如圖8的晶體管A的特性)，則會在串聯(lián)線路中瞬時出現(xiàn)大電流流動，可變電阻元件會變?yōu)槌唠娮锠顟B(tài)，或由于絕緣擊穿而變?yōu)楫惓５碗娮?的狀態(tài)。如果變?yōu)槌唠娮锠顟B(tài)，則視情況可變電阻元件不再能返回低電阻狀態(tài)。即由于 大電流的流動，可變電阻元件的電阻狀態(tài)出現(xiàn)不可逆的變化，會產(chǎn)生失去作為存儲元件的 功能的結(jié)果。反過來說，在到達表示電阻值不可能更高的最大的RH的第四特性時，沒有必要在 電流急劇流動的電極間電壓(后述的RH擊穿電壓對應圖17的V3)以上的區(qū)域中使電流 流動。但是，在上述的RH擊穿電壓以下，由于需要向作為目標的最大RH變化，所以優(yōu)選流 動上述的Ilim以上的電流。這是RH的電流限制的最佳條件?？梢哉J為這樣的RH擊穿電壓 的值和上述的Ilim的值隨可變電阻元件的上述第二氧化物層的膜厚、元件尺寸、可變電阻膜 的組成和材料等的變化而變化。即只要元件的結(jié)構(gòu)確定就大體上唯一確定，但并不受到限 定。通過如上所述的實驗，對與非易失性存儲裝置所用元件相應的固有值進行測定，能夠作 為負載電阻的條件值導出。另外，因為非易失性存儲裝置使用非常多的元件，由于各元件產(chǎn) 生的偏差等，上述的RH擊穿電壓和Ilim的值也發(fā)生偏差。更實用地，對RH擊穿電壓和Ilim 的偏差特性也進行測定，更優(yōu)選使之限制在乘以足夠的安全系數(shù)后的RH擊穿電壓的下限 與Ilim的上限的交點以下的負載電阻的特性。在如上的從RL到RH變化時的負載電阻的特性條件中，決定了一個方面的條件 (根據(jù)變化到RH后的狀態(tài)導出的負載電阻的特性條件)。但是另一方面的條件，即變化到 RH前的狀態(tài)下的負載電阻特性的條件尚未決定。為了闡述清楚這點用以下的實驗進行說明。[實驗例7:從RL起電阻值開始上升的電流值(12)的差異的研究]如圖10和圖13所示，將晶體管A用作負載電阻時從RL起電阻值開始上升的電流 值(12)約為350μΑ，與之相對的，如圖15和圖17所示，將晶體管B用作負載電阻時12約 為 180 μ Α。對在實驗例7中，由晶體管的不同造成12產(chǎn)生如上所述的差異的原因進行研究。 具體而言，除了使用的晶體管為晶體管B(柵極電壓為+4. 5V)、從負電壓一側(cè)開始電壓施加 和電壓的變化幅度不同以外，通過與實驗例3相同的裝置結(jié)構(gòu)和條件，對可變電阻元件的 電壓電流特性進行確認。以下，首先，在研究從RL起電阻值開始上升(高電阻化開始)的條件之前，對從RH 起電阻值的減小過程(低電阻化過程)進行研究。圖22是表示實驗例7中向串聯(lián)線路施加的電壓和脈沖電流的關系的圖。圖23是 表示實驗例7中向串聯(lián)線路施加的電壓和串聯(lián)線路的電阻值的關系的圖。如圖所示，如果電壓從OV降低到-2V，電阻狀態(tài)從RH向RL變化。接著，如果使電 壓上升到+2V，則電阻狀態(tài)從RL向RH變化。之后如果進一步使電壓上升，則電流開始急劇 流動，在電壓為+4V左右時脈沖電流到達200μΑ。但是，電阻值的上升停止在1ΜΩ左右。 另外，在圖22和圖23中外表上的電阻值不同，這是由電壓的不同和可變電阻元件具有非線 性的電壓電流特性造成的。圖M是表示實驗例7中電極間電壓和脈沖電流的關系的圖。電極間電壓用與實 驗例6相同的方法求得。將圖22與圖10作比較，盡管元件結(jié)構(gòu)相同，但是即將從RL開始向RH變化時的電
27流，在圖22中為180 μ A左右，在圖10中為350 μ A左右，有著很大的差異。但是，在圖22 中將即將從RL開始向RH變化時的電流與到達RL時的電流作比較，一個為180 μ Α,另一個 為-220 μ Α,絕對值表現(xiàn)為很接近的值，同樣地在圖10中350 μ A和400 μ A也表現(xiàn)為較接近 的值。即可以推測，從RL向RH的變化依賴RL的特性。然后，這種依賴關系，如圖25所示， 根據(jù)實驗例7的電極間電壓與元件耗電(電極間電壓與元件電流的積)的關系能夠進一步 明確。根據(jù)圖25可知，從RL向RH變化開始時約為200 μ W，這與從RH向RL變化結(jié)束時提 供給元件的最大消耗功率量相等。即，如果反方向提供比向RL變化時提供的最大消耗功率 量大的量，則從RL向RH的變化開始。S卩，從RL向RH變化的條件依賴于RL的特性。接下分析RL的特性是怎樣決定的。如果特別地只著眼于電極間電壓來看圖對，會發(fā)現(xiàn)從RL向RH變化的開始點與向 RL變化的到達點幾乎是點對稱的。這表示RL(低電阻狀態(tài))下元件的電壓電流特性的正極 性和負極性幾乎是對稱的。然后，特別是可以觀測到向RL變化的到達點被限制在電壓-IV 附近、電流-220 μ A附近，可以考慮RL的特性被施加到元件上的電壓限制的可能性、被在元 件中流動的電流量限制的可能性、進而作為被此二者的積的功率限制的可能性。因此，分別 著眼于電極間電壓、脈沖電流、元件耗電這三個參數(shù)，根據(jù)模擬和實測用圖26進行研究。圖沈是使用晶體管B，對假設在串聯(lián)線路上施加-2. 0V、_2. 5V、_3. OV的脈沖電壓 而使可變電阻元件的電阻從IOOkQ變化到IkQ時與晶體管之間的分壓關系所生成的各參 數(shù)的變化進行模擬從而繪制的圖，圖26(a)是以電極間電壓的絕對值為縱軸的圖，圖沈…) 是以脈沖電流的絕對值為縱軸的圖，圖26(c)是以元件消耗功率為縱軸的圖。各圖的黑色 圓點(·)表示實際的RL下的實測值。從圖沈(b)可以看出，存儲單元兩端電壓為-2. 0V、-2. 5V、-3. OV時的處于RL (低 電阻狀態(tài))下的可變電阻元件的電流的實測值分別為180μΑ、210μΑ、220μΑ，隨著施加電 壓的絕對值的增加電流有增加的傾向。于是，如果可變電阻元件的電阻進一步下降，則元件 電流也能夠更大，可以得知，電流并沒有被外部因素(例如電驅(qū)動方法等)限制，低電阻化
并沒有停止。從圖^(c)可以看出，對于各施加電壓均存在消耗功率量的峰值。但是，如果 看實測值，則處于越過峰值錯開的位置，與向串聯(lián)線路施加的電壓為-2. OV時的值相比， 像-2. 5V和-3. OV那樣，電壓的絕對值越提高投入功率越增加，沒有根據(jù)耗電的不同而被限 制的傾向。另一方面，如果看圖沈(a)，根據(jù)向串聯(lián)線路施加-2V、_2. 5V、_3. OV的施加電壓時 的實測值的繪圖能夠明確，兩端電壓被固定在0. 9 0. 95V的大致一定值。此電壓值成為 低電阻化臨界電壓(第一電壓VI)。即可以知道，處于RL(低電阻狀態(tài))的可變電阻元件 的電阻值和電流由電極間電壓(電場)決定，具有當電極間電壓變得比Vl小則電阻值不會 進一步降低的特性。圖27是使用晶體管類型A，對在串聯(lián)線路上施加-1. 7V、_2. 0V、_2. 7V的脈沖電壓 而使可變電阻元件的電阻從IOOkQ變化到IkQ時與晶體管之間的分壓關系所生成的各參 數(shù)的變化進行模擬從而繪制的圖，圖27(a)是以電極間電壓的絕對值為縱軸得到的圖，圖 27(b)是以脈沖電流的絕對值為縱軸得到的圖，圖27(c)是以元件消耗功率為縱軸得到的 圖。各圖的黑色圓點(·)表示實際的RL下的實測值。
從圖27中也能看到與圖沈相同的傾向。S卩，在實測值中，RL(低電阻狀態(tài))下的 電極間電壓幾乎是一定的。但是圖27的低電阻化臨界電壓(第一電壓=Vl)為0.65 0.75V，比圖洸低0.2V 左右。這樣的差可以認為是來自可變電阻元件制造過程中的偏差。因此，在設計階段，Vl由 可變電阻元件的可變電阻膜的結(jié)構(gòu)、組成、元件結(jié)構(gòu)等決定為唯一的值。S卩，剛變化到RL后的電流值(或RL下的電極間電壓為Vl時可變電阻元件的電阻 值)由與可變電阻元件串聯(lián)連接的負載電阻的電壓電流特性所決定，從向串聯(lián)線路施加的 電壓(VPl)減去Vl后的值(VPl-Vl)的電壓下的負載電阻的電流量，即為RL的電流。通過 此電流量和施加到可變電阻元件上的電壓VI，決定可變電阻元件的RL下的電阻值。圖洲是用于說明可變電阻元件從RH向RL變化時利用電壓進行控制的概念圖。圖 觀中，將晶體管的負載曲線(虛線)與可變電阻元件的負側(cè)的電壓電流特性(實線)合成 在一起。在圖28中，如果不位于Vl左側(cè)(電壓的絕對值不大)，則可變電阻元件的電阻值 就不降低(不低電阻化)。處于RH(高電阻狀態(tài))的可變電阻元件通過虛線箭頭的線路低 電阻化，分別到達晶體管A的負載曲線(Rla)和晶體管B的負載曲線(Rlb)與直線V = Vl 相交的交點，完成低電阻化。同樣地，與晶體管A連接的可變電阻元件的電阻狀態(tài)(電流電 壓特性)為RLa，此時的電流值達到350 380 μ A。與晶體管B連接的可變電阻元件的電 阻狀態(tài)(電流電壓特性)為RLb，此時的電流值達到200 230 μ Α。如上所述，可變電阻元 件的低電阻狀態(tài)(RL)下的電流值(或電阻值)由與之連接的負載電阻的負載電阻特性和 Vl決定。以上是低電阻化過程中的控制。接下來對從RL到RH的變化的開始(高電阻化開始)條件進行研究。如圖25所示，可以知道，如果反向施加與RL (低電阻狀態(tài))下的最大投入功率(圖 中的點Α，約200 μ W)相等的量，高電阻化(電阻值的上升)就會開始(點B)。S卩，高電阻 化開始時的元件耗電與低電阻化完成時元件耗電相等。只要電阻值和功率相等，基本上電 壓和電流也會相等。但是，可變電阻元件由于正側(cè)施加和負側(cè)施加時電壓-電流特性略有 不同并不是完全一致，所以嚴謹?shù)卣f負側(cè)和正側(cè)的電流(絕對值)和電壓(絕對值)不同。 但是，大致上剛低電阻化后的電流(絕對值)和電壓(絕對值)與高電阻化開始時的電流 (絕對值)和電壓(絕對值)的值很接近。即，作為對可變電阻元件進行控制的層面上的設 計條件，作為幾乎相等進行處理。即，高電阻化開始時的電壓的絕對值與Vl相等，高電阻化 開始時的電流的絕對值與Il相等。由此，正脈沖施加時(高電阻化脈沖施加時)的電流值 的絕對值需要具有超過Il絕對值的能力。通過對以上內(nèi)容進行整理，在上述的兩個見解的基礎上，追加接下來的三個見解。第三見解是，可變電阻元件具有低電阻化臨界電壓(第一電壓V1)這一點，當電 極間電壓變得比該低電阻化臨界電壓更小時，電阻值并不會進一步降低。在電極間電壓到 達Vl的階段，電阻值的降低(電阻狀態(tài)的變化)停止，這時的電流電壓特性成為低電阻狀 態(tài)(RL)的電流電壓特性。處于RL的可變電阻元件的電極間電壓變?yōu)閂l時的電流量(II)， 等于在與可變電阻元件連接的負載電阻的兩端施加AVP1( = VPl-Vl)的電壓時的電流量 (IRl)。其中，VPl是使可變電阻元件低電阻化時向串聯(lián)線路施加的電壓。
第四見解是，用于使可變電阻元件從RL到RH變化的電極間電壓中，存在開始從 RL向RH變化(高電阻化)之前的第一 RH化電壓區(qū)域(是不足V2的RL區(qū)域，電極間電壓 為V2時的電流為12)、通過使比規(guī)定的高電阻化臨界電流(Ilim)大的電流流動來進行高電 阻化的第二 RH化電壓區(qū)域(V2以上不足V3的區(qū)域)、以使電極間電壓保持為比第二 RH化 電壓區(qū)域更大的一定電壓(V3)的方式流動電流的第三RH化電壓區(qū)域(V3以上的區(qū)域)。 為了防止可變電阻元件變化到超高電阻狀態(tài)或發(fā)生絕緣擊穿，需要進行限制，以使在第三 RH化電壓區(qū)域急劇增加的電流在規(guī)定的閾值以下。具體而言，優(yōu)選使電極間電壓到達V3時 的電流值在高電阻化臨界電流(Ilim)以下。第五見解是，從RL開始向RH變化(高電阻化)時的條件是，以使功率等于Il X Vl 且電壓和電流的方向與低電阻化相反的方式，施加電壓到串聯(lián)線路。高電阻化開始的電流 12與Il絕對值大致相等，高電阻化開始的電壓V2與Vl絕對值大致相等。[第一變形例]圖四是僅繪出圖3的正電壓側(cè)的圖。如圖所示，在本實施方式中，負載電阻的電 壓電流特性(負載曲線似)中，當兩端電壓為ΔνΡ2( = νΡ2-ν》時的電流IR2在12(圖中 的點A)之上，當兩端電壓為AVP3( = VP2-V3)以下時，電流在Ilim(圖中的點B)以下。但 是，實際上12遠遠大于Ilim，考慮到存儲器陣列的存儲單元之間的偏差在內(nèi)，要準備具有滿 足上述條件的負載電阻特性的負載電阻大多較為困難。另外在圖中，I表示第一 RH化電壓 區(qū)域，II表示第二 RH化電壓區(qū)域，III表示第三RH化電壓區(qū)域(圖30、圖31也一樣)。圖30是本發(fā)明的第一實施方式的第一變形例中非易失性存儲裝置的相當于圖四 的圖。第一變形例的裝置結(jié)構(gòu)和可變電阻元件的特性如上述的第一實施方式所述。另外， 圖30的負電壓側(cè)與圖3相同。但是，不同點在于，第一變形例中電脈沖施加裝置102能夠 從VPl的電脈沖、與VPl極性不同的VP2和與VPl極性不同的第三施加電壓(在圖30的例 子中，即VP3。以下為了便于說明稱作VP3。)的電脈沖中選擇一個進行輸出。如圖3和圖30所示，在第一變形例中，如果從電脈沖施加裝置102施加VP2的電脈 沖到串聯(lián)線路130，可變電阻層126從RL向第三電阻狀態(tài)(在圖30的例子中，即RH’。以 下為了便于說明稱作RH’。)變化(圖中的點A—點B)，第三電阻狀態(tài)具有如下電流電壓特 性若在同樣的電極間電壓下對電阻值(例如電極間電壓=V2時的電阻值)進行比較，其 電阻值比RH低但比RL高。VP2是指使可變電阻元件開始高電阻化時的向串聯(lián)線路施加的 電壓。如果進一步從電脈沖施加裝置102施加VP3的電脈沖到串聯(lián)線路130，則可變電阻 層1 從RH，向RH變化。另外，令VP1的極性為負，VP2的極性為正，下部電極124與上部電極128之間產(chǎn) 生的電壓為電極間電壓，下部電極124與上部電極128之間流動的電流為電極間電流，從電 脈沖施加裝置102施加VPl到串聯(lián)線路130時的電極間電壓的極性為負，從電脈沖施加裝 置102施加VP2到串聯(lián)線路130時的電極間電壓的極性為正。如已經(jīng)闡述過的那樣，可變電阻層126在從RH向RL變化時如果電極間電壓到達 負電壓VI，電阻值的降低就會停止，在從RL向著RH變化時如果電極間電壓到達與Vl絕對 值相同且為正電壓的V2，電阻值就開始上升。這時，使在串聯(lián)線路130中設定的負載電阻為 如圖所示的R2的負載電阻特性，以點B的交點電壓值比V3的電壓更低的電壓為VP2，在施加電壓=VP2的電脈沖到串聯(lián)線路130時，電阻上升沒有到達作為目標的RH，而是在相同電 極間電壓下電阻值比RH低的RH’停止電阻上升。然后，進一步使在串聯(lián)線路130中設定的 負載電阻為如圖所示的R3的負載電阻特性，以電壓值比V3大的電壓為VP3，在施加電壓= VP3的電脈沖到串聯(lián)線路130時，可變電阻層126從RH’向RH變化。這時如果電極間電壓 到達V3，電極間電流就以保持電極間電壓為V3的方式流動，在(VP3-V3)的電壓被施加到負 載電阻上時流動的電流量(點C的電流值)與電極間電流相等時，達到平衡狀態(tài)。另外，與 圖四同樣地，具有如下特性在從RL向RH’并進一步向RH變化時的電極間電壓的范圍即 V2以上不足V3的期間，如果電極間電流降低到Ilim，電阻值的上升就會停止。與上述的負載電阻相當?shù)木w管110，在電脈沖施加裝置102輸出VP2的電脈沖 時，負載電阻特性設定成，VP2減去V2的電壓被施加到晶體管110上時流動的電流，在VPl 減去Vl的電壓被施加到晶體管110上時流動的電流的絕對值以上(圖30的12以上)，在 電脈沖施加裝置102輸出VP3的電脈沖時，負載電阻特性設定成，VP3減去V3的電壓被施 加到晶體管110上時流動的電流，在Ilim以下(圖30的點C)。如上所述，通過負載電阻特性的切換而進行的第一變形例的非易失性存儲裝置的 數(shù)據(jù)寫入方法，在具有上述結(jié)構(gòu)的非易失性存儲裝置中，當輸入VP2的電脈沖到串聯(lián)線路 130時，設定晶體管110的特性以使串聯(lián)線路130中流動的電流在VPl減去Vl的電壓被施 加到晶體管Iio上時流動的電流以上(圖中的點A)，并且，當輸入VP2的電脈沖到串聯(lián)線路 130時，利用晶體管110，將在串聯(lián)線路130中流動的電流限制在Ilim以下(圖中的點C)。通過上述的結(jié)構(gòu)，能夠?qū)崿F(xiàn)如圖30所示的至少兩個階段的高電阻化。S卩，通過改 變了負載電阻特性的多次脈沖施加，進行與圖四等效的寫入，從而使條件滿足。圖30是通 過兩次脈沖施加完成寫入的例子。首先將晶體管的特性設定為電壓電流特性陡峭的R2，施 加VP2到串聯(lián)線路，使可變電阻元件向過渡的高電阻狀態(tài)(RH’)遷移。這時，優(yōu)選電極間電 壓不進入第三RH化電壓區(qū)域(V3以上的區(qū)域)。接著，將晶體管的特性設定為電壓電流特 性平緩的R3，施加比V3大的第三施加電壓(VP3)到串聯(lián)線路，向RH推移。像這樣，當電脈 沖施加裝置施加兩階段的電壓(VP2和VP； )時，通過對串聯(lián)線路施加VP2使可變電阻元件 開始高電阻化，通過對串聯(lián)線路施加VP3來完成可變電阻元件的高電阻化。第一變形例具有負載電阻切換裝置(在圖1的例子中，即柵極電壓切換裝置104。 以下為了便于說明，稱作柵極電壓切換裝置104。)，柵極電壓切換裝置104，在電脈沖施加 裝置102輸出VPl的電脈沖時，電脈沖施加裝置102輸出VP2的電脈沖時，和電脈沖施加裝 置102輸出VP3的電脈沖時，對晶體管110的特性進行切換。第一變形例中的負載電阻，是具有兩個主端子114、116和一個控制端子112的晶 體管110，柵極電壓切換裝置104通過切換施加到控制端子112上的電壓來對晶體管110的 特性進行切換。另外，也可以考慮電脈沖施加裝置102具有多個輸出阻抗并對此進行切換的結(jié) 構(gòu)。這時輸出阻抗所使用的負載電阻也可以是如晶體管那樣的有源元件，或是設置在半導 體基板上的通過半導體開關等切換由多晶硅等構(gòu)成的多個固定電阻的復合元件。[第二變形例]圖31是本發(fā)明的第一實施方式的第二變形例中非易失性存儲裝置的相當于圖四 的圖。第二變形例的裝置結(jié)構(gòu)除了將晶體管110替換為負載電阻電路210以外，其他同上
31述的第一實施方式。圖32是本發(fā)明的第一實施方式的第二變形例中非易失性存儲裝置中的負載電阻 電路的電路圖。如圖32所示，在第二變形例的非易失性存儲裝置中，負載電阻電路210具有晶體 管218與二極管211并聯(lián)連接的結(jié)構(gòu)。晶體管218具有控制端子216、第一主端子212和第 二主端子214。利用上述結(jié)構(gòu)，如圖31所示，能夠?qū)崿F(xiàn)在第三RH化電壓區(qū)域(V3以上區(qū)域)由晶 體管支配的電流特性，在第一 RH化電壓區(qū)域(不足V2的RL區(qū)域)由二極管支配的電流特 性，能夠比較容易地滿足上述條件。[第三變形例]作為本發(fā)明的第一實施方式的第三變形例可以考慮的是，應用上述的見解3和見 解5，通過使圖四的12降低至接近Ilim，能夠放寬負載電阻特性的條件。但是對于這種方 法，可以認為會出現(xiàn)隨著RL的電阻值的上升，與RH的電阻值的差(數(shù)據(jù)的檢測裕度)變小 的問題。但是，在存儲單元的偏差小的情況下和存儲器陣列的容量小等數(shù)據(jù)的檢測裕度足 夠的情況下是可以利用的。S卩，第三變形例的非易失性存儲裝置具有負載電阻切換裝置(在圖1的例子中，即 柵極電壓切換裝置104。以下為了便于說明，稱作柵極電壓切換裝置104。)，柵極電壓切換 裝置104在電脈沖施加裝置102輸出VPl的電脈沖時，和電脈沖施加裝置102輸出VP2的 電脈沖時，對晶體管110的特性進行切換。另外，在第一變形例的非易失性存儲裝置中，負載電阻是具有兩個主端子和一個 控制端子的晶體管110，柵極電壓切換裝置104采用通過切換施加到控制端子112上的電壓 來對晶體管110的特性進行切換的結(jié)構(gòu)。上述結(jié)構(gòu)通過使圖四的12降低至接近Ilim，能夠放寬負載電阻特性的條件。(第二實施方式)第二實施方式的非易失性存儲裝置基于第一實施方式的非易失性存儲裝置，構(gòu)成 ITlR型存儲器陣列。圖33是表示本發(fā)明的第二實施方式中非易失性存儲裝置的一個結(jié)構(gòu)的框圖。另 外，圖34是表示圖33中C部的結(jié)構(gòu)(兩比特份的結(jié)構(gòu))的截面圖。如圖33所示，本實施方式的非易失性存儲裝置300，在半導體基板上，具有存儲 器主體部301，該存儲器主體部301具備有存儲器陣列302 ；行選擇電路/驅(qū)動器303 ；列 選擇電路304 ；用于進行信息寫入的寫入電路305 ；用于檢測在選擇位線中流動的電流量， 判定數(shù)據(jù)是“1”或“0”的讀放大器(Sense Amplif ier) 306 ；和通過端子DQ對輸入輸出數(shù) 據(jù)進行輸入輸出處理的數(shù)據(jù)輸入輸出電路307。另外，非易失性存儲裝置300進一步具有 cell-plate (單元板)電源(VCP電源)308、接收從外部輸入的地址信號的地址輸入電路 309、和基于從外部輸入的控制信號對存儲器主體部301的動作進行控制的控制電路310。存儲器陣列302具有形成在半導體基板上的以在第一平面內(nèi)沿著第一方向互相 平行延伸的方式形成的多個第一配線(在圖33的例子中，即字線Wi)、ffLl、ffL2···。以下 為了便于說明，稱作字線Wi)、ffLl、ffL2···。)，和以在與第一平面平行的第二平面內(nèi)沿著第 二方向互相平行延伸且與第一配線立體交叉的方式形成的多個第二配線(在圖33的例子中，即位線BL0、BL1、BL2…。以下為了便于說明，稱作位線BL0、BL1、BL2…。)，以及分別設 置在這些的字線虬0、虬1、^^"和位線虬0、81^1、81^"的立體交叉點處的存儲單元11211、 M212、M213、M221、M222、M223、M231、M232、M233(以下用“存儲單元 M211、M212... ” 表示)， 各個存儲單元M211、M212···具有如圖1所示的串聯(lián)線路130，字線WjOJLI JL2…與各個存 儲單元 M211、M212…中含有的晶體管 Til、T12、T13、T21、T22、T23、T31、T32、T33...(以下 用“晶體管T11、T12···”表示)的控制端子112連接，位線BL0、BL1、BL2…與各個存儲單元 M211、M212…所具有的串聯(lián)線路130的一端連接。可變電阻元件在存儲單元內(nèi)作為非易失性存儲元件動作。存儲單元由于是由一個 晶體管與一個可變電阻元件構(gòu)成的，所以被稱為ITlR型存儲單元。另外，存儲器陣列302 具有與字線Wi) JLl JL2···平行排列的多個板線(plate line)PL0、PLl、PL2···。板線PLO、 PL1、PL2…與各個存儲單元M211、M212…所具有的串聯(lián)線路130的另一端連接。如圖34所示，在字線WfLOJLl的上方配置位線BLO，在該字線WjOJLI與位線BLO 之間，配置板線PLO、PLl。在這里，在存儲單元M211、M212···所含有的非易失性存儲元件中，具有如上所述的 含有氧化鉭的可變電阻層。更具體地，圖34的非易失性存儲元件313中含有的下部電極層 314、上部電極層316、可變電阻層315分別對應于圖2的可變電阻元件120的下部電極124、 上部電極128、可變電阻層126。另外，在圖34中317表示栓塞層(plug layer)，318表示金屬配線層，319表示源 極/漏極區(qū)域。圖33的存儲器陣列302的選擇晶體管是用η溝道MOS晶體管示例的，晶體管Τ11、 Τ12、Τ13…的漏極與位線BLO連接，晶體管Τ21、Τ22、Τ23…的漏極與位線BLl連接，晶體管 Τ31、Τ32、Τ33···的漏極與位線BL2連接。另外，晶體管Τ11、Τ21、Τ31…的柵極與字線WLO連接，晶體管Τ12、Τ22、Τ32…的柵 極與字線WLl連接，晶體管Τ13、Τ23、Τ33…的柵極與字線WL2連接。進一步，所有晶體管Til、Τ12…的源極均各自與對應的可變電阻元件連接。另外 自不用說，上述漏極和源極的關系只是為了便于說明而定義的，可隨施加方向調(diào)換。另外，存儲單元Μ211、Μ221、Μ231…與板線PLO連接，存儲單元Μ212、Μ222、Μ232… 與板線PLl連接，存儲單元Μ213、Μ223、Μ233…與板線PL2連接。地址輸入電路309，從外部電路(未圖示)接收地址信號，基于此地址信號將行地 址信號輸出到行選擇電路/驅(qū)動器303，并將列地址信號輸出到列選擇電路304。在這里， 地址信號是表示從多個存儲單元Μ211、Μ212…中選擇出來的特定的存儲單元的地址的信 號。另外，行地址信號是表示地址信號所示的地址中行的地址的信號，列地址信號是表示地 址信號所示的地址中列的地址的信號?？刂齐娐?10，在信息的寫入循環(huán)中，根據(jù)輸入到數(shù)據(jù)輸入輸出電路307的輸入數(shù) 據(jù)Din，將指示寫入用電壓的施加的寫入信號向?qū)懭腚娐?05輸出。另一方面，在信息的讀 取循環(huán)中，控制電路310將指示讀取用電壓的施加的讀取信號向列選擇電路304輸出。行選擇電路/驅(qū)動器303，接收從地址輸入電路309輸出的行地址信號，根據(jù)此行 地址信號，從多個字線mi)、WLl、ffL2…中選擇出某一個，并對此選擇出來的字線施加規(guī)定的 電壓。
另外，列選擇電路304，接收從地址輸入電路309輸出的列地址信號，根據(jù)此列地 址信號，從多個位線BL0、BL1、BL2···中選擇出某一個，并對此選擇出來的位線施加寫入用電 壓或讀取用電壓。此時根據(jù)施加方向，cell-plate電源308選擇性地輸出GND或規(guī)定的施 加電壓。在寫入電路305接收了從控制電路310輸出的寫入信號的情況下，對列選擇電路 304輸出用于對選擇出來的位線指示寫入用電壓的施加的信號。在本實施方式中，電脈沖施 加裝置以含有控制電路310和寫入電路305的方式構(gòu)成。另外，讀放大器306在信息的讀取循環(huán)中，對在作為讀取對象的選擇位線中流動 的電流量進行檢測，判定數(shù)據(jù)是“1”或“0”。將根據(jù)此結(jié)果得到的輸出數(shù)據(jù)D0，通過數(shù)據(jù)輸 入輸出電路307，輸出到外部電路。[非易失性存儲裝置的動作例]接著，對寫入信息時的寫入循環(huán)和讀取信息時的讀取循環(huán)下非易失性存儲裝置的 動作例，參照圖35所示的時序圖進行說明。圖35是表示本發(fā)明的非易失性存儲裝置的動作的一例的時序圖。另外，在這里表 示分別以可變電阻層為RH(高電阻狀態(tài))的情況下為信息“1”，以RL(低電阻狀態(tài))的情況 下為信息“0”進行分配時的動作例。另外，為了便于說明，只表示對存儲單元M211和M222 進行信息的寫入和讀取的情況。在圖35中，VP表示可變電阻元件的電阻變化所需的存儲單元兩端的脈沖電壓。另 外，板線根據(jù)施加方向與電壓VP或GND連接，根據(jù)切換的需要，各位線、板線預充電到電壓 VP或放電到GND。在對存儲單元M211的寫入循環(huán)中，施加脈沖寬度tp的脈沖電壓VP到字線札0， 使晶體管Tll處于ON(導通)狀態(tài)。然后，對應這個時刻，施加脈沖電壓VP到位線BL0，將 板線PLO設定為GND電平。由此，在存儲單元M211寫入信息“0”時的寫入用電壓VP只以 脈沖寬度tp被施加到可變電阻元件的第一電極側(cè)(下部電極側(cè))，其結(jié)果是存儲單元M211 的可變電阻層低電阻化。即，在存儲單元M211中寫入了信息“0”。這時的施加狀態(tài)的示意 圖如圖35中作為施加狀態(tài)A的部分所示，可以知道電流從第一電極層(下部電極層)向第 二電極層(上部電極層)流動。接著，在對存儲單元M222的寫入循環(huán)中，預先在循環(huán)最初全部的字線為OV時使包 含非選擇的位線和板線在內(nèi)預充電到VP，只對選擇出來的位線BLl施加0V，對字線WLl施 加脈沖寬度為tp的脈沖電壓VP，使晶體管T22處于ON狀態(tài)。由此，在存儲單元M222寫入 信息“1”時的寫入用電壓VP被施加到可變電阻元件的第二電極側(cè)(上部電極側(cè))，其結(jié)果 是存儲單元M222的可變電阻層高電阻化。即，在存儲單元M222中寫入了信息“1”。另外， 當循環(huán)結(jié)束時將預充電到VP的各線放電到0V。這個循環(huán)的施加狀態(tài)的示意圖如圖35中作 為施加狀態(tài)B的部分所示，可以知道電流從第二電極層(上部電極層)向第一電極層(下 部電極層)流動。在對存儲單元M211的讀取循環(huán)中，為了使晶體管Tll處于ON狀態(tài)，施加規(guī)定的電 壓到字線WL0，對應這個時刻，比寫入時的脈沖振幅小的，不使存儲單元的電阻狀態(tài)(以下， 存儲單元的電阻狀態(tài)是指存儲單元包含的可變電阻元件的電阻狀態(tài))發(fā)生變化的讀取用 脈沖電壓VR被施加到位線BL0。由此，輸出與低電阻化的存儲單元M211的可變電阻層的電阻值對應的電流，通過檢測該輸出電流值，讀出信息“0”。接著，在對存儲單元M222的讀取循環(huán)中，施加與對上述存儲單元M211的讀取循環(huán) 相同的電壓到字線WLl和位線BL1。由此，輸出與高電阻化的存儲單元M222的可變電阻層 的電阻值對應的電流，通過檢測該輸出電流值，讀出信息“ 1 ”。這里對可變電阻元件的電阻變化的方向(極性)和與晶體管的連接進行說明。圖 35的施加狀態(tài)B表示從RL (低電阻狀態(tài))向RH(高電阻狀態(tài))變化的高電阻化時的施加狀 態(tài)，通過使位線為GND，板線為高電阻化電壓(VP = VP2)，來使電流從板線向位線流動。這 時可變電阻元件成為連接VP與漏極之間的關系。施加狀態(tài)A表示從RH(高電阻狀態(tài))向 RL(低電阻狀態(tài))變化的低電阻化時的施加狀態(tài)，通過使位線為高電阻化電壓(VP = VPl), 板線為GND，來使電流從位線向板線流動。這時可變電阻元件成為連接源極與GND之間的關 系。在圖35中，施加狀態(tài)A (低電阻化)下的位線電壓與字線電壓相等，施加狀態(tài)B (高 電阻化)下的板線電壓與字線電壓相等，都等于VP。在施加狀態(tài)A(低電阻化)電流從BLl 向PLl流動。可變電阻元件變?yōu)榕c晶體管的源極側(cè)(沿著電流流動的下流側(cè))連接?？勺?電阻元件的第一電極層(下部電極)被施加從向串聯(lián)線路(存儲單元的兩端)施加的電 壓VP減去晶體管的閾值電壓(Vth)的電壓(VP-Vth)。由此，即使向串聯(lián)線路施加的電壓 為相等的VP，只要可變電阻元件處于同樣的電阻狀態(tài)(具有同樣的電流電壓特性)，則可變 電阻元件中流動的電流的絕對值在施加狀態(tài)B (高電阻化)下比施加狀態(tài)A(低電阻化)下 大。如果遵從圖35的寫入方式，當VP = VP2= -VPl時，如圖四所示，能夠?qū)崿F(xiàn)滿足電壓 V2(^ -Vl|)時的電流超過12( -III)這一的條件的選擇晶體管的負載電阻特性R2。施加狀態(tài)B下的字線電壓(選擇晶體管的柵極電壓)和板線電壓都等于VP(VP與 VP2[高電阻化時的向串聯(lián)線路施加的電壓]相等)。如圖四所示，以當電極間電壓為V3 時電極間電流在點B的電流值以下的方式設定選擇晶體管的特性。所述選擇晶體管的特性 由VP2的電壓值決定。圖四的點B的晶體管的電流電壓特性，由于漏極-源極間電壓Vds 比柵極電壓\小，所以是線性區(qū)域。因此，漏極-源極間電流Ids可以用柵極-源極電壓Ves 和閾值電壓Vth以及漏極-源極間電壓Vds，以下述式(1)近似。Ids = KX [2X (Vcs-Vth) XVds-Vds2]......(1)其中，K = 1/2X ynXCoxX (W/L)，μη 電子遷移率，Cox 氧化膜電容，W:柵極寬
度，L 柵極長度。由于 Ves 與圖四的(VP2-V3)相等，如果使VP2-V3 = Δ V3，則 Ves = VP2 = V3+Δ V3， Vds = AV3。將這些代入式1求解出式(2)。Ids = K X [2 X (V3_Vth) X Δ V3_ Δ V32]......(2)由于AV3足夠小，若忽略AV32項，則可以得到下式(3)。Ids ^ KX [2X (V3-Vth) X Δ V3]............ (3)在式(3)中，晶體管可以作為Ids與Δ V3成比例(晶體管的電流電壓特性處于線 性區(qū)域)的晶體管對待。進一步，在這里圖四的點B的電流量為Ilim，將之代入式3求解出 Δ V3 Iliffl/[2ΚX (V3-Vth)]，圖；35的電壓VP( = VP2)的條件可以通過以下的式(4)獲得。VP 彡 V3+Ilim/ [2K X (V3_Vth) ]............ (4)另外，由于上述AV3是近似值，所以式(4)也是近似式。當然，在計算更正確的
35AV3和VP的上限時，可以通過SPICE等電路模擬來詳細求得。即可以說，晶體管的最佳驅(qū)動條件由V3和Ilim決定。根據(jù)到此為止的說明能夠明 確，只要決定了存儲單元的可變電阻元件的結(jié)構(gòu)(尺寸形狀、材料、氧化度、層疊結(jié)構(gòu)、電極 材料等)，V3和Ilim就能唯一地決定。使電極間電壓超過V3則電流變得急劇流動的現(xiàn)象，如 第一實施方式所述，與齊納二極管的被稱為齊納擊穿(Zener breakdown)的現(xiàn)象類似。二極 管擊穿包括由于隧道效應導致的齊納擊穿和雪崩擊穿(Avalanche breakdown)，但由于RH 狀態(tài)時的可變電阻膜的擊穿現(xiàn)象的機理目前尚不明了，在本說明書中將之定義為RH擊穿 (RH breakdown)。并且，將此時的電壓V3定義為RH擊穿電壓(RH breakdown voltage)，將 為了對發(fā)生擊穿現(xiàn)象而向超高電阻狀態(tài)遷移進行限制而設定的電流上限值Ilim定義為RH 擊穿限制電流(RH breakdown limit current)。一般來說，存儲器陣列的選擇晶體管從確保最大限的存儲器容量的觀點出發(fā)，使 之為半導體制造規(guī)范的最小尺寸，對于晶體管的柵極電壓，從耗電的觀點出發(fā)，將之設定為 需要的最小限的值。只要決定了所使用的可變電阻元件的結(jié)構(gòu)，就決定了 RH擊穿電壓V3 和RH擊穿限制電流Ilim，也就能夠唯一地決定滿足上述負載電阻特性的條件的晶體管的驅(qū) 動電壓條件。如上所述，根據(jù)本實施方式的結(jié)構(gòu)和寫入方式，通過圖35的施加狀態(tài)A使存儲單 元含有的可變電阻元件變化到RL狀態(tài)，通過圖35的施加狀態(tài)B使存儲單元含有的可變電 阻元件變化到RH狀態(tài)。然后，將選擇晶體管的柵極電壓、施加狀態(tài)A時的位線電壓、施加狀 態(tài)B時的板線電壓均設定為相等的VP，并以滿足式(4)的條件的方式設定VP的值。通過這 樣的寫入方式將存儲單元在施加圖四中的RH擊穿電壓V3時的電流值限制在RH擊穿限制 電流Ilim以下，防止過量的電流在RH狀態(tài)下的可變電阻元件中流動。由此抑制存儲單元包 含的可變電阻元件向超高電阻狀態(tài)的遷移，變得不再能夠返回低電阻狀態(tài)(RL)的問題，能 夠提供可靠性極高的非易失性存儲裝置。(第三實施方式)第三實施方式的非易失性存儲裝置，具有與第二實施方式的非易失性存儲裝置幾 乎相同的裝置結(jié)構(gòu)，并在動作時更加穩(wěn)定。首先對印證第三實施方式的實驗數(shù)據(jù)進行說明。[實驗例8] 本實驗使用的存儲單元，使用由可變電阻元件220和選擇晶體管112 (在與上述的 晶體管A相同條件下制作)如圖1所示串聯(lián)連接的結(jié)構(gòu)，這里的可變電阻元件220具有與 實驗例1相同的由第一含鉭層和第二含鉭層層疊的結(jié)構(gòu)，圖5的第二電極層227的材料由 銥(Ir)構(gòu)成(第二電極層227以外的材料和形狀與實驗例1相同)。
可變電阻元件的電阻可變的方向(極性)和與晶體管的連接關系，與第二實施方 式相同。存儲單元的動作，在如圖35所示的施加狀態(tài)A時變化到低電阻狀態(tài)(RL)，在施加 狀態(tài)B時變化到高電阻狀態(tài)(RH)。在第二實施方式中，使選擇晶體管的柵極電壓Ve、施加 狀態(tài)A下的位線電壓(第一施加電壓VPl的絕對值)、施加狀態(tài)B下的板線電壓(第二施加 電壓VP2的絕對值)全部為相等的電壓(VP)。實驗例8中，在使Ve、VPl、VP2彼此不同的 情況下下，測定耐反復擦寫性(write-endurance，寫壽命)。耐反復擦寫性是指，將相當于 上述信息“0”的寫入的低電阻化(向串聯(lián)線路[存儲單元]施加第一施加電壓VPl)，和相當于信息“1”的寫入的高電阻化(向串聯(lián)線路[存儲單元]施加第二施加電壓VP2)反復 交替進行，對在進行各次電壓施加后通過施加讀取電壓(0. 4V)而測定的單元電流(對應于 可變電阻元件的電阻值在存儲單元中流動的電流量)的分布進行的評價。圖40和圖41表示使選擇晶體管112的柵極電壓Ve為+3. 6V，VPl為-1. 8V，對VP2 進行改變時的耐反復擦寫性的不同。具體地說，圖40(a)表示VP2 = +1.8V時的結(jié)果，圖 40(b)表示VP2 = +1.9V時的結(jié)果，圖40(c)表示VP2 = +2. OV時的結(jié)果。圖41 (a)表示 VP2 = +2. IV時的結(jié)果，圖41 (b)表示VP2 = +2. 2V時的結(jié)果，圖41 (c)表示VP2 = +2. 4V 時的結(jié)果。圖42和圖43表示使選擇晶體管112的柵極電壓Ve為+3. 6V，VP2為+2. 0V,對 VPl進行改變時的耐反復擦寫性不同。具體地說，圖42(a)表示VPl = -1. 8V時的結(jié)果，圖 42 (b)表示VPl = -2. OV時的結(jié)果，圖42 (c)表示VPl = -2. 09V時的結(jié)果。圖43 (a)表示 VPl = -2. 2V時的結(jié)果，圖43 (b)表示VPl = -2. 31V時的結(jié)果，圖43 (c)表示VPl = -2. 4V 時的結(jié)果。另外，與第一和第二實施方式一樣，將電流從可變電阻元件的第二電極(上部電 極)向第一電極(下部電極)流動時的施加電壓定義為正電壓，將其反方向的施加電壓定 義為負電壓。因此，在沒有特別標記的情況下，在圖33和后述的圖48的非易失性存儲裝置 的結(jié)構(gòu)中，將對板線施加GND電平，對位線施加比GND電平高的電壓從而進行寫入動作的情 況，作為施加了使可變電阻元件變化到RL時的第一施加電壓(VP1)，用負電壓表示。反之將 對位線施加GND電平，對板線施加比GND電平高的電壓從而進行寫入動作的情況，作為施加 了使可變電阻元件變化到RH時的第二施加電壓(VP2)，用正電壓表示。圖40 圖43中，橫軸表示擦寫次數(shù)，縱軸為寫入后的存儲單元的單元電流。單元 電流是指對存儲單元含有的可變電阻元件施加不會發(fā)生電阻變化的程度的低電壓(本實 驗例為0.4V)時流動的電流量。圖中的各描點(plot)表示擦寫次數(shù)的各區(qū)域的平均值，描 點的上下延伸的直線表示區(qū)域內(nèi)的范圍(直線的下端表示最小值，上端表示最大值)。例 如，擦寫次數(shù)為2萬次繪制的點和直線，表示從10001次到20000次的平均單元電流、最小 值和最大值。圖中的▲點表示施加VP2后的高電阻狀態(tài)的單元電流，■點表示施加VPl后 的低電阻狀態(tài)的單元電流。在上述的本實驗例中，從圖40(a)到圖41 (c)，使VP2緩緩增加。在VP2最小的圖 40(a)中，隨著擦寫次數(shù)增加，高電阻狀態(tài)下單元電流的最大值也變大。高電阻狀態(tài)下的單 元電流的平均值也同樣緩緩增加。這意味著區(qū)別低電阻狀態(tài)與高電阻狀態(tài)的數(shù)據(jù)檢測窗口 (低電阻狀態(tài)與高電阻狀態(tài)之間的單元電流的差異)變小，在實現(xiàn)非易失性存儲裝置的穩(wěn) 定動作方面并不是理想的現(xiàn)象。該現(xiàn)象的起因可以認為是，在擦寫次數(shù)增加的同時，即使施 加VP2，可變電阻元件的電阻狀態(tài)的變化也變得不足夠大，預想中的向高電阻狀態(tài)的遷移變 得無法進行。可以看出，從圖40(b)到圖41 (c)，VP2增加，隨著擦寫次數(shù)增加RH中單元電流變 得增大的傾向消失了，反之隨著擦寫次數(shù)增加，低電阻狀態(tài)的單元電流變小。并且可以看 出，從圖40(b)到圖41(b)，低電阻狀態(tài)的單元電流、高電阻狀態(tài)的單元電流都幾乎不發(fā)生 變化，在實現(xiàn)非易失性存儲裝置的穩(wěn)定動作方面具有令人滿意的特性。但是可以看出，在圖 41 (c)中如果擦寫次數(shù)超過30萬次就變得無法回到低電阻狀態(tài)，在實現(xiàn)非易失性存儲裝置的穩(wěn)定工作方面不夠理想。在如上述的本實驗例中，從圖42 (a)到圖43 (c)，使VPl的絕對值緩緩增加。在VPl 的絕對值最小的圖42 (a)中，在擦寫次數(shù)超過5萬次的地方，低電阻狀態(tài)的單元電流的最小 值變小。另一方面可以看出，從圖42(b)到圖43(b)，低電阻狀態(tài)的單元電流、高電阻狀態(tài)的 單元電流都幾乎不發(fā)生變化，在實現(xiàn)非易失性存儲裝置的穩(wěn)定工作方面具有令人滿意的特 性。但是可以看出，在圖43(c)中，隨著擦寫次數(shù)增加，高電阻狀態(tài)的單元電流的最大值有 變大的傾向。從以上結(jié)果可以看出，反復擦寫特性受VPl和VP2雙方的影響。將圖40到圖43的各電壓條件，代入圖3的可變電阻元件和負載電阻的關系，進行 動作點分析(Operating-Point Analysis)，結(jié)果如圖44和圖45所示。在圖44中，固定柵極電壓Ve為+3. 6V。負載曲線(5)表示使低電阻化時的低電 阻化電壓VPl為-1. 8V時的晶體管的負載曲線。如上所述，由于低電阻化時實現(xiàn)了如圖35 的施加狀態(tài)A所示的電路，可變電阻元件成為連接晶體管的源極與GND之間的源極跟隨器 (source-follower)。負載曲線(1)、(2)、(3)、(4)分別表示使高電阻化時的高電阻化電壓 VP2為+1. 8V、+2. 0V、+2. 2V、+2. 4V時的晶體管的負載曲線。負載曲線(1)、(2)、(3)、(4) 分別對應圖40 (a)、圖40 (c)、圖41 (b)、圖41 (c)。對于實驗例8使用的元件，預先測定高電阻化時電阻狀態(tài)的變化停止的電流值 Iliffl(參照圖29)，結(jié)果約為200 μ Α。由此，圖44的點B，相當于圖29的點B (圖3的點D)。 同樣地，對于實驗例8使用的元件，預先測定低電阻化時電阻狀態(tài)的變化停止的電壓值VI， 和高電阻化時電阻狀態(tài)的變化開始的電壓值V2 (參照圖觀和圖29)，結(jié)果是絕對值都約為 IV。由此，圖44的點A’相當于圖四的點A(圖3的點C)。圖44的負載曲線(1)、O)、(3)、G)，任何一個當電極間電壓為+1. OV時(對晶體 管的負載電壓分別為+0. 8V、+1. 0V,+1. 2V、+1. 4V時)的電流值都超過點A，的電流值。由 此可知，任何一個負載曲線，都能夠可靠地開始向高電阻化狀態(tài)變化。另一方面，負載曲線(3)、(4)中，電極間電壓為+1.6V( = V3)時(向晶體管的負 載電壓分別為+0.2V、+0.4V時)的電流值也超過點B’。在負載曲線(3)、(4)中，可變電 阻元件變化到高電阻狀態(tài)(RH)后在可變電阻元件中流動的電流沒有被晶體管充分地限制 住，超過Ilim(200yA)的電流在高電阻狀態(tài)的可變電阻元件中流動。由此，在負載曲線(3)、 (4)中，可變電阻元件向超高電阻狀態(tài)變化，從而無法返回低電阻狀態(tài)的可能性變高。在對應負載曲線(3)的圖41(b)中，隨著擦寫次數(shù)增加，RL和RH的電阻值的差 (數(shù)據(jù)檢測窗口)變窄。另外，在對應負載曲線的圖41 (c)中，進一步隨著擦寫次數(shù)增 加，變得無法回到低電阻狀態(tài)。產(chǎn)生這種現(xiàn)象的原因可以認為是，如圖44所示，在負載曲線 (3), (4)中，在高電阻狀態(tài)的可變電阻元件中流動的電流無法被晶體管充分地限制住。根據(jù)以上的研究可知，在實驗例8中高電阻化電壓VP2的最佳值為+2. 0V，作為 VP2的范圍，優(yōu)選在+1.8V以上+2. 2V以下(最佳值的士 10%)，更優(yōu)選在+1.8V以上+2. IV 以下(最佳值的-10%到最佳值的+5% )，尤其優(yōu)選在+1. 9V以上+2. IV以下(最佳值的 士5% )。在圖45中也一樣，固定柵極電壓Ve為+3. 6V。圖中，負載曲線(2)和(5)表現(xiàn)出 與圖44的負載曲線(2)和(5)同樣的特性。即負載曲線(2)為VP2 = +2. OV的晶體管的負載曲線，負載曲線(5)為VPl =_1.8V的晶體管的負載曲線。負載曲線(6)、(7)、(8)分別是使低電阻化時的VPl為_2. 0V、_2. 2V、_2. 4V時的 晶體管的負載曲線。負載曲線(5，)、(6，)、(7，)、(8，)分別是將負載曲線(5)、(6)、(7)、 (8)以原點為中心旋轉(zhuǎn)180度得到的曲線。負載曲線(5)、(6)、(7)、(8)分別對應圖42(a)、 圖 42 (b)、圖 43 (a)、圖 43 (c)。在負載曲線(5)、(6)、(7)、(8)的各個情況下，已變化到低電阻狀態(tài)的可變電阻元 件在高電阻化時電阻狀態(tài)開始發(fā)生變化的點，是電極間電壓為V2( = +1. 0V)的直線與負載 曲線(5，)、(6，)、(7，)、(8，)的交點，分別是六1，、六2，、六3，、六4，。電極間電壓為+1. OV時 (在負載曲線(2)中，向晶體管的負載電壓為+1. OV時)的電流值比41’、々2’、六3’34’的 任何一個電流值都大。由此可知，在負載曲線(5)、(6)、(7)、(8)的任何一個中，即使是已 經(jīng)使可變電阻元件低電阻化的情況下，也能夠可靠地開始向高電阻狀態(tài)的變化。但是，從對應負載曲線(5)的圖42(a)可以看出，低電阻狀態(tài)的電流值的最小值， 在擦寫次數(shù)超過5萬次附近開始變小，低電阻狀態(tài)的電阻值變高。即可以說，對于驅(qū)動存儲 單元的最佳的電壓值，VPl變小了。反之從對應負載曲線(8)的圖43(c)可以看出，高電阻 狀態(tài)的電流值的最大值和平均值，隨著擦寫次數(shù)增加變大，高電阻狀態(tài)的電阻值變低。即可 以說，對于驅(qū)動存儲單元的最佳的電壓值，VPl變大了。對應負載曲線(6)的圖42(b)中， 在超過5萬次的地方，低電阻狀態(tài)的電阻值也暫時變高。另外，為了使理解更深入，將VPl比圖42 (a)更低的1. 6V時的特性用圖55 (a)表 示，將VPl比圖43(c)更高的2. 5V時的特性用圖55(b)表示。從中可以理解，各自的數(shù)據(jù) 檢測窗口(低電阻狀態(tài)與高電阻狀態(tài)之間的單元電流的差異)進一步變小。根據(jù)以上的研究可知，在實驗例8中低電阻化電壓VPl的最佳值為對應圖43(a) 和負載曲線(7)的-2.2V，作為VPl絕對值的范圍，優(yōu)選在1.8V以上2.4V以下(最佳值 的-18%到最佳值的+9% )，更優(yōu)選在2. OV以上2. 31V以下(最佳值的到最佳值的 +5% )，尤其優(yōu)選在2.09V以上2. 31V以下(最佳值的士5% )。[第三實施方式的適宜范圍]以下，如圖35的施加狀態(tài)A和施加狀態(tài)B所示，對使用MOS-FET型晶體管作為負 載電阻時的適宜的工作條件，基于實驗例8的結(jié)果進行討論。可以知道，VP2和VPl的最佳的平衡，是圖45的負載曲線(2)和負載曲線(7)，負 載曲線⑵和與負載曲線⑵點對稱標示的負載曲線(7’ )都通過B’從到此為止的說明中可以知道，圖43的點B’是電極間電流為Ilim、電極間電壓為 V3的點，如果決定了存儲單元含有的可變電阻元件的結(jié)構(gòu)(尺寸形狀、材料、氧化度、層疊 結(jié)構(gòu)、電極材料等)就能唯一決定。一般來說存儲器陣列的選擇晶體管，從確保最大限的存 儲器容量的觀點出發(fā)，使之為半導體制造規(guī)范的最小尺寸，關于晶體管的柵極電壓，從耗電 的觀點出發(fā)，將之設定為需要的最小限的值。因此也能夠唯一地決定滿足上述負載電阻特 性的條件(高電阻化時的特性曲線(負載曲線)和將低電阻化時的特性曲線(負載曲線) 以原點為中心旋轉(zhuǎn)180度得到的曲線都通過點B’ )的晶體管的驅(qū)動電壓條件。圖46是為了說明第三實施方式的晶體管的驅(qū)動條件的導出，表示圖45的負載曲 線(2)和(7’)的關系的印象圖。在圖46中，Rl相當于圖45的負載曲線(7’)，R2相當于 圖45的負載曲線O)。
圖47是將圖35的施加狀態(tài)A所示電路放大后的圖。在圖中，可變電阻元件R與 晶體管的源極S連接。如上所述，在圖35的施加狀態(tài)A下，當施加VP到晶體管的漏極時， 可變電阻元件向低電阻狀態(tài)變化。低電阻化時的晶體管的負載電阻特性為圖46的R1，晶 體管在飽和區(qū)域動作。由于Rl通過點A’和點B’，所以通過點A’和點B’的負載曲線與X 軸的交點為VP1’(為了在低電阻化時使電流在電路中流動而需要施加到晶體管的漏極上 的最小電壓的絕對值)。晶體管的閾值電壓VthWiVPl，而得的電壓(VP1，+Vth)，成為 作為柵極電壓Ve能夠選擇的電壓值的最小值。此時只要實際施加到晶體管的漏極上的電 壓卜VPl I在VP1’以上，被柵極電壓Ve限制的施加到可變電阻元件上的最大電壓(圖47的 Vrl)就會與VPl'相等。一般來說作為源極跟隨器時的晶體管工作在飽和區(qū)域，晶體管的飽和區(qū)域的漏 極-源極間電流Ids，如以下式(5)以依賴于(Ves-Vth)的平方的方式表示。Ids ^ KX (Vcs-Vth)2............ (5)但是，如非專利文獻1所述，柵極長度比亞微米更小的MOSFET的速度飽和效應 (Velocity Saturation Effect)變得顯著，晶體管的飽和區(qū)域的Ids，如以下的式(6)所示 以與(Ves-Vth)成比例的方式近似表示。由于在本實施方式中使用的晶體管全部是柵極長 度ISOnm的，適用速度飽和效應的修正，所以用式(6)表示。Ids ^ K2X (Vcs-Vth)............ (6)但是，K2 = CoxXffXVsat, Vsat 載流子飽和速度。因為低電阻化時的Ves與源極的電壓被施加到可變電阻元件的電壓V3相等，所以 有Ves = Vg-V3的關系。由于式(6)的括弧中的Ves-Vth與Ve-V3-Vth相等，令其為Vdl，在 式(6)中用點B’的RH擊穿限制電流Ium代入Ids，以此解出Vdl，得到以下的式(7)。Vdl (Ilim/K2).................. (7)因為Ve-V3-Vth = Vdl，最小的柵極電壓如以下的式(8)，可以由RH擊穿電壓V3、 Vdl和Vth相加得到。Vg ^ V3+ (Ilim/K2) +Vth......... (8)另外，柵極電壓Ve為式⑶時，作為低電阻化時向漏極施加的電壓的VP1，只要在 V3+(Ilim/K2)以上就行。接著，如果遵從式(8)決定柵極電壓Ve，利用滿足在圖46中R2通過點B’的條件， 能夠決定VP2。圖35的施加狀態(tài)B對應于使可變電阻元件向高電阻狀態(tài)變化的情況。在 圖46的Vd2( = VP2-V3)較小的情況下，晶體管的電流電壓特性處于線性區(qū)域，漏極-源極 間電流Ids如第二實施方式所述，用式⑴表示。在式(1)中只要Vds很小，Vds2項就可以忽 略。此時的Ids，如以下的式(9)所示，可以用含有漏極-源極間電壓Vds的一次函數(shù)近似。
Ids ^ 2XKX (Vcs-Vth) XVds......(9)式(9)的Vds由于是施加在晶體管兩端的電壓，所以如圖46所示與Vd2相等。另 一方面由于源極接地，所以Ves與Ve相等。用以上的關系，在式(9)中用點B’的RH擊穿限 制電流Ilim代入Ids，以此求解Vd2，可以由以下的式(10)給出Vd2。Vd2 ^ Ilim/ {2 X K (Vc-Vth)}......(10)S卩，作為用于高電阻化的施加電壓的VP2，可以近似地用以下的式(11)表示。VP2 = V3+Vd2 ^ V3+Ilim/ {2 X K (Vc-Vth)}…(11)
40
如上所述，由實驗例8，在第一實施方式中說明過的高電阻化時的條件的基礎上， 以取得高電阻化時的負載電阻的特性和低電阻化時的負載電阻的特性的平衡的方式，決定 低電阻化時的條件，由此能夠大幅改善可變電阻元件的耐反復擦寫性。根據(jù)實驗例8的結(jié)果，對于\、VPl和VP2，導出以下適宜的范圍。S卩，令圖46的 VP1，= α (V3+(Ilim/K))時，優(yōu)選0· 82彡α彡1. 09，更優(yōu)選0. 91彡α彡1.05，尤其優(yōu)選 0.95 彡 α 彡 1.05。而且，Ve 和 VPl 用 Ve = -VPl = α (V3+(Ilim/K))+Vth 表示。另外，在 令 VP2 = β (V3+Ilim/{2XK(VG-Vth)}時，優(yōu)選 0.9 彡 β 彡 1. 1，更優(yōu)選 0.9 彡 β ( 1.05， 尤其優(yōu)選0.95 ^ β <1.05。根據(jù)本實施方式的寫入方式，上述負載電阻特性的最佳平衡由晶體管的柵極電壓 Ve和存儲單元(圖47所示電路)的兩端的施加電壓(卜VPlI或VP2)決定，以上述的式(8)、 式(11)為基礎，使上述的α和β進入上述的適宜范圍，以這樣的方式對Ve、VPl、VP2進行 設定，通過具備這樣的電路，能夠提供耐反復擦寫性良好的、可靠性優(yōu)秀的非易失性存儲裝置。另外，式⑶和式(11)是近似式，并且使用了最基本的方程。很多情況下Ids的關 系式會因精細工藝和特殊的摻雜等造成不同。因此，在要算出更加正確的Ve、VPl和VP2時， 當然可以基于本發(fā)明的導出法，通過SPICE等電路模擬來詳細求取。這時SPICE的模擬值， 即使與式(8)和式(11)的值不同，只要結(jié)果上滿足圖46的負載電阻特性的條件，自然也就 滿足了本發(fā)明的必要條件。另外，在實驗例8中VPl的設定電壓沒有由柵極電壓進行限制，為足夠高的3. 6V。 但是，鑒于非易失性存儲裝置的耗電，希望抑制柵極電壓到需要的最低限。如果使用上述式 (8)和式(11)，能夠算出最低的最佳柵極電壓，和與其對應的VPl和VP2。以下針對具體例子 進行闡述。預先測定速度飽和區(qū)域的晶體管固有值K2和閾值電壓，得到K2= 176(μΑΛ)， Vth = 0. 32V。從圖 44 的 RH 的特性，以 V3 = 1. 6V、Ilim = 200 μ A代入式 8，得到 Vg ^ V3+ (Ilim/ K2+Vth = 3. 06，約3V，為最佳的柵極電壓。這時，VPl只要是從3. 06減去Vth得到的2. 73V 以上就行，但為了控制電路的簡易化，最好與Ve的電壓相同。進一步，預先測定處于線性區(qū)域時的晶體管固有值K，得到K = 92 (μ A/V)，以V3 =1. 6V、Vg = 3V、Vth = 0. 32V、Ilim = 200 μ A代入式 11，得到 VP2 ^ V3+Ilim/ {2 XK (Vc-Vth)} =2.0IV，約2V，為最佳的VP2。另外，在用式(8)導出Ve和VPl時，由于可變電阻元件與晶體管的連接是源極跟隨 器，所以晶體管的源極電位比基板電位的GND電平高。因此發(fā)生基板效應(body effect), 與將源極接地到GND時相比Vth增加。雖然進行該修正可以算出更加正確的值，但在上述 的例子中為0. 1 0. 2V左右，所以忽略不計。(第四實施方式)第三實施方式表示了，在ITlR型非易失性存儲裝置的寫入方式中，通過如圖46所 示取得高電阻化時的負載電阻特性R2與低電阻化時的負載電阻特性Rl的平衡，大幅改善 可變電阻元件的耐反復擦寫性。但是，由于在低電阻狀態(tài)下可變電阻元件實際上具有的電 阻值，如第一實施方式所說明的那樣，由VPl和負載電阻的特性決定(-VP1減去-Vl的電壓 下的負載電阻的電流量，成為低電阻狀態(tài)下在電路中流動的電流，由該電流量和施加到可 變電阻元件的電壓-VI，決定可變電阻元件的低電阻狀態(tài)下的電阻值)，所以在第三實施方式中，如果Ve和卜VPlI變小，可變電阻元件的低電阻狀態(tài)下的電阻值就會變大。可變電阻 元件的電阻值如果變大，寫入時流動的電流也會變少，能夠削減非易失性存儲裝置的耗電。 如圖40 圖43所示，擦寫次數(shù)少時各電阻狀態(tài)下的電阻值處于正常水平。第四實施方式 的非易失性存儲裝置在確保良好的耐反復擦寫性的同時，可以實現(xiàn)非易失性存儲裝置的功 率消耗的削減。圖48是表示本發(fā)明的第四實施方式中非易失性存儲裝置的一個結(jié)構(gòu)例的框圖。 與第二實施方式(圖33)相同的構(gòu)成要素用相同的符號和名稱并省略說明。在圖48中，電源控制電路350從輸入的電源電壓生成并輸出卜VPl I和VP2。另 外，I-VPlI的電壓值，遵從來自控制電路353的指令進行適當?shù)母淖儭Ｗx放大器351對存 儲單元的電阻狀態(tài)進行檢測，不僅對在存儲單元寫入的信息進行解碼，而且輸出與各存儲 單元的實際電阻值相應的數(shù)字值(以下稱作電阻水平(level)數(shù)據(jù))?？刂齐娐?53遵從 輸入的信息數(shù)據(jù)和地址信號以及控制信號，從存儲器陣列302中選擇規(guī)定的存儲單元，按 照圖35的順序使該存儲單元含有的可變電阻元件低電阻化(寫入信息數(shù)據(jù)0)或高電阻化 (寫入信息數(shù)據(jù)1)。此時行選擇電路/驅(qū)動器邪4和寫入電路352，以在施加狀態(tài)A(低電 阻化)時選擇卜VPlI作為圖35的VP，在施加狀態(tài)B(高電阻化)時選擇VP2作為圖35的 VP的方式進行控制?？刂齐娐?53進行用于確認寫入的電阻水平正常與否的讀取(校驗讀 取)，判定讀放大器351輸出的電阻水平數(shù)據(jù)是否在規(guī)定的范圍。如果電阻水平數(shù)據(jù)不在規(guī) 定的范圍內(nèi)，則控制電路353對于同一地址的存儲單元反復進行寫入操作。圖49是表示本發(fā)明的第四實施方式中非易失性存儲裝置的讀放大器的大概結(jié)構(gòu) 的一例的框圖。圖50是用于說明本發(fā)明的第四實施方式中非易失性存儲裝置的讀放大器 的動作的時序圖。以下，參照圖49和圖50，對讀放大器351的結(jié)構(gòu)例和動作例進行說明。在圖49中，參考電壓發(fā)生電路360，基于從輸入A輸入的來自控制電路353的指 令，根據(jù)電源電壓VDD與接地電平之間的電位差用梯形(ladder)電阻等生成多個規(guī)定的電 壓電平，利用半導體開關選擇這些多個電壓電平的一個，分別輸出Vrefl和Vref2。Vrefl 比Vref2大。從控制電路353輸入開關控制信號到輸入B，開關控制信號被輸入到開關362和計 數(shù)器366。開關362在開關控制信號為“H”時為ON(接通)，在“L”時為OFF(斷開)。當開 關控制信號為“H”時，通過驅(qū)動器361將Vrefl的電位輸出到節(jié)點C。(另外，實際上由于 驅(qū)動器361和其他構(gòu)成電路的晶體管和配線等的電壓下降，輸入輸出的電壓值多少有點差 異，但為了簡化說明，將這些電壓下降等作為不存在，進行說明。)節(jié)點C通過如圖48所示的列選擇電路304與選擇存儲單元的位線連接。如圖49 所示，在節(jié)點C與大地之間，電容器363與存儲單元并聯(lián)連接。該電容器可以由配線電容或 晶體管的電容等來實現(xiàn)，也可以另外設置。當開關控制信號為“H”時，節(jié)點C的電位為Vrefl。此后，如果開關控制信號變?yōu)?“L”則開關362為OFF，節(jié)點C的開關362 —側(cè)變?yōu)楦咦杩?，Vrefl的供給被截斷。然后電 容器363儲蓄的電荷，以和與之連接的存儲單元所含有的可變電阻型元件的電阻值相對應 的時間常數(shù)放電，節(jié)點C的電位從Vrefl緩緩降低。如果存儲單元的電阻值低則電位快速 降低，如果存儲單元的電阻值大則電位緩慢降低。對于以上動作，參照圖50進行進一步說明。如圖50(a)所示，時間軸從左向右設定，存儲單元含有的可變電阻元件在前半處于低電阻狀態(tài)，后半處于高電阻狀態(tài)。在各個狀 態(tài)下，輸入B的開關控制信號在圖50(b)所示的時刻變化為“H”。如圖50(c)所示，在輸入B 變?yōu)椤癏”的期間，施加Vrefl到節(jié)點C。如果輸入B從“H”切換到“L”，則開關362為OFF， 節(jié)點C變?yōu)镠iZ，電容器363緩緩放電(Discharge)。由于存儲單元所含有的可變電阻元件 在低電阻狀態(tài)時快速進行放電，在高電阻狀態(tài)時緩慢進行放電，所以下降到Vref2的閾值 為止經(jīng)過的時間，在低電阻狀態(tài)下比高電阻狀態(tài)下短。圖49的電平比較器364將從參考電壓發(fā)生電路360輸入的Vref2與節(jié)點C的電 位作比較，如果節(jié)點C的電位比Vref2大則輸出“L”，如果小則輸出“H”。S卩，開關控制信號 從“H”切換到“L”后電平比較器364的輸出從“L”向“H”變化的時刻，若存儲單元含有的 可變電阻元件處于低電阻狀態(tài)則變早，若存儲單元含有的可變電阻元件處于高電阻狀態(tài)則變晚。
計數(shù)器366在從輸入B輸入的開關控制信號為“H”的期間，被重置為0。如果開 關控制信號為“L”，且來自電平比較器364的輸入為“L”，則按照輸入到計數(shù)器366的時鐘 (未圖示)的周期進行計數(shù)，直到來自電平比較器364的輸入變?yōu)椤癏”為止。另外，計數(shù)器 366當然要以計數(shù)值不會超過規(guī)定的上限值造成溢出的方式進行限制。圖50(e)表示所述計數(shù)器366的動作。在圖50(e)中，在輸入B變化到“L”后緊 接著計數(shù)器366開始計數(shù)，當節(jié)點C的電位下降到Vref2以下的時刻結(jié)束計數(shù)。計數(shù)結(jié)束 后的計數(shù)值，在低電阻狀態(tài)(RL)時固定為15，在高電阻狀態(tài)(RH)時固定為35。另外，Ref計數(shù)值輸出電路365基于控制電路353的控制，輸出用于判定存儲單元 所含有的可變電阻元件是處于高電阻狀態(tài)還是低電阻狀態(tài)的閾值的值(Ref計數(shù)值)。比較 器367將計數(shù)器366輸出的計數(shù)值a和Ref計數(shù)值輸出電路365輸出的Ref計數(shù)值b進行 比較。如果a彡b則比較器367判斷為可變電阻元件處于高電阻狀態(tài)，輸出“H”到輸出A。 另一方面，如果a < b則比較器367判斷為可變電阻元件處于低電阻狀態(tài)，輸出“L”到輸出 A0在圖50的例子中，ref計數(shù)值為20。由此，控制電路353的數(shù)據(jù)獲取時向輸出A 的輸出，在可變電阻元件處于低電阻狀態(tài)時為“L”(表示作為計數(shù)值的15比作為ref計數(shù) 值的20低)，在可變電阻元件處于高電阻狀態(tài)時為“H”(表示作為計數(shù)值的35比作為ref 計數(shù)值的20高)。另外，Ref計數(shù)值和計數(shù)值的具體的值，并不限定于上述的值，當然可能因計數(shù)器 366的計數(shù)時鐘頻率和電容器363的電容、Vrefl或Vref2的設定值、可變電阻元件的電阻 值及其偏差等而變動。如上所述，讀放大器351利用電容器的放電時間根據(jù)可變電阻元件的電阻值的不 同而不同的性質(zhì)，能夠可靠地讀出作為讀取動作對象的存儲單元含有的可變電阻元件的電 阻狀態(tài)。即讀放大器351輸出對應于電阻狀態(tài)的二值的數(shù)字邏輯值到輸出A，輸出根據(jù)可變 電阻元件的電阻值微微增減的計數(shù)值到輸出B。輸出B的值被輸入到控制電路，為校驗追加寫入(data verify cation and rewriting)所用。在本實施方式中，校驗追加寫入是為了同時實現(xiàn)低耗電和寫入耐性而進 行的。以下，對校驗追加寫入進行詳述。一般來說，在對存儲在存儲單元中的二值的數(shù)字數(shù)據(jù)進行解碼時，使用讀放大器檢測出的物理量(電壓等)與規(guī)定的閾值的大小關系的判定。在圖49例示的讀放大器中， 如上所述，施加電壓到存儲單元后，通過判斷電容器通過存儲單元放電的所用時間(計數(shù) 器366的計數(shù)值)與作為閾值(ref計數(shù)值)的20相比是大還是小，來判斷存儲在存儲單 元中的信息是1還是0。 所謂校驗追加寫入，是指為了確保期望的數(shù)據(jù)檢測裕度，對寫入電阻值進行控制 的行為，例如對計數(shù)值是否在將閾值加上規(guī)定的余裕后的范圍外進行檢查，在計數(shù)值在該 范圍中的情況下再次進行寫入動作。圖51是表示本發(fā)明的第四實施方式的校驗追加寫入動作的一例的流程圖。在圖 51中，當開始校驗追加寫入動作(開始)時，選擇要寫入數(shù)據(jù)的地址空間的開頭地址的存儲 單元(步驟S101)。具體的選擇方法可以用與第二實施方式相同的方法。接著，進行寫入的是“1”數(shù)據(jù)還是“0”數(shù)據(jù)的判定(步驟S102)?；谂卸ńY(jié)果， 在寫入“1”數(shù)據(jù)的情況下，執(zhí)行用于進行高電阻化的寫入電壓的施加(RH寫入處理)(步驟 S103)，在寫入“0”數(shù)據(jù)的情況下，執(zhí)行用于進行低電阻化的寫入電壓的施加(RL寫入處理) (步驟 S107)。接著，將讀放大器351與選擇存儲單元連接，進行用于判定是否需要追加寫入的 讀取動作(校驗讀取處理)(步驟S103、S108)?？刂齐娐?53獲取與存儲單元的電阻值相當?shù)挠嫈?shù)值，反復進行寫入動作，直到 在RH寫入處理中計數(shù)值為40以上(步驟S105)，在RL寫入處理中計數(shù)值為15以下(步驟 S109)。在RL寫入處理中，使第一次的RL寫入處理中的VPl的絕對值的電壓為與通過式 (11)得到VP2相等的電壓即下限電壓(= VPla),在再次進行RL寫入處理時，每次以規(guī)定 的步伐增大VPl的絕對值，直至增大到與通過式(8)得到的Ve相等的上限電壓(=VPlb) 為止(步驟Sl 10)。在RH寫入處理中，當存儲單元發(fā)生動作問題時，由于寫入動作可能會無止境地進 行，可以將追加寫入次數(shù)的上限定為例如5次(步驟S105、S109)。只要計數(shù)值滿足條件(步驟S105、S109中為“是”)，就能判定作為寫入對象的全 部地址的寫入是否完成(步驟S106)。如果寫入沒有完成，作為寫入對象的地址還有剩余， 就轉(zhuǎn)移到下一次地址寫入處理(步驟Slll 步驟S101)。如果寫入完成，就結(jié)束校驗追加 寫入動作(結(jié)束)。根據(jù)上述的校驗追加寫入動作，可以確保計數(shù)值在閾值加上規(guī)定的余裕后的范圍 之外(在RH寫入處理中為40以上，在RL寫入處理中為15以下)。[實驗例9]圖52是表示實驗例9中在不進行校驗追加寫入的情況下反復進行10萬次高電阻 化和低電阻化時的，擦寫次數(shù)與單元電流的關系的圖。另外，裝置結(jié)構(gòu)與第二實施方式的圖 33相同。而且，采用如第三實施方式導出的VP2的最佳電壓2V，使擦寫時的各電壓為VP = Ve = VP2= -VPl =2V。另外，“擦寫次數(shù)”中的一次擦寫是指RH寫入處理和RL寫入處 理各進行一次的動作(共計為兩次的寫入處理的動作)。如圖所示，在進行了 10萬次的擦寫之后，可變電阻元件在處于低電阻狀態(tài)的情況 下和處于高電阻狀態(tài)的情況之間，單元電流的差從平均值上看變小，低電阻狀態(tài)的電流的最小值變得比高電阻狀態(tài)的電流的最大值小。在上述情況下，低電阻狀態(tài)和高電阻狀態(tài)的判別變得困難。這是因為，如第三實施方式中說明的那樣雖然VP2是最佳電壓，但VPl不是 最佳電壓。圖53是表示實驗例9中對于圖52所示反復10萬次擦寫后的存儲單元，在不進 行校驗追加寫入的情況下進行擦寫的結(jié)果的圖。圖54是表示實驗例9中對于進行過圖53 的實驗之后的存儲單元，邊進行校驗追加寫入邊進行擦寫的結(jié)果的圖。在圖54的實驗中， 使裝置結(jié)構(gòu)為圖48的結(jié)構(gòu)，按照圖51的流程進行校驗追加寫入。此時，使VPl的作為下 限電壓的VPla和作為上限電壓的VPlb的電壓，如第三實施方式算出的那樣，分別為2V和 3V。S卩，在圖54的校驗追加寫入中，使RL寫入處理的寫入電壓的絕對值和柵極電壓，第一 次(VPla)為2V，第二次為2. 4V，第三次為2. 6V，第四次為2. 8V，第五次(VPlb)為3. OV。使 在RH寫入處理中的寫入電壓VP2為2V。使寫入次數(shù)在RL寫入處理和RH寫入處理中都是 最大5次。另外，在RH寫入處理中固定柵極電壓為與VPlb相等的3. 0V,但如果使用本實施方 式的結(jié)構(gòu)電路，根據(jù)校驗追加寫入的次數(shù)，利用VPl的能夠變化的電壓電平，能夠使電壓增 加為2V、2. 4V、2. 6V、2. 8V、3. 0V。通過這樣的處理，由于限制從RL向RH進行電阻變化的過 渡時流動的電流不會過高，能實現(xiàn)進一步的低消耗。如圖53所示，在沒有進行校驗追加寫入的情況下，低電阻狀態(tài)下單元電流降低 (處于低電阻狀態(tài)的可變電阻元件的電阻值變得比期望值高)的情況頻繁發(fā)生。另一方 面，如圖54所示，在進行了校驗追加寫入的情況下，不發(fā)生低電阻狀態(tài)下單元電流降低的 情況，充分確保了低電阻狀態(tài)下的單元電流與高電阻狀態(tài)下的單元電流的差(數(shù)據(jù)檢測窗 口)。由此可知，通過進行校驗追加寫入，即使在反復擦寫次數(shù)增加的情況下，也能夠執(zhí)行可 靠性高的數(shù)據(jù)寫入。根據(jù)本實施方式的使用讀放大器進行的校驗追加寫入，能夠在寫入次數(shù)少的期間 將RL寫入處理的寫入電壓抑制為最小限，只對寫入次數(shù)多的存儲單元使寫入電壓變大。由 此，能夠在由式(8)和式(11)得到的最佳平衡下對非易失性存儲裝置進行驅(qū)動。通過采用 本實施方式的寫入控制，能夠在盡可能抑制耗電的同時提高耐反復擦寫性，能夠提供同時 實現(xiàn)低耗電和高可靠性的非易失性存儲裝置。從上述說明可知，對從業(yè)者來說，能夠明確本發(fā)明的多種改良和其他的實施方式。 因此，上述說明只是作為例示進行的解釋，是以將執(zhí)行本發(fā)明的最佳的方式告知從業(yè)者為 目的而進行的說明?？梢栽诓幻撾x本發(fā)明的精神的范圍內(nèi)，對其結(jié)構(gòu)和/或功能的詳情進 行實質(zhì)的改變。工業(yè)上的可利用性本發(fā)明的非易失性存儲裝置，具有存儲單元陣列，該存儲單元陣列具有多個在不 同極性的電脈沖的作用下在多個電阻狀態(tài)之間遷移的可變電阻元件，在大幅改善電阻變化 幅度，提高高電阻狀態(tài)的電阻值的同時，通過提高電阻變化動作的穩(wěn)定性和可靠性，以及大 幅改善數(shù)據(jù)檢測裕度，能夠提高裝置的制造成品率和設計余裕，作為能夠?qū)崿F(xiàn)產(chǎn)品的成本 下降的非易失性存儲裝置是有用的。另外，本發(fā)明的向非易失性存儲裝置寫入數(shù)據(jù)的方法 中，非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具有多個在不同極性的電脈沖 的作用下在多個電阻狀態(tài)之間遷移的可變電阻元件，該向非易失性存儲裝置寫入數(shù)據(jù)的方法，作為向能夠?qū)崿F(xiàn)動作的穩(wěn)定性和可靠性的提高的非易失性存儲裝置寫入數(shù)據(jù)的方法是有用的。附圖標記說明100非易失性存儲裝置102電脈沖施加裝置104柵極電壓切換裝置110晶體管112控制端子114第一主端子116第二主端子120可變電阻元件122基板124下部電極126可變電阻層128上部電極130串聯(lián)線路210負載電阻電路211二極管212第一主端子214第二主端子216控制端子218晶體管220可變電阻元件221基板222氧化物層223第一電極層224第一含鉭層225第二含鉭層226可變電阻層227第二電極層300非易失性存儲裝置301存儲器主體部302存儲器陣列303行選擇電路/驅(qū)動器304列選擇電路305寫入電路306讀放大器307數(shù)據(jù)輸入輸出電路308cell-plate 電源(VCP 電源)
309地址輸入電路310控制電路BL位線Ilim第一電流值PL板線M存儲單元Vl第一電壓V2第二電壓V3第三電壓VPl第一施加電壓VP2第二施加電壓VP3第三施加電壓WL字線RH第一電阻狀態(tài)RL第二電阻狀態(tài)
權(quán)利要求
1.一種非易失性存儲裝置，其特征在于，包括具有可變電阻元件和與所述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路；和 能夠從第一極性的第一施加電壓的電脈沖和與所述第一極性不同的第二極性的第二 施加電壓的電脈沖中選擇一個對所述串聯(lián)線路進行施加的電脈沖施加裝置，其中 所述可變電阻元件具有 第一電極； 第二電極；和設置在所述第一電極與所述第二電極之間的可變電阻層，在令所述第一電極與所述第二電極之間產(chǎn)生的電壓為電極間電壓，所述第一電極與所 述第二電極之間流動的電流為電極間電流時， 所述可變電阻層，具有下述特性在從所述電脈沖施加裝置對所述串聯(lián)線路施加所述第一施加電壓的電脈沖時，從第一 電阻狀態(tài)向電阻值比所述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在從所述電脈沖施加裝置對所述串聯(lián)線路施加所述第二施加電壓的電脈沖時，從所述 第二電阻狀態(tài)向所述第一電阻狀態(tài)變化，在從所述電脈沖施加裝置對所述串聯(lián)線路施加了所述第一施加電壓的情況下，產(chǎn)生所 述第一極性的所述電極間電壓，在從所述電脈沖施加裝置對所述串聯(lián)線路施加了所述第二施加電壓的情況下，產(chǎn)生所 述第二極性的所述電極間電壓，在從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時，當由所述串聯(lián)線路與所述可變電 阻元件的電阻比關系引起所述電極間電壓的絕對值減小，從而所述電極間電壓到達第一電 壓時，電阻值停止降低，在從所述第二電阻狀態(tài)向所述第一電阻狀態(tài)變化時，當所述電極間電壓到達與所述第一電壓絕對值相同但極性不同的第二電壓時，電阻值 開始上升，當由所述串聯(lián)線路與所述可變電阻元件的電阻比關系引起所述電極間電壓的絕對值 增大，從而所述電極間電壓到達絕對值比所述第二電壓的絕對值大且具有與所述第二電壓 相同的極性的第三電壓時，以保持所述電極間電壓為所述第三電壓的方式流動所述電極間 電流，在所述電極間電壓處于所述第二電壓以上但不足所述第三電壓的期間，當所述電極間 電流到達第一電流值以下時，電阻值停止上升， 所述負載電阻具有如下特性在所述電脈沖施加裝置輸出所述第二施加電壓的電脈沖時，所述第二施加電壓減去所 述第三電壓而得的電壓被施加到所述負載電阻上時流動的電流，在所述第一電流值以下。
2.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于 所述負載電阻具有如下特性在所述電脈沖施加裝置輸出所述第二施加電壓的電脈沖時，所述第二施加電壓減去所 述第二電壓而得的電壓被施加到所述負載電阻上時流動的電流，在所述第一電壓減去所述 第一施加電壓而得的電壓被施加到所述負載電阻上時流動的電流的絕對值以上。
3.如權(quán)利要求2所述的非易失性存儲裝置，其特征在于 還具有負載電阻切換裝置，所述負載電阻切換裝置，當所述電脈沖施加裝置輸出所述第一施加電壓的電脈沖時， 和當所述電脈沖施加裝置輸出所述第二施加電壓的電脈沖時，對所述負載電阻的特性進行 切換。
4.如權(quán)利要求3所述的非易失性存儲裝置，其特征在于 所述負載電阻是具有兩個主端子和一個控制端子的晶體管，所述負載電阻切換裝置，通過切換施加到所述控制端子的電壓來對所述負載電阻的特 性進行切換。
5.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于 所述負載電阻具有晶體管與二極管并聯(lián)連接的結(jié)構(gòu)。
6.如權(quán)利要求4所述的非易失性存儲裝置，其特征在于，包括 以在第一平面內(nèi)沿第一方向相互平行延伸的方式形成的多個第一配線；以在與所述第一平面平行的第二平面內(nèi)沿第二方向相互平行延伸且與所述第一配線 立體交叉的方式形成的多個第二配線；和設置在所述第一配線與所述第二配線的各個立體交叉點的存儲單元，其中 所述存儲單元各自具有所述串聯(lián)線路，所述第一配線與對應的所述存儲單元所具有的所述晶體管的所述控制端子連接， 所述第二配線與對應的所述存儲單元所具有的所述串聯(lián)線路的一端連接。
7.一種非易失性存儲裝置，其特征在于，包括具有可變電阻元件和與所述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路；和 能夠從第一極性的第一施加電壓的電脈沖、與所述第一施加電壓極性不同的第二極性 的第二施加電壓的電脈沖和與所述第一施加電壓極性不同的第二極性的第三施加電壓的 電脈沖中選擇一個進行輸出的電脈沖施加裝置，其中 所述可變電阻元件具有 第一電極； 第二電極；和設置在所述第一電極與所述第二電極之間的可變電阻層，在令所述第一電極與所述第二電極之間產(chǎn)生的電壓為電極間電壓，所述第一電極與所 述第二電極之間流動的電流為電極間電流時， 所述可變電阻層，具有下述特性在從所述電脈沖施加裝置對所述串聯(lián)線路施加所述第一施加電壓的電脈沖時，從第一 電阻狀態(tài)向電阻值比所述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在從所述電脈沖施加裝置對所述串聯(lián)線路施加所述第二施加電壓的電脈沖時，從所述 第二電阻狀態(tài)向電阻值比所述第一電阻狀態(tài)低但比所述第二電阻狀態(tài)高的第三電阻狀態(tài) 變化，在從所述電脈沖施加裝置對所述串聯(lián)線路施加所述第三施加電壓的電脈沖時，從所述 第三電阻狀態(tài)向所述第一電阻狀態(tài)變化，在從所述電脈沖施加裝置對所述串聯(lián)線路施加了所述第一施加電壓的情況下，產(chǎn)生第一極性的所述電極間電壓，在從所述電脈沖施加裝置對所述串聯(lián)線路施加了所述第二施加電壓的情況下，產(chǎn)生第 二極性的所述電極間電壓，在從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時，當由所述串聯(lián)線路與所述可變電 阻元件的電阻比關系引起所述電極間電壓的絕對值減小，從而所述電極間電壓到達第一電 壓時，電阻值停止降低，在從所述第二電阻狀態(tài)向所述第三電阻狀態(tài)變化時，當所述電極間電壓到達與所述第 一電壓絕對值相同但極性不同的第二電壓時，電阻值開始上升，在從所述第三電阻狀態(tài)向所述第一電阻狀態(tài)變化時，當由所述串聯(lián)線路與所述可變電 阻元件的電阻比關系引起所述電極間電壓絕對值增大，從而所述電極間電壓到達絕對值比 所述第二電壓的絕對值大且具有與所述第二電壓相同的極性的第三電壓時，以保持所述電 極間電壓為所述第三電壓的方式流動所述電極間電流，在從所述第二電阻狀態(tài)向所述第三電阻狀態(tài)變化時，在所述電極間電壓處于所述第二 電壓以上但不足所述第三電壓的期間，當所述電極間電流到達第一電流值以下時，電阻值 停止上升，所述負載電阻具有如下特性在所述電脈沖施加裝置輸出所述第二施加電壓的電脈沖時，所述第二施加電壓減去所 述第二電壓而得的電壓被施加到所述負載電阻上時流動的電流，在所述第一施加電壓減去 所述第一電壓而得的電壓被施加到所述負載電阻上時流動的電流以上，在所述電脈沖施加裝置輸出所述第三施加電壓的電脈沖時，所述第三施加電壓減去所 述第三電壓而得的電壓被施加到所述負載電阻上時流動的電流在所述第一電流值以下。
8.如權(quán)利要求7所述的非易失性存儲裝置，其特征在于 還具有負載電阻切換裝置，所述負載電阻切換裝置，當所述電脈沖施加裝置輸出所述第一施加電壓的電脈沖時、 當所述電脈沖施加裝置輸出所述第二施加電壓的電脈沖時和當所述電脈沖施加裝置輸出 所述第三施加電壓的電脈沖時，對所述負載電阻的特性進行切換。
9.如權(quán)利要求8所述的非易失性存儲裝置，其特征在于 所述負載電阻是具有兩個主端子和一個控制端子的晶體管，所述負載電阻切換裝置，通過切換施加到所述控制端子的電壓來對所述負載電阻的特 性進行切換。
10.如權(quán)利要求1或7所述的非易失性存儲裝置，其特征在于所述可變電阻層，是至少具有由以TaOx(其中0 < χ < 2. 5)表示組成的第一含鉭層和 以TaOy (其中χ < y < 2. 5)表示組成的第二含鉭層層疊形成的層疊結(jié)構(gòu)的可變電阻元件。
11.如權(quán)利要求10所述的非易失性存儲裝置，其特征在于 所述iTaOx滿足0. 8彡χ彡1. 9。
12.如權(quán)利要求10所述的非易失性存儲裝置，其特征在于 所述iTaOy滿足2. 1彡y < 2. 5。
13.如權(quán)利要求10所述的非易失性存儲裝置，其特征在于 所述第二含鉭層的厚度為Inm以上Snm以下。
14.一種向非易失性存儲裝置寫入數(shù)據(jù)的方法，其特征在于 所述非易失性存儲裝置包括具有可變電阻元件和與所述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路，其中 所述可變電阻元件具有 第一電極； 第二電極；和設置在所述第一電極與所述第二電極之間的可變電阻層，在令所述第一電極與所述第二電極之間產(chǎn)生的電壓為電極間電壓，所述第一電極與所 述第二電極之間流動的電流為電極間電流時， 所述可變電阻層，具有下述特性在所述串聯(lián)線路被施加第一極性的第一施加電壓的電脈沖時，從第一電阻狀態(tài)向電阻 值比所述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在所述串聯(lián)線路被施加與所述第一施加電壓不同的第二極性的第二施加電壓的電脈 沖時，從所述第二電阻狀態(tài)向所述第一電阻狀態(tài)變化，在所述串聯(lián)線路被施加了所述第一施加電壓的情況下，產(chǎn)生所述第一極性的所述電極 間電壓，在所述串聯(lián)線路被施加了所述第二施加電壓的情況下，產(chǎn)生所述第二極性的所述電極 間電壓，在從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時，當由所述串聯(lián)線路與所述可變電 阻元件的電阻比關系引起所述電極間電壓絕對值減小，從而所述電極間電壓到達第一電壓 時，電阻值停止降低，在從所述第二電阻狀態(tài)向所述第一電阻狀態(tài)變化時，當所述電極間電壓到達與所述第一電壓絕對值相同但極性不同的第二電壓時，電阻值 開始上升，當由所述串聯(lián)線路與所述可變電阻元件的電阻比關系引起所述電極間電壓絕對值增 大，從而所述電極間電壓到達絕對值比所述第二電壓的絕對值大且具有與所述第二電壓相 同的極性的第三電壓時，以保持所述電極間電壓為所述第三電壓的方式流動所述電極間電 流，在所述電極間電壓處于所述第二電壓以上但不足所述第三電壓的期間，當所述電極間 電流到達第一電流值以下時，電阻值停止上升， 所述向非易失性存儲裝置寫入數(shù)據(jù)的方法，在所述第二施加電壓的電脈沖被輸入到所述串聯(lián)線路，所述可變電阻元件變化到所述 第一電阻狀態(tài)之后，對所述負載電阻的特性進行控制，以使在由所述可變電阻元件和所述 負載電阻構(gòu)成的所述直接線路中流動的電流限制在所述第一電流值以下。
15.一種向非易失性存儲裝置寫入數(shù)據(jù)的方法，其特征在于 所述非易失性存儲裝置包括具有可變電阻元件和與所述可變電阻元件串聯(lián)連接的負載電阻的串聯(lián)線路，其中 所述可變電阻元件具有 第一電極；第二電極；和設置在所述第一電極與所述第二電極之間的可變電阻層，在令所述第一電極與所述第二電極之間產(chǎn)生的電壓為電極間電壓，所述第一電極與所 述第二電極之間流動的電流為電極間電流時， 所述可變電阻層，具有下述特性在所述串聯(lián)線路被施加第一極性的第一施加電壓的電脈沖時，從第一電阻狀態(tài)向電阻 值比所述第一電阻狀態(tài)低的第二電阻狀態(tài)變化，在所述串聯(lián)線路被施加與所述第一施加電壓不同的第二極性的第二施加電壓的電脈 沖時，從所述第二電阻狀態(tài)向電阻值比所述第一電阻狀態(tài)低但比所述第二電阻狀態(tài)高的第 三電阻狀態(tài)變化，在所述串聯(lián)線路被施加所述第二極性的第三施加電壓的電脈沖時，從所述第三電阻狀 態(tài)向所述第一電阻狀態(tài)變化，在所述串聯(lián)線路被施加了所述第一施加電壓的情況下，產(chǎn)生所述第一極性的所述電極 間電壓，在所述串聯(lián)線路被施加了所述第二施加電壓的情況下，產(chǎn)生所述第二極性的所述電極 間電壓，在從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時，當由所述串聯(lián)線路與所述可變電 阻元件的電阻比關系引起所述電極間電壓的絕對值減小，從而所述電極間電壓到達第一電 壓時，電阻值停止降低，在從所述第二電阻狀態(tài)向所述第三電阻狀態(tài)變化時，當所述電極間電壓到達與所述第 一電壓絕對值相同但極性不同的第二電壓時，電阻值開始上升，在從所述第三電阻狀態(tài)向所述第一電阻狀態(tài)變化時，當由所述串聯(lián)線路與所述可變電 阻元件的電阻比關系引起所述電極間電壓的絕對值增大，從而所述電極間電壓到達絕對值 比所述第二電壓的絕對值大且具有與所述第二電壓相同的極性的第三電壓時，以保持所述 電極間電壓為所述第三電壓的方式流動所述電極間電流，在從所述第二電阻狀態(tài)向所述第三電阻狀態(tài)變化時，在所述電極間電壓處于所述第二 電壓以上但不足所述第三電壓的期間，當所述電極間電流到達第一電流值以下時，電阻值 停止上升，所述向非易失性存儲裝置寫入數(shù)據(jù)的方法，在所述第二施加電壓的電脈沖被輸入，所述可變電阻元件處于所述第二電阻狀態(tài)時， 對所述負載電阻的特性進行控制，以至少使在所述串聯(lián)線路中流動的電流，為在所述第一 施加電壓減去所述第一電壓而得的電壓被施加到所述負載電阻上時流動的電流以上，并且 在所述第三施加電壓的電脈沖被輸入，所述可變電阻元件變化到所述第一電阻狀態(tài)之 后，對所述負載電阻的特性進行控制，以至少通過所述串聯(lián)線路，使在所述串聯(lián)線路和所述 可變電阻元件中流動的電流限制在第一電流值以下。
16.如權(quán)利要求4所述的非易失性存儲裝置，其特征在于所述電脈沖施加裝置以如下的方式構(gòu)成在全部寫入處理中，令所述電脈沖施加裝置 使所述可變電阻元件從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時對所述串聯(lián)線路施 加的電壓的絕對值、所述電脈沖施加裝置使所述可變電阻元件從所述第二電阻狀態(tài)向所述第一電阻狀態(tài)變化時對所述串聯(lián)線路施加的電壓的絕對值和施加到所述控制端子的電壓 的絕對值全部為VP，令V3為所述第三電壓，Iliffl為所述第一電流，K為線性區(qū)域的所述晶體 管的固有的常數(shù)，Vth為所述晶體管的閾值電壓，則對于滿足0.9彡β彡1.1的β，滿足 VP ^ β (V3+Ilim/[2XKX (V3-Vth)])。
17.如權(quán)利要求4所述的非易失性存儲裝置，其特征在于所述電脈沖施加裝置以如下的方式構(gòu)成令施加到所述控制端子的電壓為Ve，所述電 脈沖施加裝置使所述可變電阻元件從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時對所 述串聯(lián)線路施加的電壓的絕對值為VP1，所述電脈沖施加裝置使所述可變電阻元件從所述 第二電阻狀態(tài)向所述第一電阻狀態(tài)變化時對所述串聯(lián)線路施加的電壓的絕對值為VP2， 令V3為所述第三電壓，Ilim為所述第一電流，K為線性區(qū)域的所述晶體管的固有的常數(shù)， K2為速度飽和區(qū)域的所述晶體管的固有的常數(shù)，Vth為所述晶體管的閾值電壓，則對于滿 足 0. 82 彡 α 彡 1. 09 的 α 和滿足 0. 9 彡 β 彡 1. 1 的 β，滿足 Vg = VPl = α (V3+(Ilim/ K2)) +Vth 和 VP2 = β (V3+Ilim/ {2 X K (Vc-Vth)})。
18.如權(quán)利要求4所述的非易失性存儲裝置，其特征在于具有對所述可變電阻元件的電阻狀態(tài)進行檢測的檢測電路，所述電脈沖施加裝置，基于由所述檢測電路檢測出的所述可變電阻元件的電阻狀態(tài)對 寫入進行控制，并且以如下的方式構(gòu)成令V3為所述第三電壓，Ilim為所述第一電流，K為線性區(qū)域的所述晶體管的固有的 常數(shù)，K2為速度飽和區(qū)域的所述晶體管的固有的常數(shù)，Vth為所述晶體管的閾值電壓，所 述電脈沖施加裝置使所述可變電阻元件從所述第一電阻狀態(tài)向所述第二電阻狀態(tài)變化時 對所述串聯(lián)線路施加的電壓的絕對值為VP1，所述電脈沖施加裝置使所述可變電阻元件 從所述第二電阻狀態(tài)向所述第一電阻狀態(tài)變化時對所述串聯(lián)線路施加的電壓的絕對值 為 VP2，則對于滿足 VPla = V3+Ilim/[2XKX (VP2_Vth)]、0. 82 彡 α 彡 1. 09 的 α，滿足 VPlb = α (V3+(Ilim/K2))+Vth,對于滿足 0· 9 彡 β 彡 1. 1 的 β，滿足 VP2 = β (V3+Ilim/ {2XK(VPlb-Vth)}),在所述電脈沖施加裝置使所述可變電阻元件從第一電阻狀態(tài)向第二電阻狀態(tài)變化時， 一面以規(guī)定的步伐將VPl從VPla增大到VPlb，一面反復進行寫入處理，直到由所述檢測電 路檢測出的所述可變電阻元件的電阻狀態(tài)達到規(guī)定的電阻狀態(tài)為止。
全文摘要
可變電阻層具有下述特性在向第二電阻狀態(tài)(RL)變化時，當電極間電壓到達作為負電壓的第一電壓(V1)時，電阻值停止降低，在向第一電阻狀態(tài)(RH)變化時，當電極間電壓到達作為絕對值與第一電壓相同的正電壓的第二電壓(V2)時，電阻值開始上升，在向第一電阻狀態(tài)變化時，當電極間電壓到達比第二電壓大的第三電壓(V3)時，以保持電極間電壓為第三電壓的方式流動電極間電流，在向第一電阻狀態(tài)變化時，當電極間電壓處于第二電壓以上且不足第三電壓的期間，當電極間電流到達第一電流值(Ilim)時，電阻值停止上升；負載電阻具有下述特性當電脈沖施加裝置輸出第二施加電壓(VP2)的電脈沖時，第二施加電壓減去第三施加電壓而得的電壓被施加到負載電阻上時的電流，在第一電流值以下。
文檔編號G11C13/00GK102077297SQ20108000199
公開日2011年5月25日 申請日期2010年5月14日 優(yōu)先權(quán)日2009年5月14日
發(fā)明者加藤佳一, 村岡俊作, 高木剛 申請人:松下電器產(chǎn)業(yè)株式會社